反熔絲存儲(chǔ)器單元的制作方法
【專利摘要】一種具有可變厚度柵極氧化物的反熔絲存儲(chǔ)器單元。所述可變厚度柵極氧化物通過以下步驟形成：在反熔絲晶體管的溝道區(qū)上沉淀第一氧化物；從溝道區(qū)的薄氧化物區(qū)移除第一氧化物；以及然后在薄氧化物區(qū)熱生長第二氧化物。剩余的第一氧化物限定溝道區(qū)的厚氧化物區(qū)。第二氧化物生長發(fā)生在剩余的第一氧化物下方，但以小于薄氧化物區(qū)中氧化物熱生長的速率生長。這使得厚氧化物區(qū)中的第一氧化物和第二氧化物的組合的厚度大于薄氧化物區(qū)中的第二氧化物。
【專利說明】
反溶絲存儲(chǔ)器單元
技術(shù)領(lǐng)域
[0001]本發(fā)明一般性地涉及非易失性存儲(chǔ)器。更具體地說，本發(fā)明涉及反熔絲存儲(chǔ)器單元結(jié)構(gòu)。
【背景技術(shù)】
[0002]在過去30年中，反熔絲技術(shù)已經(jīng)吸引了眾多發(fā)明家、集成電路設(shè)計(jì)者和制造商的大量關(guān)注。反熔絲是可改變?yōu)閷?dǎo)通狀態(tài)的結(jié)構(gòu)，或者換言之，是從不導(dǎo)通變化到導(dǎo)通狀態(tài)的電子器件。等效地，二進(jìn)制狀態(tài)可以是響應(yīng)于諸如編程電壓或電流之類的電應(yīng)力的高電阻和低電阻之一。已經(jīng)有許多嘗試來在微電子工業(yè)中開發(fā)和應(yīng)用反熔絲，但迄今最成功的反恪絲應(yīng)用可見于Actel和Quicklogic制造的現(xiàn)場可編程門陣列(FGPA)器件，以及由Micron在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)器件中使用的冗余或選項(xiàng)編程。
[0003]反熔絲開發(fā)的進(jìn)展的總結(jié)由已發(fā)布的美國專利見證如下。
[0004]反熔絲技術(shù)的發(fā)展開始于第3423646號(hào)美國專利，其公開一種薄膜成型二極管可編程只讀存儲(chǔ)器(PROM)，構(gòu)造為水平和垂直導(dǎo)體的陣列，在導(dǎo)體之間的交叉點(diǎn)處具有薄電介質(zhì)(氧化鋁)。這樣的固定存儲(chǔ)器(NVM)通過在一些交叉點(diǎn)中對(duì)電介質(zhì)穿孔來編程。成型二極管可作為開路電路直到足夠幅值和持續(xù)時(shí)間的電壓施加到交叉點(diǎn)處以引起氧化鋁中間層的形成，此時(shí)器件可以作為隧道二極管。
[0005]第3634929號(hào)美國專利公開了一種金屬間半導(dǎo)體反熔絲陣列，反熔絲的結(jié)構(gòu)包括利用位于半導(dǎo)體二極管上方并且連接到半導(dǎo)體二極管的兩個(gè)(Al)導(dǎo)體的薄電介質(zhì)電容器(A102、Si02 或 Si3N4)。
[0006]第4322822號(hào)美國專利(McPherson)示出使用金屬氧化物半導(dǎo)體(MOS)電容器和MOS開關(guān)元件的可編程電介質(zhì)只讀存儲(chǔ)器(ROM)結(jié)構(gòu)。此單元形成為標(biāo)準(zhǔn)襯底上方柵極氧化物電容器，其具有使用掩埋接觸墊連接到MOS晶體管的柵極。為了降低氧化物擊穿電壓(用于反熔絲電容器的該氧化物擊穿電壓需要比用于MOS開關(guān)的更小)，提出了電容器區(qū)域中的V形凹槽。由于電容器形成在多晶硅柵極和接地P型襯底之間，所以破裂電壓不得不通過存取晶體管施加到電容器。存取晶體管的柵極/漏極和柵極/源極邊緣位于第二場氧化物處，比溝道區(qū)的柵極氧化物厚得多，這極大地提高了柵極/源極(S)-漏極(D)擊穿電壓。
[0007]第4507757號(hào)美國專利(McElroy)提出一種通過雪崩結(jié)擊穿降低柵極氧化物擊穿電壓的方法。盡管最初的McElroy思想是圍繞使用柵控二極管來局部誘發(fā)雪崩擊穿發(fā)展的，其進(jìn)而通過增強(qiáng)電子隧穿降低了電介質(zhì)破裂電壓。他實(shí)際上為反熔絲技術(shù)引入或?qū)嵤┝似渌蛟S更重要的元件:(a)雙柵極氧化物反熔絲:存取晶體管柵極氧化物比熔絲電介質(zhì)更厚。McElroy的雙柵極氧化物工藝步驟是:初始柵極氧化，蝕刻出更薄的柵極氧化物區(qū)，以及隨后的柵極氧化。此工藝現(xiàn)在使用在標(biāo)準(zhǔn)的CMOS技術(shù)中，用于“輸入/輸出區(qū)(I/O)”和“一晶體管(1T)”器件。(b) “共同的柵極”(平面DRAM等)反熔絲連接，其中存取晶體管連接到反熔絲擴(kuò)散(漏極)節(jié)點(diǎn)，并且所有反熔絲柵極連接在一起。這與McPherson布置相反，并且由于消除了掩埋接觸墊而實(shí)現(xiàn)了更密集的單元。(c)限制了共同反熔絲柵極和外部接地之間的電阻。(d)兩端反熔絲MOS器件(半晶體管):McElr0y的結(jié)論是，反熔絲電容器僅需要兩個(gè)端子:D和柵極(G)。反熔絲編程或操作不是真的需要源極，并且源極可以與有源區(qū)完全隔離。大部分連接不發(fā)揮任何作用，除了對(duì)雪崩擊穿發(fā)揮作用。因此源極的作用僅限于:在局部襯底電勢提高到對(duì)由D、基極(B)和S形成的寄生n-p-n器件的發(fā)射極進(jìn)行正向偏置時(shí)，從雪崩擊穿收集載流子。
[0008]但直到1985年，第4543594號(hào)美國專利(Mohsen)提出適于冗余修復(fù)的反恪絲設(shè)計(jì)。由于這樣的應(yīng)用需要比PROM低得多的密度，所以更容易供應(yīng)破裂氧化物所需要的外部高電壓，而不實(shí)際使此電壓經(jīng)過存取晶體管。Mohsen的反熔絲結(jié)構(gòu)包括摻雜區(qū)上方的薄氧化物(50-150埃Si 02)多晶硅電容器。他相信，來自襯底的硅或來自電極(使用多晶硅電極)的硅熔化到絕緣層的針孔中，以提供導(dǎo)體，并且他的測試數(shù)據(jù)表明，在氧化層約為100埃厚并且具有10至500平方微米之間面積的地方，在12至16伏的電壓下發(fā)生熔融。引起此熔融所需的電流每平方微米的電容器面積小于0.1微安，并且造成的熔融鏈路具有約0.5至2K歐姆的電阻。鏈路一旦熔融，可以在它愈合斷開的熔絲之前在室溫下約一秒鐘承受高達(dá)100毫安的電流?？紤]到電子迀移老化，一旦熔融，鏈路的預(yù)測老化壽命顯著大于3E8小時(shí)。
[0009]電流應(yīng)力下的反熔絲自愈的可能性似乎是在諸如PR0M、可編程邏輯電路(PLD)和FPGA的領(lǐng)域中應(yīng)用的主要障礙，在這些領(lǐng)域中需要恒定的熔絲強(qiáng)度。反熔絲愈合問題后來被Mohsen和Actel的第4823181號(hào)美國專利中的其它人所解決。Actel教導(dǎo)了使用氧化物-氮化物-氧化物(ONO)結(jié)構(gòu)代替二氧化硅來實(shí)現(xiàn)可靠的可編程低阻抗反熔絲元件的方法。Actel的方法需要電介質(zhì)破裂后的歐姆接觸。這通過使用重?fù)诫s擴(kuò)散或通過在兩個(gè)金屬電極(或硅化物層)之間放置ONO電介質(zhì)來實(shí)現(xiàn)。砷摻雜的底部擴(kuò)散電極的必要性后來在第4899205號(hào)美國專利中得到修改，其中允許頂-聚(top-poly)或底部擴(kuò)散被重?fù)诫s。
[0010]第5019878號(hào)美國專利教導(dǎo)，如果漏極硅化，則編程電壓在從漏極到源極十到十五伏特范圍內(nèi)的應(yīng)用可靠地形成跨越溝道區(qū)的熔化的長絲。柵極電壓可以被施加為控制特定晶體管熔化。IBM公司發(fā)現(xiàn)類似的效果，其在第5672994號(hào)美國專利中提出溝道反熔絲。他們發(fā)現(xiàn)，對(duì)于0.5微米技術(shù)，不僅用于N型金屬氧化物半導(dǎo)體(NMOS)晶體管的源漏擊穿電壓(BVDSS)在6.5V的級(jí)別上，而且一旦發(fā)生S-D穿通就會(huì)產(chǎn)生永久損壞，造成在源極和漏極之間幾千歐姆的泄漏。
[0011]Micron的第5241496號(hào)和第5110754號(hào)美國專利公開了一種基于反熔絲(溝槽和堆疊)的DRAM單元。1996年，Micron引入阱-柵電容器作為第5742555號(hào)美國專利中的反熔絲。第6087707號(hào)美國專利提出了一種N-阱耦合反熔絲，以此來消除與多晶硅刻蝕相關(guān)的底切缺陷。第2002/0027822號(hào)美國專利申請?zhí)岢隽艘环N類似的反熔絲結(jié)構(gòu)，但去除η+區(qū)以產(chǎn)生非對(duì)稱(“不平衡”)的高電壓存取晶體管，其使用N阱作為漏電極。
[0012]第6515344號(hào)美國專利提出了一系列Ρ+/Ν+反熔絲的配置，使用兩個(gè)相反類型的擴(kuò)散區(qū)之間的最小尺寸柵極來實(shí)現(xiàn)。
[0013]第號(hào)美國專利提出了使用標(biāo)準(zhǔn)深N阱工藝內(nèi)置在隔離的P阱中的匪OS反熔絲。在第6611040號(hào)美國專利中公開了基于反熔絲的深N阱的另一變型例。
[0014]第2002,0074,616號(hào)和第2004,0023,440號(hào)美國專利申請公開了其它深N阱反熔絲。這些反熔絲由特征為直接隧穿電流而不是福勒諾德海姆電流的電容器構(gòu)成。這些應(yīng)用證明更薄的柵極氧化物電容器(約20埃，這在0.13微米工藝中對(duì)于晶體管是典型的)能普遍改善反熔絲性。
[0015]第6580145號(hào)美國專利公開了一種新版本的利用雙柵極氧化物的傳統(tǒng)反熔絲結(jié)構(gòu)，具有用于NMOS(或P型金屬氧化物半導(dǎo)體(PMOS))存取晶體管的更厚的柵極氧化物和用于電容器的更薄的柵極氧化物。N阱(或P阱)用作反熔絲電容器的底板。
[0016]在第6597234號(hào)美國專利中公開了通過分別擊穿晶體管的S-G和D-G電介質(zhì)區(qū)域產(chǎn)生通過柵極的源漏極短路的思想。
[0017]公開號(hào)為20040004269的美國專利中公開了一種從MOS晶體管制造的反熔絲，該MOS晶體管具有一柵極連接到電容器的柵極，通過附加的植入(二極管)通過更薄的柵極氧化物和溝道區(qū)下方的重?fù)诫s而退化。破裂電壓被施加到電容器的底板。
[0018]在第6667902號(hào)美國專利(Peng)中，Peng試圖通過引入“行編程線”來改進(jìn)經(jīng)典平面類似DRAM的反熔絲陣列，“行編程線”連接到電容器并且平行于字線。在解碼后，行編程線可以將存取晶體管對(duì)于高編程電壓的暴露最小化，否則這種暴露就會(huì)在已編程的單元中發(fā)生。Peng和Fong在第6671040號(hào)美國專利中通過加入控制編程電流的可變電壓進(jìn)一步改進(jìn)了他們的陣列，據(jù)稱，控制編程電流的可變電壓控制了柵極氧化物擊穿的程度，實(shí)現(xiàn)了多級(jí)或模擬存儲(chǔ)應(yīng)用。
[0019]最近，第2003/0202376號(hào)美國專利申請(Peng)示出使用單晶體管結(jié)構(gòu)的存儲(chǔ)器陣列。在所提出的存儲(chǔ)器單元中，Peng消除了常規(guī)匪OS晶體管的輕摻雜的漏極區(qū)(LDD)擴(kuò)散。交叉點(diǎn)陣列結(jié)構(gòu)由水平有源區(qū)(S/D)條紋交叉于垂直多晶硅柵極條紋而形成。各漏極觸點(diǎn)在相鄰的單元之間共享并連接到水平字線。源區(qū)也被共享并懸置。Peng假定，如果省略LDD擴(kuò)散，則柵極氧化物擊穿的位置將距離漏極區(qū)足夠遠(yuǎn)，并且將產(chǎn)生局部N+區(qū)而不是D-G(漏極-柵極)短路。如果產(chǎn)生這樣的區(qū)，則可以通過給柵極施加正向偏壓并感測柵漏電流來檢測已編程的單元。為了減少G-D或S-D(源極-漏極)短路概率，Peng提出通過修改柵極側(cè)壁氧化工藝來提高G-D和S-D邊緣處的柵極氧化物厚度。Peng的陣列需要源區(qū)和漏區(qū)兩者均存在于各存儲(chǔ)器單元、耦合到各晶體管漏區(qū)的各行字線、以及從各晶體管柵極形成的各列位線。這種不尋常的連接必須特定于Peng的編程和讀取方法，需要將解碼的高電壓(1.8V工藝中為8V)施加到所有漏極線(除了待編程的之外)。解碼的高電壓(8V)施加到待編程的列的柵極，而其它柵極保持在3.3V。
[0020]雖然Peng實(shí)現(xiàn)了交叉點(diǎn)存儲(chǔ)器結(jié)構(gòu)，但是他的陣列需要CMOS工藝修改(LDD消除，在邊緣處的更厚的柵極氧化物)，并且具有以下缺點(diǎn):(a)所有的行解碼器、列解碼器和傳感放大器必須在8V/3.3V/0V或8V/1.8V/0V的寬電壓范圍內(nèi)切換。(b)在編程操作中，通過編程的單元3.3V列驅(qū)動(dòng)器被有效地短路到8V行驅(qū)動(dòng)器或OV驅(qū)動(dòng)器。這給陣列尺寸提出許多限制，影響驅(qū)動(dòng)器尺寸并影響編程的可靠性和有效性。(c)每個(gè)程序操作要求所有陣列有源區(qū)(除了編程行之外)均偏置到8V。這導(dǎo)致大的N++結(jié)漏電流，并再次限制陣列的尺寸。(d)柵極氧化物擊穿點(diǎn)被假定為距離于漏極區(qū)足夠遠(yuǎn)，使得穿孔不會(huì)在8V偏壓下發(fā)生。同時(shí)，晶體管必須在1.8V偏壓下正確操作，連接到溝道區(qū)。這在沒有顯著工藝改造的情況下是無法實(shí)現(xiàn)的。(e)Peng假定，如果LDD不存在，則柵極氧化物不會(huì)在源極或漏極邊緣擊穿。然而，本領(lǐng)域中已知S/D邊緣由于缺陷和尖銳邊緣周圍的電場集中而是最可能發(fā)生氧化物擊穿的位置。
[0021]Peng試圖解決第2003/0206467號(hào)美國專利申請中的高電壓切換的一些問題。高阻斷電壓的字線和位線現(xiàn)在被替換為“浮動(dòng)”的字線和位線，并且對(duì)溝道區(qū)至源區(qū)和漏區(qū)的距離的限制已被改變。雖然浮動(dòng)的字線和位線可以緩和高電壓切換的問題，但是它們并不解決任何上述基本問題。此外，它們在切換和浮動(dòng)線之間引入了嚴(yán)重的耦合問題。
[0022]公開號(hào)為20060292755的美國專利申請(Parris)引入了一種阱-柵電容器作為具有通過熱氧化工藝形成的可調(diào)整的、可變柵極氧化物厚度的反熔絲元件，以試圖通過定位氧化物擊穿(或破裂)的區(qū)域來提高反熔絲元件的編程可靠性。通過感測阱中的電流來檢測Parris反熔絲電容器的狀態(tài)，阱中的電流從其頂板通過已編程的導(dǎo)電鏈路流入氧化物擊穿區(qū)，并進(jìn)入作為底板的阱中。因此，由于Parris反熔絲電容器不具有“溝道”區(qū)，所以其不作為晶體管。用阱感測方案，Parris教導(dǎo)每個(gè)反熔絲電容器形成在隔離的阱中，而相應(yīng)的存取晶體管形成在阱的外部。這樣的設(shè)計(jì)不適合于高密度的應(yīng)用，這是因?yàn)?，存取晶體管必須根據(jù)最小設(shè)計(jì)規(guī)則要求與阱間隔開。因此，Parris存儲(chǔ)器陣列具有較低的面積效率。
[0023]如今，反熔絲的發(fā)展主要圍繞3維薄膜結(jié)構(gòu)和特殊的金屬間材料。所有這些反熔絲技術(shù)需要標(biāo)準(zhǔn)CMOS工藝中沒有的附加處理步驟，禁止反熔絲應(yīng)用在典型的超大規(guī)模集成電路(VLSI)和專用集成電路(ASIC)設(shè)計(jì)中，其中可編程性可以幫助克服不斷縮小器件的生命周期和不斷上升的芯片開發(fā)成本的問題。因此，在工業(yè)上顯然需要利用標(biāo)準(zhǔn)CMOS工藝的可靠的反熔絲結(jié)構(gòu)。
[0024]所有現(xiàn)有技術(shù)的反熔絲單元和陣列或者需要特殊的處理步驟，或者存在MOS開關(guān)元件的高電壓暴露的問題，導(dǎo)致制造性和可靠性的問題。它們還僅限于低密度存儲(chǔ)器應(yīng)用(除了 Peng的單晶體管單元之外)，這進(jìn)而具有非?？梢傻目芍圃煨?。
[0025]因此，期望提供一種簡單和可靠的、高密度的反熔絲陣列構(gòu)造，且適合于在標(biāo)準(zhǔn)CMOS技術(shù)中實(shí)現(xiàn)，而沒有任何附加的處理步驟。

【發(fā)明內(nèi)容】

[0026]本發(fā)明的目的是通過使得在多晶硅柵極和襯底的有源區(qū)之間形成的可變厚度柵極氧化物的薄柵極氧化物區(qū)最小化而提供具有高可靠性的反熔絲存儲(chǔ)器單元，來消除或緩解前述反熔絲陣列中的至少一個(gè)缺點(diǎn)。
[0027]在第一方面中，提供一種形成用于反熔絲晶體管的可變厚度柵極氧化物的方法。所述包括以下步驟:在所述反熔絲晶體管的溝道區(qū)生長第一氧化物;從所述溝道區(qū)的薄氧化物區(qū)移除第一氧化物;在所述薄氧化物區(qū)和所述第一氧化物下方的所述溝道區(qū)的厚柵極氧化物區(qū)熱生長第二氧化物，并且所述厚柵極氧化物區(qū)中的第一氧化物和第二氧化物的組合的厚度大于所述薄氧化物區(qū)中的第二氧化物；以及鄰近所述厚氧化物區(qū)形成擴(kuò)散區(qū)，用于接收來自所述溝道區(qū)的電流。根據(jù)第一方面的一個(gè)實(shí)施例，第一氧化物下方的第二氧化物比所述厚氧化物區(qū)中的第二氧化物薄。根據(jù)第一方面的另一個(gè)實(shí)施例，所述方法還包括:形成與所述擴(kuò)散區(qū)電接觸的位線接觸墊，用于當(dāng)在所述溝道區(qū)和共同的柵極之間形成導(dǎo)電鏈路時(shí)從所述共同的柵極感測電流。
[0028]在第一方面的另一個(gè)實(shí)施例中，熱生長包括在所述薄氧化物區(qū)中以第一速率生長第二氧化物并且在所述厚柵極氧化物區(qū)中以小于所述第一速率的第二速率生長第二氧化物。在此實(shí)施例中，在所述薄氧化物區(qū)中以所述第一速率生長第二氧化物包括:將所述薄氧化物區(qū)的襯底表面消耗到第一深度，并且在所述厚柵極氧化物區(qū)中生長第二氧化物包括:將所述厚柵極氧化物區(qū)的襯底表面消耗到小于所述第一深度的第二深度。熱生長還可以包括:在所述厚柵極氧化物區(qū)和所述薄柵極氧化物區(qū)之間形成氧化物斜置區(qū)，其中所述氧化物斜置區(qū)的厚度與所述厚柵極氧化物區(qū)中的第一氧化物和第二氧化物的組合不同，并且與所述薄氧化物區(qū)中的第二氧化物不同。在此實(shí)施例中，所述方法還包括:在第一氧化物和第二氧化物上方形成共同的柵極，以及成角度的氧化物區(qū)。
[0029]在第二方面中，提供一種具有可變厚度柵極氧化物的反熔絲存儲(chǔ)器單元。所述反熔絲存儲(chǔ)器單元包括:在襯底中的溝道區(qū)，第一氧化物，第二氧化物，擴(kuò)散區(qū)，隔離物以及位于第一氧化物和第二氧化物的上方的柵極。第一氧化物形成在所述溝道區(qū)的厚氧化物區(qū)中。第二氧化物形成在所述溝道區(qū)的薄氧化物區(qū)和第一氧化物下方的所述厚氧化物區(qū)中。擴(kuò)散區(qū)鄰近于所述厚氧化物區(qū)，用于接收來自所述溝道區(qū)的電流。隔離物鄰近于所述薄柵極氧化物區(qū)。柵極形成在第一氧化物和第二氧化物的上方。
[0030]根據(jù)第二方面的一個(gè)實(shí)施例，第一氧化物下方的第二氧化物比所述薄氧化物區(qū)中的第二氧化物薄，并且所述厚氧化物區(qū)中第一氧化物和第二氧化物的組合的厚度大于所述薄氧化物區(qū)中的第二氧化物。在此實(shí)施例中，所述薄氧化物區(qū)中的第二氧化物在所述襯底中延伸到第一深度，并且所述厚氧化物區(qū)中的第二氧化物在所述襯底中延伸到小于第一深度的第二深度。
[0031]根據(jù)第二方面的另一個(gè)實(shí)施例，所述反熔絲存儲(chǔ)器單元還包括位于所述厚柵極氧化物區(qū)和所述薄柵極氧化物區(qū)之間的氧化物斜置區(qū)，其中所述氧化物斜置區(qū)的厚度與所述厚柵極氧化物區(qū)中的第一氧化物和第二氧化物的組合，并且不同于所示薄氧化物區(qū)中的第二氧化物。
[0032]在第二方面的又一個(gè)實(shí)施例中，所述柵極連接到字線，并且所述擴(kuò)散區(qū)連接到位線?？商娲?，所述反熔絲存儲(chǔ)器單元還包括鄰近所述擴(kuò)散區(qū)的存取晶體管，以及鄰近于所述存取晶體管的另一擴(kuò)散區(qū)，并且所述另一擴(kuò)散區(qū)連接到位線。在此特定實(shí)施例中，所述存取晶體管具有厚度對(duì)應(yīng)于所述厚柵極氧化物區(qū)中的第一氧化物和第二氧化物的組合的柵極氧化物。
[0033]在研究下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例的描述后，本發(fā)明的其它方面和特征對(duì)于本領(lǐng)域普通技術(shù)人員將變得明顯。
【附圖說明】
[0034]現(xiàn)在將參考附圖僅通過示例的方式描述本發(fā)明的實(shí)施例，其中:
[0035]圖1是DRAM型反熔絲單元的電路圖；
[0036]圖2是圖1的DRAM型反熔絲單元的平面布局；
[0037]圖3是圖2的DRAM型反恪絲單元沿線x-x的截面圖；
[0038]圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的反熔絲晶體管的截面圖；
[0039]圖5A是圖4的反熔絲晶體管的平面布局；
[0040]圖5B是圖4的反熔絲晶體管的平面布局，示出替代的第二氧化物限定掩模(0D2mask)配置；
[0041]圖6是形成用于本發(fā)明的反熔絲晶體管的可變厚度柵極氧化物的方法的流程圖；
[0042]圖7A-圖7C示出根據(jù)圖6的流程圖的步驟形成可變厚度柵極氧化物；
[0043]圖8A-圖SC示出可變厚度柵極氧化物的替代的形成方法；
[0044]圖9是圖8C所示的可變厚度柵極氧化物的放大圖示；
[0045]圖10是根據(jù)圖8A-圖SC中所示的替代的制造方法制造的反熔絲晶體管存儲(chǔ)器單元的截面圖；
[0046]圖1lA是根據(jù)本發(fā)明的一個(gè)實(shí)施例的反熔絲晶體管的平面布局；
[0047]圖1lB是圖1lA的反熔絲晶體管沿線A-A截取的截面圖；
[0048]圖12是圖1IA的反熔絲晶體管的放大的平面布局；
[0049]圖13是根據(jù)本發(fā)明的一個(gè)實(shí)施例的使用圖1lA的反熔絲晶體管的存儲(chǔ)器陣列的平面布局；
[0050]圖14是根據(jù)本發(fā)明的一個(gè)實(shí)施例的反熔絲晶體管的放大的平面布局；
[0051]圖15是根據(jù)本發(fā)明的一個(gè)實(shí)施例的使用圖14的反熔絲晶體管的存儲(chǔ)器陣列的平面布局；
[0052]圖16A是根據(jù)本發(fā)明的一個(gè)實(shí)施例的雙晶體管反熔絲存儲(chǔ)器單元的平面布局；
[0053]圖16B是圖16A的雙晶體管反熔絲存儲(chǔ)器單元沿線B-B截取的截面圖；
[0054]圖16C是使用熱氧化工藝形成的替代的雙晶體管反熔絲存儲(chǔ)器單元的截面圖；
[0055]圖17是根據(jù)本發(fā)明的一個(gè)實(shí)施例的使用圖16A和圖16B的雙晶體管反熔絲存儲(chǔ)器單元的存儲(chǔ)器陣列的平面布局；
[0056]圖18是根據(jù)本發(fā)明的一個(gè)替代實(shí)施例的使用雙晶體管反熔絲存儲(chǔ)器單元的存儲(chǔ)器陣列的平面布局；
[0057]圖19-圖23是根據(jù)本發(fā)明的實(shí)施例的替代的反熔絲存儲(chǔ)器單元的平面布局；以及
[0058]圖24-圖27是根據(jù)本發(fā)明的實(shí)施例的替代的雙晶體管反熔絲存儲(chǔ)器單元的平面布局。
【具體實(shí)施方式】
[0059]本發(fā)明大體上提供了一種可用于非暫時(shí)性一次性可編程(OTP)存儲(chǔ)器陣列應(yīng)用的可變厚度柵極氧化物反熔絲晶體管器件。所述反熔絲晶體管可以用標(biāo)準(zhǔn)CMOS技術(shù)制造，并且被配置為具有源擴(kuò)散、柵極氧化物和多晶硅柵極的標(biāo)準(zhǔn)晶體管元件。多晶硅柵極下方的可變柵極氧化物由厚柵極氧化物區(qū)和薄柵極氧化物區(qū)構(gòu)成，其中薄柵極氧化物區(qū)作為局部擊穿電壓區(qū)。在編程操作期間可以在局部擊穿電壓區(qū)中形成多晶硅柵極和溝道區(qū)之間的導(dǎo)電通道。在存儲(chǔ)器陣列應(yīng)用中，施加到多晶硅柵極的字線讀取電流可以通過連接到源擴(kuò)散的位線經(jīng)由反熔絲晶體管的溝道來感測。更具體地，本發(fā)明提供了將分裂溝道MOS結(jié)構(gòu)用作為OTP存儲(chǔ)器的反熔絲單元的有效方法。
[0060]在以下描述中，術(shù)語MOS用于表示任何場效應(yīng)晶體管(FET)或金屬絕緣半導(dǎo)體(MIS)晶體管、半晶體管或電容器的結(jié)構(gòu)。為了簡化實(shí)施例的描述，從此處開始，對(duì)柵極氧化物的引用應(yīng)該被理解為包括介電材料、氧化物、或氧化物和介電材料的組合。
[0061]如前面所討論的，如在第6667902號(hào)美國專利中所示，使用平面電容器作為反熔絲，而不是作為存儲(chǔ)電容器的DRAM型存儲(chǔ)器陣列是已知的。圖1是這樣的存儲(chǔ)器單元的電路圖，而圖2和圖3分別示出圖1的已知的反熔絲存儲(chǔ)器單元的平面圖和剖視圖。圖1的存儲(chǔ)器單元包括一個(gè)通路或存取晶體管10，用于將位線BL耦合到反熔絲器件12的底板。字線WL耦合到存取晶體管10的柵極以導(dǎo)通存取晶體管10，并且單元板電壓Vcp被耦合到反熔絲器件12的頂板用于對(duì)反熔絲器件12進(jìn)行編程。
[0062]從圖2和圖3可以看出，存取晶體管10和反熔絲器件12的布局是非常直截了當(dāng)和簡單的。存取晶體管10的柵極14和反熔絲器件12的頂板16用相同層的多晶硅來構(gòu)造，其橫跨有源區(qū)18延伸。在有源區(qū)18中，在每個(gè)多晶硅層下方形成薄柵極氧化物20，也被稱為柵極電介質(zhì)，用于隔離多晶硅與下方的有源區(qū)。在柵極14的兩側(cè)是擴(kuò)散區(qū)22和24，其中擴(kuò)散區(qū)24耦合至位線。雖然未示出，但是本領(lǐng)域的技術(shù)人員將理解的是，可以應(yīng)用諸如側(cè)壁間隔物形成之類的標(biāo)準(zhǔn)CMOS工藝、輕摻雜擴(kuò)散(LDD)以及擴(kuò)散和柵極硅化。雖然經(jīng)典的單晶體管和電容器單元配置被廣泛使用，但由于對(duì)于高密度應(yīng)用可以獲得半導(dǎo)體陣列面積節(jié)約而更期望僅晶體管的反熔絲單元。這樣的僅晶體管的反熔絲單元必須是可靠的，同時(shí)可用低成本的CMOS工藝簡單制造。
[0063]根據(jù)本發(fā)明的一個(gè)實(shí)施例，圖4示出可以與任何標(biāo)準(zhǔn)CMOS工藝來制造反熔絲晶體管的截面圖。在當(dāng)前所示的例子中，反熔絲晶體管幾乎等同于一個(gè)簡單的厚柵極氧化物，或具有一浮動(dòng)擴(kuò)散終端輸入/輸出MOS晶體管。所公開的反熔絲晶體管，也稱為分裂溝道電容器或半晶體管，能夠可靠地編程使得多晶硅柵極和襯底之間的熔絲鏈可預(yù)見地定位到該器件的一個(gè)特定區(qū)域。圖4的截面圖是沿著器件的溝道長度所取的，這在目前所描述的實(shí)施例中為P溝道。本領(lǐng)域的技術(shù)人員將理解的是，本發(fā)明可以作為η溝道器件來實(shí)現(xiàn)。
[0064]反熔絲晶體管100包括在襯底溝道區(qū)104上形成的可變厚度柵極氧化物102、多晶硅柵極106、側(cè)壁間隔物108、場氧化物區(qū)109、擴(kuò)散區(qū)110以及擴(kuò)散區(qū)110中的LDD區(qū)114。位線接觸墊116示出為與擴(kuò)散區(qū)110電接觸?？勺兒穸葨艠O氧化物102由厚氧化物和薄柵極氧化物構(gòu)成，使得溝道長度的一部分被厚氧化物覆蓋，并且溝道長度的剩余部分被薄柵極氧化物覆蓋。一般而言，薄柵極氧化物是可以發(fā)生氧化物擊穿的區(qū)域。另一方面，厚柵極氧化物邊緣會(huì)接擴(kuò)散區(qū)110，限定出了接近邊緣，以在此接近邊緣防止柵極氧化物擊穿。對(duì)于已編程的反熔絲晶體管，柵極106和擴(kuò)散區(qū)110之間可以流動(dòng)電流。雖然厚氧化物部分延伸進(jìn)入溝道區(qū)的距離取決于掩模等級(jí)，但是厚氧化物部分優(yōu)選地形成為至少和同一芯片上形成的高電壓晶體管的最小長度一樣長。
[0065]在一個(gè)優(yōu)選實(shí)施例中，擴(kuò)散區(qū)110通過位線接觸墊116連接到位線或其它線，用于感測來自多晶硅柵極106的電流，并且可以被摻雜以適應(yīng)編程電壓或電流。此擴(kuò)散區(qū)110形成為靠近可變厚度柵極氧化物102的厚氧化物部分。為了進(jìn)一步保護(hù)反熔絲晶體管100的邊緣不被高電壓或漏電流損壞，在制造過程中可以引入電阻保護(hù)氧化物(RPO)，也被稱為自對(duì)準(zhǔn)硅化物保護(hù)氧化物，以進(jìn)一步將金屬微粒與側(cè)壁間隔物108的邊緣間隔開。該RPO優(yōu)選地用于自對(duì)準(zhǔn)娃化工藝中防止僅擴(kuò)散區(qū)110的一部分和多晶娃柵極106的一部分被自對(duì)準(zhǔn)娃化。
[0066]公知的是，自對(duì)準(zhǔn)硅化晶體管已知具有較高的泄漏和因此較低的擊穿電壓。因此具有非自對(duì)準(zhǔn)硅化的擴(kuò)散區(qū)110將減少泄漏。擴(kuò)散區(qū)110可被摻雜為低壓晶體管、或高壓晶體管、或?qū)е孪嗤虿煌臄U(kuò)散分布的兩者的組合。
[0067]圖5Α示出反熔絲晶體管100的簡化的平面圖。位線接觸墊116可以作為視覺參考點(diǎn)來對(duì)平面圖和圖4的相應(yīng)的截面圖進(jìn)行定向。有源區(qū)118是器件形成溝道區(qū)104和擴(kuò)散區(qū)110的區(qū)域，其在制造過程中由第一氧化物限定掩模(0D mask)限定。虛線輪廓120限定在制造過程中經(jīng)由0D2掩模形成厚柵極氧化物的區(qū)域。更具體地，由虛線輪廓120所包圍的區(qū)域指定將要形成厚氧化物的區(qū)域。OD僅指在CMOS工藝過程中使用的一種氧化物限定掩模，用于在襯底上限定將要形成氧化物的區(qū)域，并且0D2是指與第一個(gè)不同的第二氧化物限定掩模。用于制造反熔絲晶體管100的CMOS工藝步驟的細(xì)節(jié)將在稍后討論。根據(jù)本發(fā)明的一個(gè)實(shí)施例，由有源區(qū)118的邊緣和0D2掩模的最右邊緣所限定的薄柵極氧化物區(qū)被最小化。在當(dāng)前所示的實(shí)施例中，這個(gè)區(qū)域可以通過將0D2掩模的最右邊緣向有源區(qū)118平行邊緣的移動(dòng)而被最小化。
[0068]圖5B是圖5A的反熔絲100的替代示意圖。在圖5A中，0D2掩模120被示為可延伸以覆蓋整個(gè)存儲(chǔ)器陣列的大區(qū)域。如先前所討論的，0D2掩模120限定將要形成厚柵極氧化物的區(qū)域。在0D2掩模120內(nèi)形成的是開口 121，用于限定將要形成沒有厚柵極氧化物的區(qū)域。相反，薄柵極氧化物將在由開口 121所限定的區(qū)域中生長。本領(lǐng)域技術(shù)人員將理解的是，在多個(gè)反熔絲存儲(chǔ)器單元100被布置成一行的存儲(chǔ)器陣列配置中，一個(gè)矩形開口可以重疊所有的存儲(chǔ)器單元，來為每個(gè)有源區(qū)118限定薄柵極氧化物區(qū)。
[0069]反熔絲晶體管100的編程基于柵極氧化物擊穿，以在柵極和下方的溝道之間形成永久鏈路。柵極氧化物擊穿條件(電壓或電流和時(shí)間)主要取決于i)柵極電介質(zhì)厚度和成分，ii)缺陷密度，以及iii)柵極面積、柵極/擴(kuò)散周長。反熔絲晶體管100的厚柵極氧化物和薄柵極氧化物的組合導(dǎo)致局部降低的柵極擊穿電壓，特別是器件的薄柵極氧化物部分中的氧化物擊穿區(qū)。換言之，所公開的結(jié)構(gòu)保證了氧化物擊穿限于較薄的柵極氧化物部分。
[0070]另外，本發(fā)明的反熔絲晶體管實(shí)施例利用通常禁止的CMOS制造設(shè)計(jì)規(guī)則的優(yōu)點(diǎn)，用于柵極氧化物設(shè)計(jì)布局和形成，以提高柵極氧化物擊穿性能。在當(dāng)今的CMOS工藝的所有柵極氧化物處理步驟中，在有源柵極區(qū)內(nèi)假定并且被優(yōu)化為均勻的柵極氧化物厚度。通過在標(biāo)準(zhǔn)CMOS流(flow)中引入可變厚度柵極氧化物器件，在厚柵極氧化物和薄柵極氧化物之間的邊界處產(chǎn)生額外的缺陷和電場干擾。這些缺陷可以包括但不限于:氧化物變薄，在邊界處的硅的等離子體蝕刻，來自清潔處理的殘?jiān)?，以及由于未掩蔽部分和部分掩蔽區(qū)域之間的不同熱氧化率而造成的硅凹槽。所有這些效應(yīng)增加了薄氧化物邊界處的陷阱和缺陷密度，導(dǎo)致增加的泄漏和局部降低的擊穿電壓。因此，可以產(chǎn)生低電壓的、緊湊反熔絲結(jié)構(gòu)而無需任何工藝修改。
[0071 ]在典型的CMOS工藝中，擴(kuò)散區(qū)、LDD和溝道植入對(duì)于薄柵極氧化物晶體管和厚柵極氧化物晶體管是不同的。根據(jù)本發(fā)明的一個(gè)實(shí)施例，反熔絲晶體管的擴(kuò)散區(qū)、LDD與薄柵極氧化物溝道植入可以是以下任一類型:對(duì)應(yīng)于薄柵極氧化物的低電壓類型、或?qū)?yīng)于厚柵極氧化物(1/0氧化物)的高電壓類型、或兩者，只要所得到的薄柵極氧化物閾值電壓在幅值上不大于厚柵極氧化物閾值電壓即可。
[0072]根據(jù)本發(fā)明的一個(gè)實(shí)施例從標(biāo)準(zhǔn)CMOS工藝產(chǎn)生可變厚柵極氧化物的方法，是利用公知的兩步氧化處理。圖6示出概述該工藝的流程圖，而圖7A-圖7C示出對(duì)應(yīng)于該工藝的具體步驟的可變厚度柵極氧化物形成的各個(gè)階段。
[0073]首先，在步驟200中在OD掩模確定的所有有源區(qū)中生長中間柵極氧化物。在圖7A中，這被示為在溝道區(qū)302上方，在襯底上形成中間柵極氧化物300。在接下來的步驟202中，使用0D2掩模從所有指定的薄柵極氧化物區(qū)中去除中間柵極氧化物300。圖7B示出中間柵極氧化物300的剩余部分和將來的薄氧化物區(qū)304。在最后一個(gè)柵極氧化物形成步驟204中，由OD掩模最初限定的所有有源區(qū)中再次生長薄氧化物。在圖7C中，在中間柵極氧化物300和薄氧化物區(qū)304上方生長薄柵極氧化物306。在本實(shí)施例中，通過去除中間柵極氧化物和在剩余中間柵極氧化物上方生長薄柵極氧化物的組合來形成厚柵極氧化物。
[0074]其結(jié)果是，在步驟202過程中，由0D2掩模覆蓋所形成的厚柵極氧化物區(qū)將具有作為中間柵極氧化物300和最終薄柵極氧化物306的組合的柵極氧化物厚度。相同的過程可以擴(kuò)展為兩個(gè)以上的氧化步驟，或者其它等效的過程可以用來在同一裸片(die)上制作兩個(gè)或多個(gè)柵極氧化物厚度，這由至少一個(gè)厚柵極氧化物掩模0D2確定。
[0075]通常，0D2掩模被認(rèn)為是非關(guān)鍵掩蔽步驟，使用低分辨率掩模，并且設(shè)計(jì)規(guī)則要求0D2掩模在有源柵極區(qū)上方有大的余地(margin)，并且特別是不規(guī)定0D2掩模在有源柵極區(qū)內(nèi)的終止(ending)。根據(jù)本發(fā)明，0D2掩模在有源柵極區(qū)內(nèi)終止，產(chǎn)生分裂溝道的反熔絲結(jié)構(gòu)，特征為漏極(即擴(kuò)散接觸墊)側(cè)上具有較厚的柵極氧化物，相對(duì)側(cè)上(或在溝道上或在非連接的源極側(cè))具有較薄的柵極氧化物。原則上，這種技術(shù)需要柵極長度(多晶硅線寬度)應(yīng)大于工藝最小尺寸，并且取決于實(shí)際0D2掩模公差，但在其它方面不需要任何工藝或掩模等級(jí)變化。分裂溝道反熔絲結(jié)構(gòu)的最小柵極長度可以近似為厚柵極氧化物和薄柵極氧化物的最小柵極長度的總和。本領(lǐng)域技術(shù)人員將理解的是，可以基于掩模公差進(jìn)行精確的計(jì)算，并且柵極長度可通過縮小0D2掩模公差而被最小化。
[0076]一旦已經(jīng)形成可變厚度柵極氧化物，可以在步驟206中使用附加標(biāo)準(zhǔn)CMOS工藝步驟，來完成如圖4所示的反熔絲晶體管結(jié)構(gòu)。例如這可以包括形成多晶硅柵極、LDD區(qū)、側(cè)壁間隔物、RPO和擴(kuò)散區(qū)、以及自對(duì)準(zhǔn)硅化。根據(jù)當(dāng)前討論的工藝的優(yōu)選實(shí)施例，包括自對(duì)準(zhǔn)硅化步驟，以對(duì)反熔絲晶體管的多晶硅柵極和浮動(dòng)擴(kuò)散區(qū)進(jìn)行自對(duì)準(zhǔn)硅化。在擴(kuò)散區(qū)上方預(yù)先形成RPO，以保護(hù)其免受自對(duì)準(zhǔn)硅化處理的影響。如前面提到的，對(duì)浮動(dòng)擴(kuò)散區(qū)進(jìn)行自對(duì)準(zhǔn)硅化將增強(qiáng)該區(qū)域的氧化物擊穿性能。
[0077]在圖6的工藝中，在步驟204中在襯底和中間柵極氧化物300上方生長薄氧化物，如圖7C所示。在用于形成雙厚度柵極氧化物的替代方法中，薄氧化物自襯底表面熱生長。熱氧化物生長在本領(lǐng)域中是已知的，如前面提到的公開號(hào)為20060292755的美國專利申請所證實(shí)的，其使用熱氧化物生長工藝來形成柵極氧化物。這種替代方法將參考圖6和圖8A-圖SC的流程圖來描述，其示出此工藝中對(duì)應(yīng)于各具體步驟的可變厚度柵極氧化物形成的各個(gè)階段。
[0078]第一個(gè)步驟與前所述的相同，在步驟200中在由OD掩模確定的所有有源區(qū)生長中間柵極氧化物。在圖8A中這被示為在溝道區(qū)312上方，在襯底上形成中間柵極氧化物310。在接下來的步驟202中，使用0D2掩模從所有指定的薄柵極氧化物區(qū)去除中間柵極氧化物310。圖8B示出中間柵極氧化物310的剩余部分和將來的薄氧化物區(qū)314。在圖8B中應(yīng)指出，在濕蝕刻工藝中，中間柵極氧化物310的右側(cè)的垂直邊緣有可能在從薄氧化物區(qū)314去除中間柵極氧化物310的過程中被“底切”。在最后的柵極氧化物形成步驟204中，薄氧化物在單元的整個(gè)溝道區(qū)312熱生長。熱氧化物生長是本領(lǐng)域已知的，其中氧原子與襯底的硅原子結(jié)合形成二氧化硅。二氧化硅分子在襯底的表面上生長，并且二氧化硅分子的每個(gè)連續(xù)層向上“推動(dòng)”先前生長的層。因?yàn)榇硕趸枭L機(jī)制需要氧氣達(dá)到硅襯底表面，所以其生長速率將受到減緩氧原子達(dá)到襯底表面的中間結(jié)構(gòu)的影響。
[0079]雖然反熔絲晶體管可具有使用該工藝形成的薄柵極氧化物，但是存儲(chǔ)器陣列的任何其它晶體管可以使其柵極氧化物在同一時(shí)間形成，這意味著它們將具有與在步驟204中形成的薄氧化物相同的柵極氧化物厚度。這些晶體管可以是核心晶體管，通常用于邏輯電路或者期望低電壓和高速運(yùn)行的任何其它電路中。
[0080]圖8C示出在溝道區(qū)312熱生長氧化物的結(jié)果。在圖8C中，熱生長的氧化物被示為熱氧化物316，它已經(jīng)向上并遠(yuǎn)離襯底表面318“推動(dòng)”或移動(dòng)中間柵極氧化物310。由于在圖8A中的襯底表面318上先前形成的中間柵極氧化物310的存在，熱氧化物316在中間柵極氧化物310的下方的生長速率慢于圖SB的襯底表面318的暴露部分。出于這個(gè)原因，熱氧化物316具有較厚部分和較薄的部分。應(yīng)指出的是，熱氧化物生長過程消耗一些襯底，由此導(dǎo)致襯底表面具有不同的表面水平。這種效果被稱為是熱氧化過程中的“娃損失”。換言之，在存儲(chǔ)器單元區(qū)中，襯底表面不具有均勻的表面水平。在本實(shí)施例中，圍繞襯底表面318下方形成有部分熱氧化物316。
[0081 ]圖9是圖8C所不的可變厚度棚.極氧化物的放大不意圖。在圖9中，標(biāo)識(shí)出了可變厚度柵極氧化物的三個(gè)不同區(qū)域。從溝道區(qū)的左側(cè)開始是厚柵極氧化物區(qū)320，接著是氧化物斜置區(qū)322，然后是薄柵極氧化物區(qū)324。雖然氧化物斜置區(qū)322被示出為與厚柵極氧化物區(qū)320不同，但是氧化物斜置區(qū)322可被認(rèn)為是厚柵極氧化物區(qū)320的一部分。這是因?yàn)椋@兩個(gè)區(qū)320和322是異構(gòu)層，具有由中間柵極氧化物310和熱氧化物316的組合構(gòu)成的厚度。作為對(duì)比，薄柵極氧化物區(qū)324是熱氧化物316的同構(gòu)層。厚柵極氧化物區(qū)320在與上覆的多晶硅柵極或其它導(dǎo)電柵極相結(jié)合時(shí)，形成與反熔絲器件串聯(lián)定位的存取晶體管。反熔絲器件在下面進(jìn)一步詳細(xì)描述。
[0082]厚柵極氧化物區(qū)320是圖SC所示的熱氧化物316的較薄部分和中間柵極氧化物310的組合厚度。薄柵極氧化物區(qū)324是圖8C所示的薄氧化物區(qū)314中的熱氧化物316的較厚部分。氧化物斜置區(qū)322是厚柵極氧化物區(qū)320和薄柵極氧化物區(qū)324之間的過渡區(qū)，并且可以具有與厚柵極氧化物區(qū)320和薄柵極氧化物區(qū)324兩者均不同的厚度。特別是，氧化物斜置區(qū)322的特征為比厚柵極氧化物區(qū)320更薄，但比薄柵極氧化物區(qū)324更厚。此外，氧化物斜置區(qū)322的厚度沿著整個(gè)氧化物斜置區(qū)322是可變的，這意味著厚度在氧化物斜置區(qū)322的頂部傾斜邊緣和氧化物斜置區(qū)322的底部邊緣之間不是恒定的，氧化物斜置區(qū)322的頂部傾斜邊緣和氧化物斜置區(qū)322的底部邊緣分別由位于傾斜區(qū)段的兩側(cè)的大致水平的區(qū)段構(gòu)成。在編程過程中，可以在氧化物斜置區(qū)322或薄柵極氧化物區(qū)324中形成導(dǎo)電鏈路。因此，氧化物斜置區(qū)322和薄柵極氧化物區(qū)324被視為反熔絲存儲(chǔ)器單元的反熔絲器件。可變厚度柵極氧化物的厚柵極氧化物的特征在于具有大致相同的厚度326，而可變厚度柵極氧化物的薄柵極氧化物的特征在于具有大致相同的厚度328。氧化物斜置區(qū)322的特征在于相對(duì)于厚柵極氧化物區(qū)320和薄柵極氧化物區(qū)324形成角度，并且具有不同于厚度326和328兩者的厚度330。
[0083]應(yīng)當(dāng)指出的是，晶體管要求可以在通過熱氧化物生長形成厚柵極氧化物區(qū)320的同時(shí)形成存儲(chǔ)器陣列以外的厚柵極氧化物。這種晶體管可以包括輸入/輸出晶體管，其通常在高于核心晶體管的電壓下操作。因此，在形成存儲(chǔ)器陣列中反熔絲存儲(chǔ)器單元晶體管的過程中可形成核心晶體管和存儲(chǔ)器件輸入/輸出晶體管。由于用于形成存儲(chǔ)器陣列反熔絲存儲(chǔ)器單元的相同的掩模組還用于形成核心晶體管和輸入/輸出晶體管，或用于形成核心晶體管和輸入/輸出晶體管的相同的掩模組還用于形成存儲(chǔ)器陣列反熔絲存儲(chǔ)器單元，所以實(shí)現(xiàn)了明顯的成本優(yōu)勢。
[0084]氧化物斜置區(qū)322的特征在于具有可變厚度，所述可變厚度在厚柵極氧化物區(qū)320和氧化物斜置區(qū)322之間的虛擬交界面處具有最大厚度，所述可變厚度在氧化物斜置區(qū)322和柵極氧化物區(qū)324之間的虛擬交界面處減小到具有最小厚度。因此，由于不同的熱氧化物生長速率和襯底表面318的消耗，所以溝道區(qū)312相對(duì)于襯底表面318位于不同深度處。如圖9所示，厚柵極氧化物區(qū)320具有距離襯底表面318深度“a”處形成的底側(cè)，而薄柵極氧化物區(qū)324具有距離襯底表面318深度“b”處形成的底側(cè)。通常已知，如果裸露硅表面被氧化，則小于氧化物厚度的一半將位于原始表面之下，只有一半以上在原始表面的上方。例如，一些實(shí)驗(yàn)測量結(jié)果近似為大約具有總氧化物厚度的46%位于原始表面之下，而剩余的54%位于原始表面的上方。相對(duì)于厚柵極氧化物區(qū)320的底側(cè)，薄柵極氧化物區(qū)324的底側(cè)延伸至進(jìn)入襯底另一深度“C”。在氧化物斜置區(qū)322中，溝道在區(qū)332處形成角度。因此，薄柵極氧化物區(qū)324的深度“b”大約為“a” + “c”。
[0085]使用熱氧化工藝來制造圖9所示的可變厚度柵極氧化物的一個(gè)優(yōu)點(diǎn)是，從氧化物斜置區(qū)322得到形成角度的溝道。與“平”的溝道區(qū)相比，施加到上覆的多晶硅柵極(未示出)的電壓產(chǎn)生的電場的分布在彎曲處和邊角處更加密集，從而提高了這些區(qū)域的氧化物擊穿能力。
[0086]應(yīng)指出的是，在圖8A至SC中所示的氧化物的相對(duì)厚度不是成比例的，這是因?yàn)?，圖示是為了示出工作中的一般制造原理。在使用本發(fā)明描述方法的實(shí)驗(yàn)制造的反熔絲存儲(chǔ)器件中，熱氧化物316的較薄部分和中間柵極氧化物310的組合經(jīng)測量約為65埃，而薄氧化物區(qū)314中的氧化物經(jīng)測量約為25埃。
[0087]圖10是根據(jù)圖8A-圖SC中所示的替代的制造方法制造的完全制成的反熔絲晶體管存儲(chǔ)器單元的截面圖。反熔絲存儲(chǔ)器單元350具有類似于圖9中所示的可變厚度柵極氧化物352、在可變厚度柵極氧化物352上方形成的柵極354、側(cè)壁間隔物356、擴(kuò)散區(qū)358和淺溝道隔離(STI)氧化物360 ο擴(kuò)散區(qū)358可以具有LDD 362，以及連接到位線(未示出)的位線接觸墊 364。
[0088]對(duì)于上述反熔絲晶體管需要考慮的一個(gè)問題是保留時(shí)間(retent1n)，或可靠性或者未編程的單元。所述反熔絲存儲(chǔ)器單元由通過薄柵極氧化物在多晶硅柵極和溝道之間形成導(dǎo)電通道來編程。可通過施加讀取電壓至柵極并感測連接到反熔絲的位線的電壓在讀取操作中檢測所得到的已編程狀態(tài)。通常的讀取電壓為1.5V至2.0V，取決于工藝技術(shù)。電壓可能超過允許在單元的低電壓晶體管部分的柵極上的直流偏壓的最大電壓(例如對(duì)于IV器件為1.1V)。換言之，讀取電壓可以足夠高，以對(duì)保持在未編程狀態(tài)的單元進(jìn)行編程。用于使未編程的反熔絲單元的可靠性最大化的因素之一是使可變厚度柵極氧化物的薄柵極氧化物的面積最小化。
[0089]圖1lA示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的具有可以用任何標(biāo)準(zhǔn)CMOS工藝制造的最小化的薄柵極氧化物區(qū)域的反熔絲晶體管的平面圖。例如，可以使用在圖6中所概述的制造步驟，包括采用熱氧化物的制造步驟的實(shí)施例。圖1lB示出圖1lA的反熔絲晶體管沿線A-A截取的截面圖。圖1lA的反熔絲400非常類似于圖5A中所示的反熔絲100，所不同的是在多晶硅柵極下方可變厚度柵極氧化物的薄柵極氧化物的面積被最小化。這與Parris描述的反熔絲單元形成鮮明對(duì)比，在Parris描述的反恪絲單元中，薄柵極氧化物部分被最大化使得其圍繞厚的氧化物部分，以便加長薄氧化物部分和厚氧化物部分之間的過渡線。
[0090]反熔絲晶體管400包括在襯底溝道區(qū)404上形成的可變厚度柵極氧化物402、多晶硅柵極406、側(cè)壁間隔物408、擴(kuò)散區(qū)410以及擴(kuò)散區(qū)410中的LDD區(qū)412?？勺兒穸葨艠O氧化物402由厚氧化物和薄柵極氧化物構(gòu)成，使得溝道長度的大部分區(qū)域被厚柵極氧化物覆蓋，溝道長度的一小部分區(qū)域被薄柵極氧化物覆蓋。如圖1lA所示，厚柵極氧化物區(qū)414覆蓋多晶硅柵極406下方的有源區(qū)416的除了小的方形薄柵極氧化物區(qū)418之外的大部分。如果用先前描述的替代的熱氧化物制造步驟來制造反熔絲400，則薄柵極氧化物區(qū)418對(duì)應(yīng)于圖9的薄柵極氧化物區(qū)324。這意味著圖9的氧化物斜置區(qū)322和厚柵極氧化物區(qū)320位于圖1lA的厚柵極氧化物區(qū)414內(nèi)。反熔絲晶體管400可以是非易失性存儲(chǔ)器單元，并因此將具有與擴(kuò)散區(qū)410電接觸的位線接觸墊420。厚柵極氧化物區(qū)414和薄柵極氧化物區(qū)418的形狀和尺寸的形成將在下面進(jìn)一步詳細(xì)討論。
[0091]圖12是圖1lA的反熔絲晶體管的放大的平面圖，以突出可變厚度柵極氧化物的平面幾何形狀。反熔絲晶體管500由有源區(qū)502與上覆的多晶硅柵極504構(gòu)成。在圖12中，來自多晶硅柵極的陰影被去除以清楚地示出其下方的特征?？勺兒穸葨艠O氧化物形成在有源區(qū)502和多晶硅柵極504之間，并且由厚柵極氧化物區(qū)506構(gòu)成。根據(jù)本實(shí)施例，厚柵極氧化物區(qū)506可被認(rèn)為至少有兩個(gè)矩形區(qū)段。本領(lǐng)域技術(shù)人員將理解的是，區(qū)段的劃分是將厚柵極氧化物形狀視覺上分解為組成的矩形形狀。第一厚柵極氧化物區(qū)段508從溝道區(qū)的第一端向溝道區(qū)的第二端延伸，并且與多晶硅柵極504的最左邊緣重合。區(qū)段508可以被看作是具有寬度小于溝道區(qū)的寬度的矩形形狀的區(qū)域。第二厚柵極氧化物區(qū)段510鄰近于第一區(qū)段508，并且從溝道區(qū)相同的第一端延伸到溝道長度的預(yù)定距離。第二厚柵極氧化物區(qū)段510的寬度大致等于溝道寬度和第一區(qū)段508的寬度之間的差。
[0092]由于第二厚柵極氧化物區(qū)段510在溝道區(qū)終止，所以剩余的區(qū)域也是矩形形狀，它有兩側(cè)是由區(qū)段508和510圍成，另外兩側(cè)由有源區(qū)502的邊緣圍成。此剩余區(qū)域是薄柵極氧化物區(qū)512。雖然0D2掩模513限定將要形成厚氧化物的區(qū)域，但是0D2掩模513具有矩形開口514，矩形開口 514中沒有將要形成的厚氧化物。薄柵極氧化物將生長在通過開口 514限定的區(qū)域內(nèi)。換言之，矩形輪廓514以外的區(qū)域是形成厚柵極氧化物的區(qū)域。參照使用熱氧化物的制造步驟的替代的制造方法，開口 514用于限定將要形成熱生長的薄氧化物的區(qū)域。在區(qū)段508和510內(nèi)部，厚氧化物為熱生長的氧化物與先前形成的中間氧化物的組合厚度。虛線輪廓513可以表示在制造過程中使用的0D2掩模，其被定位成使得開口 514的邊角(corner)與多晶硅柵極504下方的有源區(qū)502的邊角重疊。如將參照圖13描述的開口 514的尺寸可以被選擇為任何尺寸，但是具有優(yōu)選的一組尺寸。在單晶體管反熔絲存儲(chǔ)器單元中，位線接觸墊516被形成用于電連接到位線(未示出)。
[0093]圖13是根據(jù)本發(fā)明的一個(gè)實(shí)施例由圖12的反熔絲存儲(chǔ)器單元構(gòu)成的存儲(chǔ)器陣列的平面布局。存儲(chǔ)器陣列具有布置成行和列的反熔絲存儲(chǔ)器單元，其中被形成為連續(xù)的多晶硅線的多晶硅柵極504，在每個(gè)反熔絲存儲(chǔ)器單元的有源區(qū)502的上方成行延伸。每個(gè)多晶硅線與邏輯字線WL0、WL1、WL2和WL3相關(guān)聯(lián)。在當(dāng)前所示的實(shí)施例中，每個(gè)有源區(qū)502具有兩個(gè)多晶硅柵極504，從而形成共享相同位線接觸墊516和有源區(qū)502的兩個(gè)反熔絲晶體管。應(yīng)指出的是，存儲(chǔ)器陣列的所有反熔絲存儲(chǔ)器單元被形成在單一共同的阱中，所述單一共同的阱在形成任何反熔絲存儲(chǔ)器單元結(jié)構(gòu)之前形成。
[0094]0D2掩模513中的開口 514用于限定薄柵極氧化物將要生長的區(qū)域，開口 514是矩形形狀，其尺寸被設(shè)計(jì)且定位為使得其四個(gè)邊角中每個(gè)邊角與四個(gè)反熔絲晶體管有源區(qū)502的邊角部區(qū)域重疊，從而限定薄柵極氧化物區(qū)512。理想的是，薄柵極氧化物區(qū)具有至少一個(gè)尺寸低于制造工藝的最小特征尺寸，這可以通過兩個(gè)掩模區(qū)之間的重疊而獲得。一個(gè)掩模區(qū)是擴(kuò)散掩模，也稱為有源區(qū)掩模，第二掩模區(qū)是OD2掩模513中的矩形開口 514。兩個(gè)掩模均是非臨界(non-critical)寬度，這意味著它們比最小允許寬度大。因此，通過定位兩個(gè)掩模的重疊，薄柵極氧化物區(qū)512的面積的尺寸可以大約等于或低于給定制造工藝或技術(shù)的最小特征尺寸。因此，可以基于水平相鄰的有源區(qū)502之間的間距和垂直相鄰的有源區(qū)502之間的間距來選擇矩形開口 514的尺寸，使得開口 514的邊角部和用于限定有源區(qū)502的擴(kuò)散掩模之間的重疊面積小于或等于制造技術(shù)的最小特征尺寸。
[0095]開口514的尺寸被選擇為使得正方形或矩形的薄柵極氧化物區(qū)512最小化。本領(lǐng)域技術(shù)人員將理解的是，所選擇的尺寸將考慮對(duì)準(zhǔn)誤差和制造異常(諸如90度邊角的邊緣)。薄柵極氧化物區(qū)512的制造的高精確度可以通過使用高等級(jí)掩模來獲得。高等級(jí)掩模通過使用較高質(zhì)量的玻璃、材料和/或掩模印刷設(shè)備提供。
[0096]因此，具有此最小特征尺寸的薄柵極氧化物區(qū)512的未編程的反熔絲單元的可靠性得以大大提高。薄柵極氧化物區(qū)512的形狀為矩形或正方形，從而產(chǎn)生最小化的面積。根據(jù)替代實(shí)施例，代替如圖13所示與四個(gè)反熔絲有源區(qū)502重疊的具有單個(gè)矩形形狀的開口514，可以使用多個(gè)較小的開口。例如，開口可以成形為僅與兩個(gè)水平相鄰的有源區(qū)502重疊，或者開口可以成形為僅與兩個(gè)垂直相鄰的有源區(qū)502重疊。此外，可以使用在尺寸上大于所期望的薄柵極氧化物區(qū)512的各個(gè)單獨(dú)的矩形來與每個(gè)有源區(qū)502重疊。盡管通過先前所示的實(shí)施例設(shè)想了任何數(shù)量、任何尺寸的矩形，薄柵極氧化物也的形狀也可以為三角形。
[0097]通過使薄柵極氧化物破裂(優(yōu)選地在薄/厚柵極氧化物邊界處)來對(duì)反熔絲晶體管進(jìn)行編程。這是通過在柵極和將要被編程的單元的溝道之間施加足夠高的電壓差并在所有其它單元(如果有的話)施加低得多的電壓差來實(shí)現(xiàn)的。因此，一旦形成永久的導(dǎo)電鏈路，施加到多晶硅柵極的電流將流過鏈路和溝道，流至擴(kuò)散區(qū)，這可以通過傳統(tǒng)的傳感放大器電路來感測。例如，可以將編程電壓(VPP)高電壓電平施加到多晶硅柵極504，而將諸如接地電壓之類的低的電壓施加到其相應(yīng)的位線。不進(jìn)行編程的存儲(chǔ)器單元的位線將被偏置到高于接地電壓的電壓，例如電源正電壓(VDD)。雖然未示出編程電路，但是本領(lǐng)域的技術(shù)人員將理解的是，這樣的電路可耦合到位線，以及被合并到字線驅(qū)動(dòng)器電路。通過將位線預(yù)充電到接地電壓并施加諸如VDD之類的讀取電壓到多晶硅柵極，可以完成讀取反熔絲存儲(chǔ)器單元。被編程后的反熔絲具有導(dǎo)電鏈路，能夠?qū)⑵湎鄳?yīng)的位線拉向VDD。未編程的反熔絲沒有導(dǎo)電鏈路，將表現(xiàn)為如同一個(gè)開關(guān)電容器，具有極低的漏電流。因此，位線電壓(如果有的話)不會(huì)顯著改變。電壓變化可以通過位線傳感放大器來感測。
[0098]圖14是根據(jù)本發(fā)明另一實(shí)施例的反熔絲晶體管的放大的平面布局。反熔絲晶體管600與反熔絲晶體管500實(shí)質(zhì)上相同，并且因此具有相同的有源區(qū)502、多晶硅柵極504和位線接觸墊516。反熔絲晶體管600具有不同形狀的可變厚度柵極氧化物。厚柵極氧化物區(qū)602可以被看作是由至少兩個(gè)矩形區(qū)段和一個(gè)三角形區(qū)段構(gòu)成。第一厚柵極氧化物區(qū)段604從溝道區(qū)的第一端延伸，與多晶硅柵極504的最左邊緣重合，延伸至溝道區(qū)的第二端。區(qū)段604可以被看作是寬度小于溝道區(qū)的寬度的矩形形狀的區(qū)域。第二厚柵極氧化物區(qū)段606鄰近于第一區(qū)段604，并且從溝道區(qū)相同的第一端延伸到溝道長度的預(yù)定距離。第二厚柵極氧化物區(qū)段606的寬度大致等于溝道寬度和第一區(qū)段604的寬度之差。第三柵極氧化物區(qū)段608在形狀上是三角形，并且其90度側(cè)邊鄰近于第一厚柵極氧化物區(qū)段604和第二厚柵極氧化物區(qū)段606。區(qū)段606可以包括區(qū)段608，使得該預(yù)定距離由區(qū)段608的對(duì)角線邊緣設(shè)定。剩余的由有源區(qū)502的邊緣形成的具有90度側(cè)邊的三角形區(qū)域是薄柵極氧化物區(qū)610。
[0099]虛線菱形區(qū)612限定0D2掩模513中的開口，虛線菱形區(qū)612中將要生長薄柵極氧化物的。換言之，位于菱形輪廓612外0D2掩模513內(nèi)的區(qū)域是形成厚柵極氧化物的區(qū)域。虛線輪廓612是在制造過程中使用的0D2掩模513中的開口，并且定位為使得開口 612的邊緣與有源區(qū)502的在多晶硅柵極504下方的邊角重疊。參考使用熱氧化物制造步驟的另一種制造方法，開口 612用于限定將形成熱生長薄氧化物的區(qū)域。然后，在區(qū)段604、606和608中，厚氧化物為熱生長的氧化物和先前形成的中間氧化物的組合厚度。在當(dāng)前所示的實(shí)施例中，開口612是圖12的開口 514的45度旋轉(zhuǎn)版本。開口 612的尺寸可以被選擇為任意尺寸，但具有一組優(yōu)選的尺寸，將參照圖15進(jìn)行討論。
[0100]圖15是根據(jù)本發(fā)明的一個(gè)實(shí)施例由圖14的反熔絲存儲(chǔ)器單元構(gòu)成的存儲(chǔ)器陣列的平面布局。存儲(chǔ)器陣列具有布置成行和列的反熔絲存儲(chǔ)器單元，其中多晶硅柵極504形成為連續(xù)的多晶硅線，在每個(gè)反熔絲存儲(chǔ)器單元的有源區(qū)502上方成行延伸。多晶硅柵極504相對(duì)于有源區(qū)502的布局配置與圖13中所示相同。
[0101]0D2掩模513中用于限定薄柵極氧化物將要生長的區(qū)域的開口 612是菱形形狀并且尺寸設(shè)計(jì)且定位為使得其四個(gè)邊角中每個(gè)邊角與四個(gè)反熔絲晶體管有源區(qū)502的邊角部區(qū)域重疊，從而限定薄柵極氧化物區(qū)610。理想的是，每個(gè)薄柵極氧化物區(qū)610小于制造工藝的最小特征尺寸。重疊位于兩個(gè)掩模區(qū)之間，一個(gè)掩模區(qū)是擴(kuò)散掩模，也稱為有源區(qū)掩模，并且第二掩模區(qū)是具有菱形開口 612的0D2掩模513。應(yīng)指出的是，雖然開口 612被認(rèn)為是相對(duì)于其它特征為菱形的，即用彼此呈90度的線限定多晶硅柵極504和有源區(qū)502。因此，相對(duì)于這些特征，開口612是菱形的，并且優(yōu)選地具有相對(duì)于多晶硅柵極或有源區(qū)502的限定線45度的限定線。
[0102]再次，兩個(gè)掩模均是非臨界寬度的，這意味著它們比允許的最小寬度大。因此，通過定位兩個(gè)掩模的重疊，薄柵極氧化物區(qū)610的面積的尺寸可約等于或小于給定制造工藝或技術(shù)的最小特征尺寸。因此，基于水平相鄰的有源區(qū)502之間的間距和垂直相鄰的有源區(qū)50 2之間的間距來選擇菱形開口 612的尺寸，使得開口 612的邊角與用于限定有源區(qū)502的擴(kuò)散掩模之間的重疊區(qū)域小于或等于制造技術(shù)的最小特征尺寸。
[0103]菱形開口612的尺寸被選擇為使的三角形薄柵極氧化物區(qū)610最小化。所選擇的尺寸將考慮對(duì)準(zhǔn)誤差和制造異常，并且可使用高等級(jí)掩?？s小制造公差。
[0104]非易失性存儲(chǔ)器單元的前述實(shí)施例是針對(duì)單一的反熔絲晶體管存儲(chǔ)器單元的?？勺兒穸葨艠O氧化物可具有大致等效于用于同一芯片上高電壓晶體管的柵極氧化物的厚柵極氧化物。類似地，可變厚度柵極氧化物可以具有大致等效于用于同一芯片上低電壓晶體管的柵極氧化物的薄柵極氧化物。當(dāng)然，厚柵極氧化物和薄柵極氧化物的區(qū)域兩者均可以具有僅為存儲(chǔ)器陣列定制的厚度。
[0105]根據(jù)本發(fā)明的進(jìn)一步的實(shí)施例，存取晶體管可以與反熔絲晶體管串聯(lián)形成，以提供雙晶體管反熔絲單元。圖16A和圖16B是根據(jù)本發(fā)明的實(shí)施例的雙晶體管反熔絲存儲(chǔ)器單元的示意圖。
[0106]圖16A示出根據(jù)本發(fā)明的一個(gè)實(shí)施例，具有用任何標(biāo)準(zhǔn)CMOS工藝可制造的最小化薄柵極氧化面積的雙晶體管反熔絲存儲(chǔ)器單元700的平面圖。圖16B示出圖16A的存儲(chǔ)器單元700沿線B-B截取的截面圖。雙晶體管反熔絲存儲(chǔ)器單元700由與反熔絲晶體管串聯(lián)的存取晶體管構(gòu)成。反熔絲晶體管的結(jié)構(gòu)可以與圖1lA至圖15所示的相同。對(duì)于本實(shí)施例而言，假設(shè)反熔絲晶體管與圖1lB中所示的相同，并且因此相同的附圖標(biāo)記表示相同的先前描述的特征。更具體地，可變厚度柵極氧化物的結(jié)構(gòu)與圖1lB所示的相同，所不同的是擴(kuò)散區(qū)410不具有形成在其上的位線接觸墊。
[0107]存取晶體管具有覆蓋柵極氧化物704的多晶硅柵極702。形成在柵極氧化物704的一側(cè)上的是共享的擴(kuò)散區(qū)410。另一擴(kuò)散區(qū)706形成在柵極氧化物704的另一側(cè)上，其將具有形成在其上的位線接觸墊708。兩個(gè)擴(kuò)散區(qū)均可以具有鄰近于柵極氧化物704的垂直邊緣的LDD區(qū)。本領(lǐng)域技術(shù)人員將理解的是，擴(kuò)散區(qū)706可以與擴(kuò)散區(qū)410相同地進(jìn)行摻雜，也可以與不同地進(jìn)行摻雜，這取決于將使用的期望工作電壓。
[0108]如前所述，可變厚度柵極氧化物402具有厚柵極氧化物區(qū)和薄柵極氧化物區(qū)。柵極氧化物704的厚度將與可變厚度柵極氧化物402的厚柵極氧化物區(qū)的厚度相同。在一個(gè)實(shí)施例中，存取晶體管可以使用高電壓晶體管工藝制造，或使用形成可變厚度柵極氧化物402的厚柵極氧化物區(qū)的相同工藝制造。多晶硅柵極702可以與多晶硅柵極406同時(shí)形成。反熔絲晶體管可以使用先前描述的方法制造。更具體地，可變厚度柵極氧化物402可使用先前描述的熱氧化工藝形成。此外，具有柵極氧化物704的存取晶體管可以在形成可變厚度柵極氧化物402的厚部的同時(shí)形成。因此，柵極氧化物704的厚度和可變厚度柵極氧化物402的厚部具有大致相同的組成和厚度。這通過用形成可變厚度柵極氧化物402的相同0D2掩模對(duì)存取晶體管進(jìn)行圖案化而很容易做到。
[0109]雙晶體管反熔絲存儲(chǔ)器單元的操作類似于前面所述的單晶體管反熔絲單元。對(duì)反熔絲晶體管進(jìn)行編程要求將高電壓施加到VCP多晶硅線，同時(shí)保持位線在接地電壓。存取晶體管被接通以將共享的擴(kuò)散區(qū)(經(jīng)由位線)耦合到地。
[0110]圖16C示出根據(jù)圖8A至圖SC的方法步驟制造的，類似于圖16A的存儲(chǔ)器單元700的雙晶體管反熔絲存儲(chǔ)器單元的截面圖。雙晶體管反熔絲存儲(chǔ)器單元750由與反熔絲晶體串聯(lián)管的存取晶體管構(gòu)成。在本實(shí)施例中，存取晶體管的柵極氧化物在形成可變厚度柵極氧化物的同時(shí)形成。存取晶體管具有覆蓋柵極氧化物754的多晶硅柵極752。形成到柵極氧化物754的一側(cè)上的是共享的擴(kuò)散區(qū)756。另一擴(kuò)散區(qū)758形成在柵極氧化物754的另一側(cè)上，其將具有與位線(未示出)電接觸的位線接觸墊760。反熔絲晶體管與圖10所示的相同，其包括形成在可變厚度柵極氧化物352上方的柵極354。
[0111]如前面所討論的和圖SC所示的，圖16C的可變厚度柵極氧化物352(圖9中示為區(qū)域320)具有厚柵極氧化物區(qū)，其是中間氧化物和在中間氧化物下方生長的熱氧化物的組合。使用與形成可變厚度柵極氧化物352相同的工藝形成存取晶體管的柵極氧化物754。參照圖8A和圖8B，在對(duì)可變厚度柵極氧化物的厚柵極氧化物區(qū)進(jìn)行圖案化的同時(shí)，中間氧化物310被圖案化為存儲(chǔ)器單元700的存取晶體管的期望尺寸。因此，當(dāng)生長熱氧化物以形成如圖SC所示的可變厚度柵極氧化物時(shí)，熱氧化物將在存取晶體管的中間氧化物下方生長。存取晶體管的中間氧化物下方的熱氧化物生長速率將與可變厚度柵極氧化物的中間氧化物310下方的熱氧化物生長速率大致相同，并由此具有大致相同的厚度。由于在熱氧化物生長過程中襯底上的硅損失，圖16C示出在襯底表面下方延伸的柵極氧化物754和可變厚度柵極氧化物352，這通常是通過擴(kuò)散區(qū)758和756的頂表面界定的。
[0112]圖17是根據(jù)本發(fā)明的一個(gè)實(shí)施例由圖16A和圖16B的雙晶體管反熔絲存儲(chǔ)器單元構(gòu)成的存儲(chǔ)器陣列的平面布局。存儲(chǔ)器陣列具有布置成行和列的存儲(chǔ)器單元，其中形成為連續(xù)的多晶硅線的多晶硅柵極406在一行中每個(gè)反熔絲存儲(chǔ)器單元的有源區(qū)416的上方延伸。每個(gè)多晶硅線與邏輯單元板VCP0、VCP1、VCP2和VCP3相關(guān)聯(lián)。多晶硅柵極702被形成為在一行中每個(gè)反熔絲存儲(chǔ)器單元的有源區(qū)416上方延伸的連續(xù)的多晶硅線。這些多晶硅線與邏輯字線WL0、WL1、WL2和WL3相關(guān)聯(lián)。在當(dāng)前所示的實(shí)施例中，每個(gè)有源區(qū)416具有兩對(duì)多晶硅柵極406/702由此形成共享相同位線接觸墊708和有源區(qū)416的兩個(gè)反熔絲晶體管。應(yīng)指出的是，存儲(chǔ)器陣列的所有兩個(gè)晶體管反熔絲存儲(chǔ)器單元形成在單個(gè)共同的阱中。
[0113]0D2掩模513中用于限定薄柵極氧化物將要生長的區(qū)域的開口 710是矩形形狀并且尺寸設(shè)計(jì)且定位為使得其四個(gè)邊角中每個(gè)邊角與四個(gè)反熔絲晶體管有源區(qū)416的邊角部區(qū)域重疊，從而限定薄柵極氧化物區(qū)418。為圖13的實(shí)施例描述的相同的相對(duì)掩模重疊標(biāo)準(zhǔn)適用于本實(shí)施例。基于水平相鄰的有源區(qū)416之間的間距和垂直相鄰的有源區(qū)416之間的間距來選擇矩形形狀開口 710的尺寸，使得開口 710的邊角和用于限定有源區(qū)416的擴(kuò)散掩模之間的重疊面積小于或等于制造技術(shù)的最小特征尺寸。
[0114]圖17的實(shí)施例被配置為具有單獨(dú)控制的單元板VCP0、VCP1、VCP2和VCP3，其允許改進(jìn)的控制，以防止對(duì)未被選擇的單元進(jìn)行無意的編程。在一個(gè)替代實(shí)施例中，VCP0、VCP1、VCP2和VCP3可以連接到公共節(jié)點(diǎn)。在這樣的實(shí)施例中，特定的編程序列用于防止對(duì)未被選擇的單元進(jìn)行無意編程。替代實(shí)施例的編程序列開始于將所有字線和位線預(yù)充電到高電壓電平，隨后將公共單元板驅(qū)動(dòng)到編程電壓VPP。例如，使用圖16B的實(shí)施例，這將導(dǎo)致將擴(kuò)散區(qū)410預(yù)充電到高電壓電平。通過取消所有其它字線選擇將要編程的字線，S卩，通過將它們驅(qū)動(dòng)到例如低電壓電平。然后，連接到所選擇的存儲(chǔ)器單元的位線電壓被驅(qū)動(dòng)到低電壓電平，例如諸如接地。
[0115]圖18是根據(jù)本發(fā)明的一個(gè)替代實(shí)施例由兩個(gè)晶體管反熔絲存儲(chǔ)器單元構(gòu)成的存儲(chǔ)器陣列的平面布局。圖18的存儲(chǔ)器陣列與圖17的相同，所不同的是具有0D2掩模513的菱形開口 712用于限定可變厚度柵極氧化物的薄柵極氧化物區(qū)。為圖15的實(shí)施例描述的相同的相對(duì)掩模重疊標(biāo)準(zhǔn)適用于本實(shí)施例。
[0116]在本發(fā)明的先前公開的實(shí)施例中，厚柵極氧化物區(qū)段之一具有從溝道區(qū)的一端延伸到溝道區(qū)的另一端的長度。根據(jù)一個(gè)替代實(shí)施例，此厚柵極氧化物區(qū)段的長度略微減小，使得其不能完全延伸過溝道區(qū)的全長。圖19是根據(jù)本發(fā)明的一個(gè)替代實(shí)施例的反熔絲晶體管的平面布局。在圖19中，反熔絲晶體管800包括有源區(qū)802、多晶硅柵極804和位線接觸墊806。多晶硅柵極804下方的有源區(qū)802是反熔絲晶體管800的溝道區(qū)。在本實(shí)施例中，0D2掩模808限定將要形成厚氧化物的區(qū)域，并且包括與有源區(qū)802重疊的“L”形開口 809，其中將要生長薄柵極氧化物。這個(gè)實(shí)施例類似于圖12中所示的實(shí)施例，所不同的是一個(gè)厚柵極氧化物區(qū)段(即508)延伸到與溝道區(qū)頂部邊緣之間的第一預(yù)定距離，并且為相鄰的厚柵極氧化物區(qū)段(即510)延伸到第二預(yù)定距離。因此，薄柵極氧化物將在第一預(yù)定距離和溝道區(qū)頂部邊緣之間以及在第二預(yù)定距離和溝道區(qū)頂部邊緣之間生長。
[0117]反熔絲晶體管的前述實(shí)施例具有恒定寬度的溝道區(qū)。根據(jù)進(jìn)一步的實(shí)施例，溝道區(qū)在溝道區(qū)的整個(gè)長度上可具有可變寬度。圖20A是根據(jù)本發(fā)明的一個(gè)替代實(shí)施例的反熔絲晶體管的平面布局。在圖20A中，反熔絲晶體管850包括有源區(qū)852、多晶硅柵極854和位線接觸墊856。多晶硅柵極854下方的有源區(qū)852是反熔絲晶體管850的溝道區(qū)。在本實(shí)施例中，OD2掩模858限定將要形成厚氧化物的區(qū)域，并且包括與有源區(qū)852重疊的矩形狀的開口859，在其中將要生長薄柵極氧化物。多晶硅柵極854下方的有源區(qū)為“L”形，并且矩形開口859具有底部邊緣，所述底部邊緣在溝道區(qū)頂部邊緣的預(yù)定距離處終止。
[0118]圖20B示出相同的反熔絲晶體管850，但沒有對(duì)多晶硅柵極854加陰影，以示出溝道區(qū)的厚柵極氧化物區(qū)段。在本實(shí)施例中，第一厚柵極氧化物區(qū)段860從溝道區(qū)的擴(kuò)散邊緣延伸到由矩形開口 859的底部邊緣限定的第一預(yù)定距離。第二厚柵極氧化物區(qū)段為L形，并包括兩個(gè)子區(qū)段862和864。本領(lǐng)域技術(shù)人員將理解的是，子區(qū)段的界定是將厚柵極氧化物區(qū)段形狀視覺分解成組成的矩形形狀。子區(qū)段862從溝道區(qū)的擴(kuò)散邊緣延伸到第一預(yù)定距離，而子區(qū)段864從溝道區(qū)的擴(kuò)散邊緣延伸到第二預(yù)定距離。第二預(yù)定距離位于第一預(yù)定距離和溝道區(qū)的擴(kuò)散邊緣之間。薄柵極氧化物區(qū)從第一厚柵極氧化物區(qū)段860和子區(qū)段862的第一預(yù)定距離延伸到溝道區(qū)頂部邊緣。
[0119]圖21A是根據(jù)本發(fā)明的一個(gè)替代實(shí)施例的反熔絲晶體管的平面布局。在圖21A中，反熔絲晶體管880包括與圖17中相同的特征。在本實(shí)施例中，多晶硅柵極854下方的有源區(qū)是“T”形，并且矩形開口 859具有底部邊緣，所述底部邊緣在距離溝道區(qū)頂部邊緣預(yù)定距離處終止。圖21B示出相同的反熔絲晶體管880，但未對(duì)多晶硅柵極854加的陰影，以示出溝道區(qū)的厚柵極氧化物區(qū)段。
[0120]在本實(shí)施例中，有第一厚柵極氧化物區(qū)段和第二柵極氧化物區(qū)段。第一厚柵極氧化物區(qū)段為L形，并且包括兩個(gè)子區(qū)段884和886。第二厚柵極氧化物區(qū)段為L形，并且包括兩個(gè)子區(qū)段888和890。子區(qū)段886從溝道區(qū)的擴(kuò)散邊緣延伸到第一預(yù)定距離，第一預(yù)定距離對(duì)應(yīng)于矩形開口 859的底部邊緣。子區(qū)段884從溝道區(qū)的擴(kuò)散邊緣延伸到第二預(yù)定距離，其中第二預(yù)定距離位于第一預(yù)定距離和所述溝道區(qū)的擴(kuò)散邊緣之間。第二厚柵極氧化物區(qū)段的子區(qū)段888和890分別相同地配置到子區(qū)段884和886。薄柵極氧化物區(qū)從子區(qū)段886和890的第一預(yù)定距離延伸到溝道區(qū)頂部邊緣。
[0121]在圖20A和圖21A的前述實(shí)施例中，薄柵極氧化物區(qū)從矩形開口859的底部邊緣延伸到溝道區(qū)的頂部邊緣。因?yàn)闇系绤^(qū)具有可變寬度，其中靠近擴(kuò)散邊緣的部分大于靠近溝道區(qū)頂部邊緣的部分，整體的薄柵極氧化物面積可以小于圖5A所示的反熔絲實(shí)施例。根據(jù)進(jìn)一步的實(shí)施例，圖20A和圖21A的反熔絲晶體管實(shí)施例的薄柵極氧化物通過施加圖12和圖14中所示的具有矩形或菱形開口的0D2掩模而被進(jìn)一步最小化。
[0122]圖22是根據(jù)本發(fā)明的一個(gè)替代實(shí)施例的反熔絲晶體管的平面布局。反熔絲晶體管900類似于圖20B的反熔絲晶體管850，不同之處在于0D2掩模902包括成形和定位為界定薄柵極氧化物區(qū)906的矩形開口904。在當(dāng)前所示的實(shí)施例中，厚柵極氧化物包括第一厚柵極氧化物區(qū)段908和具有子區(qū)段862和864的第二厚柵極氧化物區(qū)段。子區(qū)段862和864與圖20B的實(shí)施例中的相同。然而，由于矩形開口904和溝道區(qū)的重疊角，第一厚柵極氧化物區(qū)段908僅從擴(kuò)散邊緣延伸溝道長度的預(yù)定距離。因此，厚柵極氧化物區(qū)段908在長度上比子區(qū)段862短。因此，反熔絲晶體管900具有比圖20A的實(shí)施例中更小的薄柵極氧化物區(qū)。帶有矩形開口 904的0D2掩模902的應(yīng)用可以適用于圖21B的反熔絲晶體管880，具有相同的結(jié)果。
[0123]反熔絲晶體管850和880的薄柵極氧化物區(qū)的進(jìn)一步減少可以通過應(yīng)用0D2掩模中的菱形開口來獲得，如圖14早先所示。圖23是根據(jù)本發(fā)明的一個(gè)替代實(shí)施例的反熔絲晶體管的平面布局。反熔絲晶體管950類似于圖21B的反熔絲晶體管880，不同之處在于0D2掩模952包括成形和定位為界定薄柵極氧化物區(qū)956的矩形開口954。在當(dāng)前所示的實(shí)施例中，厚柵極氧化物包括第一厚柵極氧化物區(qū)段和第二厚柵極氧化物區(qū)段。第一厚柵極氧化物區(qū)段包括子區(qū)段888和890，這與圖21B的實(shí)施例相同。第二厚柵極氧化物區(qū)段包括子區(qū)段958和960。
[0124]由于菱形開口954和溝道區(qū)的重疊，第二厚柵極氧化物子區(qū)段960僅從擴(kuò)散邊緣延伸到溝道長度的預(yù)定距離，所述預(yù)定距離由菱形開口 954的對(duì)角線邊緣限定。因此，反熔絲晶體管950可以具有比圖22的實(shí)施例更小的薄柵極氧化物區(qū)。具有菱形開口 954的0D2掩模952的應(yīng)用可以應(yīng)用到圖20B的反熔絲晶體管850，具有相同的結(jié)果。應(yīng)指出的是，子區(qū)段958和960的尺寸被選擇為使得開口 954的對(duì)角邊緣不與由子區(qū)段958覆蓋的溝道區(qū)重疊。
[0125]雖然已公開0D2掩模中的矩形和菱形開口，可以使用具有同等效力的其它開口形狀。例如，0D2掩模中的開口可以為六邊形、八角形、或甚至在加入OPC之后為大致圓形。另夕卜，矩形開口可以相對(duì)于多晶硅柵極旋轉(zhuǎn)任何角度。
[0126]圖19至圖23的上述實(shí)施例是針對(duì)單晶體管反熔絲存儲(chǔ)器單元。圖19至圖23的實(shí)施例適用于雙晶體管反熔絲的單元，其中存取晶體管形成為與反熔絲晶體管串聯(lián)。圖24至圖27示出具有最小化的薄柵極氧化物區(qū)的雙晶體管反熔絲存儲(chǔ)器單元的各種實(shí)施例。
[0127]圖24是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的雙晶體管反熔絲晶體管的平面布局。
[0128]根據(jù)本發(fā)明的另一實(shí)施例，存取晶體管可以形成為與反熔絲晶體管串聯(lián)，以提供雙晶體管反熔絲單元。圖16A和圖16bB是根據(jù)本發(fā)明的實(shí)施例的雙晶體管反熔絲存儲(chǔ)器單元的示意圖，其中溝道區(qū)具有可變寬度。雙晶體管反熔絲存儲(chǔ)器單元1000類似于圖16A的雙晶體管單元700。存取晶體管包括有源區(qū)1002、多晶硅柵極1004和位線接觸墊1006。反熔絲晶體管包括有源區(qū)1002、多晶硅柵極1008。共同的源/漏擴(kuò)散區(qū)1010被存取晶體管和反熔絲晶體管共享。多晶硅柵極1008下方且覆蓋溝道區(qū)的是具有厚柵極氧化物區(qū)和薄柵極氧化物區(qū)的可變厚度柵極氧化物。0D2掩模1012示出其中將要形成厚柵極氧化物的區(qū)域，并且包括與有源區(qū)852重疊的矩形開口 1013，在其中將生長薄柵極氧化物。薄柵極氧化物區(qū)1014覆蓋矩形開口 1013和溝道區(qū)頂部邊緣之間的溝道區(qū)。
[0129]在圖24中，反熔絲晶體管的溝道區(qū)具有可變寬度。在圖25的實(shí)施例中，反熔絲晶體管的溝道區(qū)具有恒定的寬度，但在寬度上比有源區(qū)的剩余部分和存取晶體管的溝道小。更具體地，雙晶體管反熔絲存儲(chǔ)器單元1050類似于存儲(chǔ)器單元1000，所不同的是有源區(qū)1052成形為使得共同源/漏擴(kuò)散區(qū)1054現(xiàn)在具有可變寬度，使反熔絲晶體管的溝道區(qū)恒定，而在寬度上比存取晶體管的溝道區(qū)小。
[0130]圖26是雙晶體管反熔絲存儲(chǔ)器單元的另一個(gè)替代實(shí)施例。雙晶體管反熔絲存儲(chǔ)器單元1100類似于圖24的雙晶體管反熔絲存儲(chǔ)器單元1000，所不同的是有源區(qū)1102成形為使得反熔絲晶體管具有“T”形溝道區(qū)，而不是“L”形溝道區(qū)。圖27類似于圖26的實(shí)施例，不同之處在于雙晶體管反熔絲存儲(chǔ)器單元1150具有有源區(qū)1152，有源區(qū)1152成形為使得反熔絲晶體管具有恒定寬度的溝道區(qū)。共同源極/漏極擴(kuò)散區(qū)1154為“T”形，使得它具有至少一部分更窄的寬度。
[0131]圖24至圖27的雙晶體管反熔絲存儲(chǔ)器單元實(shí)施例可以使用具有矩形或菱形開口的0D2掩模，所述矩形或菱形開口定位為使得反熔絲晶體管的薄柵極氧化物區(qū)最小化。圖19至27的反熔絲存儲(chǔ)器單元實(shí)施例可以用替代的制造工藝制造，其中熱氧化物生長為形成可變厚度的柵極氧化物的厚部和薄部。
[0132]如在當(dāng)前所述實(shí)施例中示出的，單晶體管反熔絲存儲(chǔ)器單元和具有高可靠性的雙晶體管反熔絲存儲(chǔ)器單元可以使用標(biāo)準(zhǔn)CMOS工藝來制造。用于限定有源區(qū)的掩模和0D2掩?？梢允窃诔叽绮粐?yán)格的，但在特定區(qū)域之間的定位的重疊可導(dǎo)致尺寸小于工藝技術(shù)的最小特征尺寸的薄氧化物區(qū)域。
[0133]更具體地，標(biāo)準(zhǔn)CMOS工藝將需要用于限定當(dāng)前描述的反熔絲存儲(chǔ)器單元實(shí)施例的各種特征的一組掩模。每個(gè)掩模將具有不同的質(zhì)量等級(jí)，這取決于將要被限定的特征。一般而言，較高的等級(jí)掩模被用于限定更小尺寸的特征。以下是在標(biāo)準(zhǔn)CMOS工藝中使用的掩模等級(jí)的不例，其中更尚的數(shù)字表不更尚等級(jí)掩豐旲。
[0134]I.N講，P阱，Vtp，Vtn，厚柵極氧化物(0D2)掩模
[0135]2.源/漏植入掩模
[0136]3.經(jīng)由掩模接觸
[0137]4.金屬2層掩模
[0138]5.擴(kuò)散，薄氧化物，接觸墊和金屬I層掩模
[0139]6.多晶硅掩模
[0140]諸如等級(jí)6級(jí)的高等級(jí)掩模與諸如等級(jí)I級(jí)的低等級(jí)掩模之間的差異將是涉及制造其的更好的玻璃、材料或使用更好的印刷設(shè)備。使用不同的掩模等級(jí)是因?yàn)槟承┨卣鞑灰蟾呔龋渌卣饕蟾呔?。如可以理解的，用于生產(chǎn)高等級(jí)掩模的努力和成本比生產(chǎn)低等級(jí)掩模高很多。例如，最低級(jí)的掩?？赡茉?千$_5千$之間的范圍，而最高等級(jí)的掩?？赡茉?00千$-300千$之間的范圍。
[0141]應(yīng)指出的是，對(duì)于某些特征設(shè)計(jì)規(guī)則被設(shè)定為確保由掩模限定的特征的特定區(qū)域不僅覆蓋特定區(qū)域，還具有到相鄰特征的一些重疊。實(shí)際上，相鄰特征真正植入發(fā)生的區(qū)域。例如，0D2形狀將完全覆蓋由擴(kuò)散限定的1晶體管區(qū)域。因此，實(shí)際掩模形狀在哪里終止并不重要。這是0D2掩模是低級(jí)的主要原因，并且因此低成本的掩模，因?yàn)橛姓`差的容許余量。此外，一些對(duì)準(zhǔn)的機(jī)器能夠?qū)崿F(xiàn)0.06微米公差但使用在0.1微米，因?yàn)樗徽J(rèn)為對(duì)于離子植入掩模足夠高。為了制造圖4至圖18示出的反熔絲晶體管和存儲(chǔ)器陣列，掩模形狀端部對(duì)于限定薄柵極氧化物區(qū)很重要。用于典型的CMOS工藝的當(dāng)前等級(jí)0D2掩模可用于限定所述反熔絲存儲(chǔ)器單元的薄柵極氧化物區(qū)。然而，必須考慮到誤差的余量，由此產(chǎn)生具有特定的最小尺寸的存儲(chǔ)器單元。
[0142]根據(jù)本發(fā)明的一個(gè)實(shí)施例，使用具有對(duì)應(yīng)于用于相同工藝的源/漏植入(等級(jí)2級(jí))的掩模等級(jí)的0D2掩模制造圖4至圖18的反恪絲存儲(chǔ)器單元。0D2掩模等級(jí)優(yōu)選地相當(dāng)于用于相同工藝的擴(kuò)散植入(等級(jí)5級(jí))掩模等級(jí)，以獲得具有高可靠性的更小尺寸的存儲(chǔ)器單元。因此，通過使用高等級(jí)0D2掩模獲得更高密度的存儲(chǔ)器陣列、提高的產(chǎn)量、改進(jìn)的性能和高可靠性。通過確保在在盡可能高的精度水平對(duì)準(zhǔn)掩模來進(jìn)一步提高精度。通過使用高級(jí)光刻設(shè)備、光刻方法和/或不同的光波長和不同掩模類型、以及它們可能的任意組合，可以獲得高的對(duì)準(zhǔn)精度。
[0143]采用具有可選高精度對(duì)準(zhǔn)的更高等級(jí)0D2掩模為本發(fā)明公開的反熔絲單元實(shí)施例提高優(yōu)點(diǎn)。更具體地，使用高等級(jí)0D2掩模的更精確形成的掩模形狀端部有利地用于最小化特定特征，諸如薄氧化物區(qū)。因?yàn)榉慈劢z晶體管500和600應(yīng)具有最小化尺寸的薄柵極氧化物區(qū)(512和610)，利用高等級(jí)0D2掩模允許薄柵極氧化物區(qū)域最小化，以比用標(biāo)準(zhǔn)低等級(jí)0D2掩模制造的相同的反熔絲單元提高可靠性。
[0144]對(duì)于圖5A的實(shí)施例，多晶硅柵極106下方的0D2形狀端/邊緣的更精確的重疊允許多晶硅柵極下方的最小化的薄氧化物區(qū)。具體地，薄氧化物區(qū)將是長方形的，具有由多晶硅柵極下方的有源區(qū)的寬度限定的兩個(gè)相對(duì)側(cè)面，以及由多晶硅柵極下方的0D2掩模形狀端和多晶硅柵極的邊緣限定的另外兩個(gè)相對(duì)側(cè)面。加入高精度對(duì)準(zhǔn)將進(jìn)一步減小薄氧化物區(qū)。
[0145]例如，為0.20微米的薄氧化物區(qū)在從±0.1微米至±0.06微米的對(duì)準(zhǔn)的改善，將允許0.04微米的更小的薄氧化物尺寸，從而減小0.16微米的尺寸。僅此將提高反熔絲存儲(chǔ)器單元的產(chǎn)量和可靠性，因?yàn)楫a(chǎn)量和可靠性兩者均直接取決于總薄柵極氧化物區(qū)。甚至當(dāng)對(duì)準(zhǔn)對(duì)于90納米和65納米工藝提高到土 0.08微米，也可看到產(chǎn)量和可靠性的提高。高等級(jí)0D2掩?？梢杂糜谠趫D6中描述的工藝，用于制造反熔絲晶體管的薄柵極氧化物區(qū)和厚柵極氧化物區(qū)。
[0146]在附圖中呈現(xiàn)的晶體管器件的附圖用于說明晶體管器件的特征，并且旨在按比例繪制。包括所描述特征的實(shí)際制造的晶體管器件將具有設(shè)計(jì)選擇或由特定制造工藝規(guī)定的設(shè)計(jì)規(guī)則的應(yīng)用所導(dǎo)致的尺寸。
[0147]本發(fā)明的當(dāng)前所描述的實(shí)施例描述具有薄柵極氧化物和厚柵極氧化物的反熔絲晶體管。本領(lǐng)域技術(shù)人員將理解的是，除了或代替氧化之外，先進(jìn)的半導(dǎo)體制造技術(shù)可以使用不同的電介質(zhì)材料用于形成薄柵極氧化物區(qū)。本領(lǐng)域技術(shù)人員將理解的是，用于沉積或生長電介質(zhì)的掩模可以具有定位為與有源區(qū)重疊的一定形狀的開口，其方式與用于前面描述限定反熔絲晶體管的薄柵極氧化物區(qū)的0D2掩模的方式相同。
[0148]本領(lǐng)域的技術(shù)人員將理解的是，帶有開口以限定薄柵極氧化物的0D2掩模可以是更小單位子掩模形狀的組件，所述子掩模形狀以重復(fù)圖案平鋪在一起，每個(gè)具有在其中限定的完整開口，或具有在其中限定的開口的一部分，使得相鄰平鋪片的配合將導(dǎo)致封閉的開口。
[0149]本發(fā)明的上述實(shí)施例意在僅是示例性的。本領(lǐng)域技術(shù)人員可以對(duì)特定實(shí)施例實(shí)現(xiàn)改變、修改和變型而不脫離本發(fā)明的范圍，本發(fā)明的范圍僅由所附的權(quán)利要求限定。
【主權(quán)項(xiàng)】
1.一種形成用于反熔絲晶體管的可變厚度柵極氧化物的方法，包括以下步驟: 在所述反熔絲晶體管的溝道區(qū)生長第一氧化物； 從所述溝道區(qū)的薄氧化物區(qū)移除第一氧化物； 在所述薄氧化物區(qū)和所述第一氧化物下方的所述溝道區(qū)的厚柵極氧化物區(qū)熱生長第二氧化物，并且所述厚柵極氧化物區(qū)中的第一氧化物和第二氧化物的組合的厚度大于所述薄氧化物區(qū)中的第二氧化物；以及 鄰近所述厚氧化物區(qū)形成擴(kuò)散區(qū)，用于接收來自所述溝道區(qū)的電流。2.根據(jù)權(quán)利要求1所述的方法，其中熱生長包括在所述薄氧化物區(qū)中以第一速率生長第二氧化物以及在所述厚柵極氧化物區(qū)中以小于所述第一速率的第二速率生長第二氧化物。3.根據(jù)權(quán)利要求2所述的方法，其中在所述薄氧化物區(qū)中以所述第一速率生長第二氧化物包括:將所述薄氧化物區(qū)的襯底表面消耗到第一深度；以及在所述厚柵極氧化物區(qū)中生長第二氧化物包括:將所述厚柵極氧化物區(qū)的襯底表面消耗到小于所述第一深度的第二深度。4.根據(jù)權(quán)利要求3所述的方法，其中熱生長包括:在所述厚柵極氧化物區(qū)和所述薄柵極氧化物區(qū)之間形成氧化物斜置區(qū)，所述氧化物斜置區(qū)的厚度與所述厚柵極氧化物區(qū)中的第一氧化物和第二氧化物的組合不同，并且與所述薄氧化物區(qū)中的第二氧化物不同。5.根據(jù)權(quán)利要求4所述的方法，還包括: 在所述第一氧化物、所述第二氧化物和所述氧化物斜置區(qū)上方形成共同的柵極。6.根據(jù)權(quán)利要求1所述的方法，其中所述第一氧化物下方的第二氧化物比所述厚氧化物區(qū)中的第二氧化物薄。7.根據(jù)權(quán)利要求1所述的方法，還包括: 形成與所述擴(kuò)散區(qū)電接觸的位線接觸墊，用于當(dāng)在所述溝道和所述共同的柵極之間形成導(dǎo)電鏈路時(shí)從所述共同的柵極感測電流。8.一種具有可變厚度柵極氧化物的反熔絲存儲(chǔ)器單元，包括: 溝道區(qū)，在襯底中； 第一氧化物，在所述溝道區(qū)的厚氧化物區(qū)中；以及 第二氧化物，熱生長在所述溝道區(qū)的薄氧化物區(qū)和所述第一氧化物下方的所述厚氧化物區(qū)中； 擴(kuò)散區(qū)，鄰近于所述厚氧化物區(qū)，用于接收來自所述溝道區(qū)的電流； 隔離物，鄰近于所述薄柵極氧化物區(qū)；以及 柵極，位于所述第一氧化物和所述第二氧化物的上方。9.根據(jù)權(quán)利要求8所述的反熔絲存儲(chǔ)器單元，其中所述第一氧化物下方的第二氧化物比所述薄氧化物區(qū)中的第二氧化物薄。10.根據(jù)權(quán)利要求9所述的反熔絲存儲(chǔ)器單元，其中所述厚氧化物區(qū)中的第一氧化物和第二氧化物的組合的厚度大于所述薄氧化物區(qū)中的第二氧化物。11.根據(jù)權(quán)利要求10所述的反熔絲存儲(chǔ)器單元，其中所述薄氧化物區(qū)中的第二氧化物在所述襯底中延伸到第一深度，以及所述厚氧化物區(qū)中的第二氧化物在所述襯底中延伸到小于所述第一深度的第二深度。12.根據(jù)權(quán)利要求8所述的反熔絲存儲(chǔ)器單元，還包括: 位于所述厚柵極氧化物區(qū)和所述薄柵極氧化物區(qū)之間的氧化物斜置區(qū)，所述氧化物斜置區(qū)的厚度與所述厚柵極氧化物區(qū)中的第一氧化物和第二氧化物的組合不同，并且與所示薄氧化物區(qū)中的第二氧化物不同。13.根據(jù)權(quán)利要求8所述的反熔絲存儲(chǔ)器單元，其中所述柵極連接到字線。14.根據(jù)權(quán)利要求13所述的反熔絲存儲(chǔ)器單元，其中所述擴(kuò)散區(qū)連接到位線。15.根據(jù)權(quán)利要求13所述的反熔絲存儲(chǔ)器單元，還包括: 鄰近所述擴(kuò)散區(qū)的存取晶體管，以及 鄰近于所述存取晶體管的另一擴(kuò)散區(qū)。16.根據(jù)權(quán)利要求15所述的反熔絲存儲(chǔ)器單元，其中所述另一擴(kuò)散區(qū)連接到位線。17.根據(jù)權(quán)利要求16所述的反熔絲存儲(chǔ)器單元，其中所述存取晶體管所具有的柵極氧化物厚度對(duì)應(yīng)于所述厚柵極氧化物區(qū)中的第一氧化物和第二氧化物的組合。
【文檔編號(hào)】H01L21/316GK105849861SQ201580002116
【公開日】2016年8月10日
【申請日】2015年4月2日
【發(fā)明人】沃德克·庫爾賈諾韋茨
【申請人】賽鼎矽公司