一種高可靠低成本測(cè)控應(yīng)答機(jī)載波跟蹤環(huán)及其方法
【專利摘要】本發(fā)明公開(kāi)了一種高可靠低成本測(cè)控應(yīng)答機(jī)載波跟蹤環(huán)及其方法。它包括下混頻器、中頻放大器和濾波器、自動(dòng)控制增益放大器、檢波器、電平轉(zhuǎn)換器、第一模\數(shù)轉(zhuǎn)換器、第二模\數(shù)轉(zhuǎn)換器、第三模\數(shù)轉(zhuǎn)換器、反熔絲FPGA、第一數(shù)\模轉(zhuǎn)換器、第二數(shù)\模轉(zhuǎn)換器、VCXO、分路器、第一頻率合成器、第二頻率合成器、第一緩沖級(jí)、第二緩沖級(jí)，高可靠低成本測(cè)控應(yīng)答機(jī)載波跟蹤方法包括上行載波跟蹤、環(huán)路狀態(tài)檢測(cè)控制和頻率合成器實(shí)時(shí)監(jiān)測(cè)三個(gè)步驟。本發(fā)明利用數(shù)字電路和模擬電路相結(jié)合的方式，同時(shí)兼顧了數(shù)字電路的靈活性和模擬電路的可靠性，并且降低了成本。
【專利說(shuō)明】一種高可靠低成本測(cè)控應(yīng)答機(jī)載波跟蹤環(huán)及其方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及射頻通信及數(shù)字信號(hào)處理領(lǐng)域，特別涉及一種高可靠低成本測(cè)控應(yīng)答機(jī)載波跟蹤環(huán)及其方法。
【背景技術(shù)】
[0002]由于衛(wèi)星接收到的由地面測(cè)控站發(fā)射的信號(hào)和衛(wèi)星自身的中心頻率不能做到完全一致，同時(shí)衛(wèi)星和地面測(cè)控站之間的相對(duì)運(yùn)動(dòng)以及衛(wèi)星時(shí)鐘與地面測(cè)控站時(shí)鐘之間頻率漂移等原因，會(huì)造成衛(wèi)星接收到的由地面測(cè)控站發(fā)射的信號(hào)的載波頻率和相位會(huì)隨著時(shí)間的推移而變化，并且這些變化通常是不可預(yù)測(cè)的，因而信號(hào)跟蹤環(huán)路需要以閉環(huán)反饋的形式周期性的連續(xù)運(yùn)行，以達(dá)到衛(wèi)星對(duì)接收到的由地面測(cè)控站發(fā)射的信號(hào)的載波持續(xù)跟蹤和恢復(fù)，從而通過(guò)混頻機(jī)制將衛(wèi)星接收到的信號(hào)中的載波徹底剝離，解調(diào)出載波上調(diào)制的信肩、O
[0003]傳統(tǒng)的模擬載波跟蹤環(huán)調(diào)試?yán)щy，且實(shí)現(xiàn)時(shí)會(huì)極大地受限于運(yùn)算放大器和電阻電容的實(shí)際特性，無(wú)法精確實(shí)現(xiàn)設(shè)計(jì)好的環(huán)路參數(shù)，同時(shí)對(duì)環(huán)路參數(shù)的更新也會(huì)變得繁雜而低效。而傳統(tǒng)的數(shù)字載波跟蹤環(huán)占用的數(shù)字資源規(guī)模非常大，會(huì)極大的消耗整個(gè)系統(tǒng)的可用資源，同時(shí)由于數(shù)字資源開(kāi)銷增大而被迫使用大容量的FPGA芯片，也極大的降低了衛(wèi)星在軌運(yùn)行的壽命和可靠性。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是克服現(xiàn)有技術(shù)的不足，提供一種高可靠低成本測(cè)控應(yīng)答機(jī)載波跟蹤環(huán)及其方法。
[0005]高可靠低成本測(cè)控應(yīng)答機(jī)載波跟蹤環(huán)包括下混頻器、中頻放大器和濾波器、自動(dòng)控制增益放大器、檢波器、電平轉(zhuǎn)換器、第一模\數(shù)轉(zhuǎn)換器、第二模\數(shù)轉(zhuǎn)換器、第三模\數(shù)轉(zhuǎn)換器、反熔絲FPGA、第一數(shù)\模轉(zhuǎn)換器、第二數(shù)\模轉(zhuǎn)換器、VCX0、分路器、第一頻率合成器、第二頻率合成器、第一緩沖級(jí)、第二緩沖級(jí)，其中下混頻器的輸出端與中頻放大器和濾波器的輸入端連接，中頻放大器和濾波器的輸出端與自動(dòng)控制增益放大器的第一輸入端連接，自動(dòng)控制增益放大器的輸出端與檢波器的第一輸入端連接，檢波器的輸出端與電平轉(zhuǎn)換器的輸入端連接，電平轉(zhuǎn)換器的輸出端與第一模\數(shù)轉(zhuǎn)換器的輸入端連接，第一模\數(shù)轉(zhuǎn)換器的輸出端與反熔絲FPGA的第一輸入端連接，第一頻率合成器的第二輸出端與第一緩沖級(jí)的輸入端連接，第一緩沖級(jí)的輸出端與第三模\數(shù)轉(zhuǎn)換器的輸入端連接，第三模\數(shù)轉(zhuǎn)換器的輸出端與反熔絲FPGA的第三輸入端連接，第二頻率合成器的第二輸出端與第二緩沖級(jí)的輸入端連接，第二緩沖級(jí)的輸出端與第二模\數(shù)轉(zhuǎn)換器的輸入端連接，第二模\數(shù)轉(zhuǎn)換器的輸出端與反熔絲FPGA的第二輸入端連接，反熔絲FPGA的第一輸出端與第一數(shù)\模轉(zhuǎn)換器的輸入端連接，第一數(shù)\模轉(zhuǎn)換器的輸出端與自動(dòng)控制增益放大器的第二輸入端連接，反熔絲FPGA的第二輸出端與第二數(shù)\模轉(zhuǎn)換器的輸入端連接，第二數(shù)\模轉(zhuǎn)換器的輸出端與VCXO的輸入端連接，VCXO的輸出端與分路器的輸入端連接，分路器的輸出端與第一頻率合成器和第二頻率合成器的輸入端連接，第一頻率合成器的第一輸出端與下混頻器的第二輸入端連接，第二頻率合成器的第一輸出端與檢波器的第二輸入端連接；所述反熔絲FPGA內(nèi)部完成數(shù)字信號(hào)去直流、環(huán)路濾波、信號(hào)檢測(cè)、鎖定檢測(cè)、環(huán)路檢測(cè)、VCXO控制電壓生成、VGA模式控制、第一頻率合成器狀態(tài)監(jiān)測(cè)和第二頻率合成器狀態(tài)監(jiān)測(cè)的功能，反熔絲FPGA的第一輸入端輸入由第一模\數(shù)轉(zhuǎn)換器采樣的相位誤差信號(hào)，相位誤差信號(hào)經(jīng)過(guò)去直流、環(huán)路濾波器、信號(hào)檢測(cè)器、鎖定檢測(cè)器、環(huán)路檢測(cè)器后生成VCXO控制電壓信號(hào)，VCXO控制電壓信號(hào)由反熔絲FPGA的第二輸出端輸出，經(jīng)第二數(shù)\模轉(zhuǎn)換器轉(zhuǎn)換為模擬量輸出給VCXOjVCXO在控制電壓的作用下輸出參考頻率fMf，參考頻率fMf經(jīng)第一頻率合成器和第二頻率合成器倍頻后輸入下混頻器和檢波器構(gòu)成載波跟蹤環(huán)閉環(huán)系統(tǒng)，反熔絲FPGA的第一輸出端輸出VGA模式控制信號(hào)，VGA模式控制信號(hào)經(jīng)第一數(shù)\模轉(zhuǎn)換器轉(zhuǎn)換為模擬量輸出給自動(dòng)控制増益放大器，從而控制自動(dòng)控制増益放大器工作于自動(dòng)調(diào)節(jié)增益的模式或受VGA模式控制信號(hào)控制增益的模式，反熔絲FPGA的第二輸入端輸入由第二模\數(shù)轉(zhuǎn)換器采樣的第二頻率合成器狀態(tài)監(jiān)測(cè)量，反熔絲FPGA的第三輸入端輸入由第三模\數(shù)轉(zhuǎn)換器采樣的第ー頻率合成器狀態(tài)監(jiān)測(cè)量，從而實(shí)時(shí)監(jiān)測(cè)頻率合成器的工作狀態(tài)。
[0006]所述檢波器為ニ極管雙平衡無(wú)源檢波器，ニ極管雙平衡無(wú)源檢波器由四只ニ極管組成環(huán)形通路。
[0007]高可靠低成本測(cè)控應(yīng)答機(jī)載波跟蹤方法的步驟如下:
[0008]I)上行信號(hào)由下混頻器的第一輸入端輸入,與第一頻率合成器輸出的本振信號(hào)混頻后產(chǎn)生中頻信號(hào)，中頻信號(hào)經(jīng)中頻放大器和濾波器、自動(dòng)控制増益放大器處理，得到功率恒定的中頻信號(hào)，功率恒定的中頻信號(hào)在檢波器中與第二頻率合成器的輸出信號(hào)進(jìn)行鑒相處理，輸出的相位誤差信號(hào)經(jīng)過(guò)電平轉(zhuǎn)換器抬升電平后，由第一模\數(shù)轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字量，輸入反熔絲FPGA的第一輸入端，在時(shí)鐘的控制下，反熔絲FPGA對(duì)輸入的相位誤差信號(hào)進(jìn)行去直流、環(huán)路濾波后生成VCXO的控制電壓信號(hào)，VCXO控制電壓信號(hào)由第二數(shù)\模轉(zhuǎn)換器轉(zhuǎn)換為模擬量輸出給VCXO，VCXO在控制電壓的作用下輸出參考頻率fMf，參考頻率fMf信號(hào)經(jīng)分路器進(jìn)行分路，然后由第一頻率合成器和第二頻率合成器倍頻后輸入下混頻器和檢波器完成載波跟蹤過(guò)程；
[0009]2)在時(shí)鐘的控制下，反熔絲FPGA對(duì)去直流后的相位誤差信號(hào)進(jìn)行信號(hào)檢測(cè)，當(dāng)檢測(cè)到的相位誤差信號(hào)功率低于預(yù)設(shè)的閾值時(shí)，上行無(wú)載波信號(hào)輸入或者載波跟蹤環(huán)已經(jīng)完成對(duì)上行載波信號(hào)的跟蹤，通過(guò)環(huán)路檢測(cè)器的進(jìn)ー步判斷，如果上行無(wú)載波信號(hào)輸入，則對(duì)載波跟蹤環(huán)進(jìn)行開(kāi)環(huán)，避免上行熱噪聲引起載波跟蹤環(huán)中心頻率漂移，當(dāng)檢測(cè)到的相位誤差信號(hào)功率等于或高于預(yù)設(shè)的閾值時(shí)，上行有載波信號(hào)輸入，對(duì)載波跟蹤環(huán)進(jìn)行閉環(huán)，開(kāi)始對(duì)上行載波進(jìn)行跟蹤；
[0010]3)在時(shí)鐘的控制下，反熔絲FPGA對(duì)第二模\數(shù)轉(zhuǎn)換器和第三模\數(shù)轉(zhuǎn)換器采樣的第二頻率合成器和第一頻率合成器的狀態(tài)監(jiān)測(cè)信號(hào)進(jìn)行實(shí)時(shí)監(jiān)測(cè)，當(dāng)載波跟蹤環(huán)出現(xiàn)故障時(shí)，通過(guò)狀態(tài)監(jiān)測(cè)量快速有效地判斷問(wèn)題原因。
[0011]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益的技術(shù)效果:
[0012]一、本發(fā)明占用FPGA資源量小，因此可以采用反熔絲FPGA,具有可靠性高、壽命長(zhǎng)、實(shí)現(xiàn)成本低的優(yōu)勢(shì)；
[0013]ニ、本發(fā)明涉及的模塊大部分使用模擬器件實(shí)現(xiàn)，具有空間環(huán)境可靠性高、節(jié)約數(shù)字資源開(kāi)銷的優(yōu)勢(shì)；
[0014]三、本發(fā)明使用信號(hào)檢測(cè)、鎖定檢測(cè)和環(huán)路檢測(cè)三個(gè)模塊相結(jié)合的方式對(duì)環(huán)路進(jìn)行檢測(cè)、判決和控制，具有抗噪聲能力強(qiáng)、判決結(jié)果可靠性高的優(yōu)勢(shì)；
[0015]四、本發(fā)明涉及的環(huán)路濾波器模塊在反熔絲FPGA中實(shí)現(xiàn)，具有環(huán)路參數(shù)設(shè)置更準(zhǔn)確、參數(shù)更新更靈活便捷的優(yōu)勢(shì)；
[0016]五、本發(fā)明對(duì)頻率合成器進(jìn)行實(shí)時(shí)監(jiān)測(cè)，具有故障定位準(zhǔn)確、快速和有效的優(yōu)勢(shì)。
【專利附圖】

【附圖說(shuō)明】
[0017]圖1是高可靠低成本測(cè)控應(yīng)答機(jī)載波跟蹤環(huán)的裝置結(jié)構(gòu)框圖；
[0018]圖2是本發(fā)明的檢波器電路結(jié)構(gòu)圖；
[0019]圖3是本發(fā)明的反熔絲FPGA內(nèi)部載波跟蹤實(shí)現(xiàn)框圖；
[0020]圖4是本發(fā)明的判決信號(hào)延遲示意圖；
[0021 ] 圖5是本發(fā)明的環(huán)路檢測(cè)模塊狀態(tài)跳轉(zhuǎn)圖。
【具體實(shí)施方式】
[0022]如圖1所示，高可靠低成本測(cè)控應(yīng)答機(jī)載波跟蹤環(huán)包括下混頻器、中頻放大器和濾波器、自動(dòng)控制增益放大器、檢波器、電平轉(zhuǎn)換器、第一模\數(shù)轉(zhuǎn)換器、第二模\數(shù)轉(zhuǎn)換器、第三模\數(shù)轉(zhuǎn)換器、反熔絲FPGA、第一數(shù)\模轉(zhuǎn)換器、第二數(shù)\模轉(zhuǎn)換器、VCX0、分路器、第一頻率合成器、第二頻率合成器、第一緩沖級(jí)、第二緩沖級(jí)，其中下混頻器的輸出端與中頻放大器和濾波器的輸入端連接，中頻放大器和濾波器的輸出端與自動(dòng)控制增益放大器的第一輸入端連接，自動(dòng)控制增益放大器的輸出端與檢波器的第一輸入端連接，檢波器的輸出端與電平轉(zhuǎn)換器的輸入端連接，電平轉(zhuǎn)換器的輸出端與第一模\數(shù)轉(zhuǎn)換器的輸入端連接，第一模\數(shù)轉(zhuǎn)換器的輸出端與反熔絲FPGA的第一輸入端連接，第一頻率合成器的第二輸出端與第一緩沖級(jí)的輸入端連接，第一緩沖級(jí)的輸出端與第三模\數(shù)轉(zhuǎn)換器的輸入端連接，第三模\數(shù)轉(zhuǎn)換器的輸出端與反熔絲FPGA的第三輸入端連接，第二頻率合成器的第二輸出端與第二緩沖級(jí)的輸入端連接，第二緩沖級(jí)的輸出端與第二模\數(shù)轉(zhuǎn)換器的輸入端連接，第二模\數(shù)轉(zhuǎn)換器的輸出端與反熔絲FPGA的第二輸入端連接，反熔絲FPGA的第一輸出端與第一數(shù)\模轉(zhuǎn)換器的輸入端連接，第一數(shù)\模轉(zhuǎn)換器的輸出端與自動(dòng)控制增益放大器的第二輸入端連接，反熔絲FPGA的第二輸出端與第二數(shù)\模轉(zhuǎn)換器的輸入端連接，第二數(shù)\模轉(zhuǎn)換器的輸出端與VCXO的輸入端連接，VCXO的輸出端與分路器的輸入端連接，分路器的輸出端與第一頻率合成器和第二頻率合成器的輸入端連接，第一頻率合成器的第一輸出端與下混頻器的第二輸入端連接，第二頻率合成器的第一輸出端與檢波器的第二輸入端連接；所述反熔絲FPGA內(nèi)部完成數(shù)字信號(hào)去直流、環(huán)路濾波、信號(hào)檢測(cè)、鎖定檢測(cè)、環(huán)路檢測(cè)、VCXO控制電壓生成、VGA模式控制、第一頻率合成器狀態(tài)監(jiān)測(cè)和第二頻率合成器狀態(tài)監(jiān)測(cè)的功能，反熔絲FPGA的第一輸入端輸入由第一模\數(shù)轉(zhuǎn)換器采樣的相位誤差信號(hào)，相位誤差信號(hào)經(jīng)過(guò)去直流、環(huán)路濾波器、信號(hào)檢測(cè)器、鎖定檢測(cè)器、環(huán)路檢測(cè)器后生成VCXO控制電壓信號(hào)，VCXO控制電壓信號(hào)由反熔絲FPGA的第二輸出端輸出，經(jīng)第二數(shù)\模轉(zhuǎn)換器轉(zhuǎn)換為模擬量輸出給VCXO，VCXO在控制電壓的作用下輸出參考頻率fMf，參考頻率fMf經(jīng)第一頻率合成器和第二頻率合成器倍頻后輸入下混頻器和檢波器構(gòu)成載波跟蹤環(huán)閉環(huán)系統(tǒng)，反熔絲FPGA的第一輸出端輸出VGA模式控制信號(hào)，VGA模式控制信號(hào)經(jīng)第一數(shù)\模轉(zhuǎn)換器轉(zhuǎn)換為模擬量輸出給自動(dòng)控制増益放大器，從而控制自動(dòng)控制増益放大器工作于自動(dòng)調(diào)節(jié)增益的模式或受VGA模式控制信號(hào)控制增益的模式，反熔絲FPGA的第二輸入端輸入由第二模\數(shù)轉(zhuǎn)換器采樣的第二頻率合成器狀態(tài)監(jiān)測(cè)量，反熔絲FPGA的第三輸入端輸入由第三模\數(shù)轉(zhuǎn)換器采樣的第一頻率合成器狀態(tài)監(jiān)測(cè)量，從而實(shí)時(shí)監(jiān)測(cè)頻率合成器的工作狀態(tài)。
[0023]如圖2所示，檢波器為ニ極管雙平衡無(wú)源檢波器，ニ極管雙平衡無(wú)源檢波器由四只性能一致的ニ極管組成環(huán)形通路。
[0024]高可靠低成本測(cè)控應(yīng)答機(jī)載波跟蹤方法的步驟如下:
[0025]I)上行信號(hào)由下混頻器的第一輸入端輸入,與第一頻率合成器輸出的本振信號(hào)混頻后產(chǎn)生中頻信號(hào)，中頻信號(hào)經(jīng)中頻放大器和濾波器、自動(dòng)控制増益放大器處理，得到功率恒定的中頻信號(hào)，功率恒定的中頻信號(hào)在檢波器中與第二頻率合成器的輸出信號(hào)進(jìn)行鑒相處理，輸出的相位誤差信號(hào)經(jīng)過(guò)電平轉(zhuǎn)換器抬升電平后，由第一模\數(shù)轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字量，輸入反熔絲FPGA的第一輸入端，在時(shí)鐘的控制下，反熔絲FPGA對(duì)輸入的相位誤差信號(hào)進(jìn)行去直流、環(huán)路濾波后生成VCXO的控制電壓信號(hào)，VCXO控制電壓信號(hào)由第二數(shù)\模轉(zhuǎn)換器轉(zhuǎn)換為模擬量輸出給VCXO，VCXO在控制電壓的作用下輸出參考頻率fMf，參考頻率fMf信號(hào)經(jīng)分路器進(jìn)行分路，然后由第一頻率合成器和第二頻率合成器倍頻后輸入下混頻器和檢波器完成載波跟蹤過(guò)程；
[0026]2)在時(shí)鐘的控制下，反熔絲FPGA對(duì)去直流后的相位誤差信號(hào)進(jìn)行信號(hào)檢測(cè)，當(dāng)檢測(cè)到的相位誤差信號(hào)功率低于預(yù)設(shè)的閾值時(shí)，上行無(wú)載波信號(hào)輸入或者載波跟蹤環(huán)已經(jīng)完成對(duì)上行載波信號(hào)的跟蹤，通過(guò)環(huán)路檢測(cè)器的進(jìn)ー步判斷，如果上行無(wú)載波信號(hào)輸入，則對(duì)載波跟蹤環(huán)進(jìn)行開(kāi)環(huán)，避免上行熱噪聲引起載波跟蹤環(huán)中心頻率漂移，當(dāng)檢測(cè)到的相位誤差信號(hào)功率等于或高于預(yù)設(shè)的閾值吋，上行有載波信號(hào)輸入，對(duì)載波跟蹤環(huán)進(jìn)行閉環(huán)，開(kāi)始對(duì)上行載波進(jìn)行跟蹤；
[0027]ADC采樣后的信號(hào)會(huì)由于電路中器件的非理想特性而含有直流分量，這個(gè)直流分量會(huì)影響環(huán)路特性，同時(shí)會(huì)降低信號(hào)檢測(cè)模塊的靈敏度，去直流模塊對(duì)ADC采樣后的信號(hào)進(jìn)行預(yù)處理得到不含直流分量的信號(hào)Vinl，可以有效避免直流分量對(duì)環(huán)路特性和信號(hào)檢測(cè)的影響；信號(hào)檢測(cè)模塊通過(guò)累加相位誤差信號(hào)Vinl來(lái)檢測(cè)中心頻率附近fs/L帶寬內(nèi)的信號(hào)，L是累加點(diǎn)數(shù)；鎖定檢測(cè)模塊通過(guò)累加環(huán)路濾波器輸出的控制電壓信號(hào)Vin2來(lái)檢測(cè)環(huán)路是否已完成鎖定，環(huán)路已鎖定和未鎖定時(shí)電路中能檢測(cè)到的狀態(tài)差別主要是環(huán)路濾波器的累加器是否停止累加，由累加器累加量造成的控制電壓信號(hào)Vin2的變化速率遠(yuǎn)低于由地面信號(hào)掃描、多普勒頻率、上行遙控信號(hào)和上行測(cè)距音信號(hào)等因素所帯來(lái)的控制電壓信號(hào)Vin2的變化速率，因此通過(guò)合理設(shè)置檢測(cè)帶寬fs/M可以有效濾除這些干擾因素帶來(lái)的影響，從而準(zhǔn)確判斷環(huán)路是否鎖定，M是累加點(diǎn)數(shù)，輸出判決結(jié)果flag2信號(hào)，flag2為Ibit標(biāo)志信號(hào)；信號(hào)檢測(cè)模塊的判決器I輸出flagl信號(hào)給環(huán)路檢測(cè)模塊的判決器3，鎖定檢測(cè)模塊的判決器2輸出flag2信號(hào)經(jīng)延時(shí)T dルy后給環(huán)路檢測(cè)模塊的判決器3，判決器3輸出環(huán)路控制信號(hào)flag3，flag3為Ibit標(biāo)志信號(hào)；如圖4所示，由于信號(hào)檢測(cè)模塊和鎖定檢測(cè)模塊的延時(shí)不同，因此對(duì)環(huán)路同一時(shí)刻的狀態(tài)進(jìn)行判決后輸出的flagl和flag2信號(hào)會(huì)存在相對(duì)延時(shí)，如果發(fā)生圖4 Ca)所示情況，判決器3采用了 h時(shí)段內(nèi)的flagl和flag2信號(hào)進(jìn)行判決，就會(huì)產(chǎn)生對(duì)環(huán)路狀態(tài)的誤判，從而輸出錯(cuò)誤的環(huán)路控制信號(hào)flag3，導(dǎo)致環(huán)路開(kāi)環(huán)，無(wú)法正常工作，為了避免出現(xiàn)這種混亂的狀態(tài)，本發(fā)明采用對(duì)flag2進(jìn)行延時(shí)處理的方法，延時(shí)設(shè)置為:
[0028]τ delay≥ I τ Sig dec- τ lock—dec I(丄)
[0029]式(I)中τ delay為設(shè)置的延時(shí)，τ sig dec為信號(hào)檢測(cè)模塊的延時(shí)，τ lcok dec為鎖定檢測(cè)模塊的延時(shí)，判決器3采用flagl和經(jīng)延時(shí)的flag2信號(hào)，就不會(huì)發(fā)生如圖4 (a)所示的情況，從而保證環(huán)路正常工作；
[0030]3)在時(shí)鐘的控制下，反熔絲FPGA對(duì)第二模\數(shù)轉(zhuǎn)換器和第三模\數(shù)轉(zhuǎn)換器采樣的第二頻率合成器和第一頻率合成器的狀態(tài)監(jiān)測(cè)信號(hào)進(jìn)行實(shí)時(shí)監(jiān)測(cè)，當(dāng)載波跟蹤環(huán)出現(xiàn)故障時(shí)，通過(guò)狀態(tài)監(jiān)測(cè)量 快速有效地判斷問(wèn)題原因。
【權(quán)利要求】
1.一種高可靠低成本測(cè)控應(yīng)答機(jī)載波跟蹤環(huán)，其特征在于包括:下混頻器、中頻放大器和濾波器、自動(dòng)控制増益放大器、檢波器、電平轉(zhuǎn)換器、第一模\數(shù)轉(zhuǎn)換器、第二模\數(shù)轉(zhuǎn)換器、第三模\數(shù)轉(zhuǎn)換器、反熔絲FPGA、第一數(shù)\模轉(zhuǎn)換器、第二數(shù)\模轉(zhuǎn)換器、VCXO、分路器、第一頻率合成器、第二頻率合成器、第一緩沖級(jí)、第二緩沖級(jí)；其中下混頻器的輸出端與中頻放大器和濾波器的輸入端連接，中頻放大器和濾波器的輸出端與自動(dòng)控制増益放大器的第一輸入端連接，自動(dòng)控制増益放大器的輸出端與檢波器的第一輸入端連接，檢波器的輸出端與電平轉(zhuǎn)換器的輸入端連接，電平轉(zhuǎn)換器的輸出端與第一模\數(shù)轉(zhuǎn)換器的輸入端連接，第一模\數(shù)轉(zhuǎn)換器的輸出端與反熔絲FPGA的第一輸入端連接，第一頻率合成器的第二輸出端與第一緩沖級(jí)的輸入端連接，第一緩沖級(jí)的輸出端與第三模\數(shù)轉(zhuǎn)換器的輸入端連接，第三模\數(shù)轉(zhuǎn)換器的輸出端與反熔絲FPGA的第三輸入端連接，第二頻率合成器的第二輸出端與第二緩沖級(jí)的輸入端連接，第二緩沖級(jí)的輸出端與第二模\數(shù)轉(zhuǎn)換器的輸入端連接，第二模\數(shù)轉(zhuǎn)換器的輸出端與反熔絲FPGA的第二輸入端連接，反熔絲FPGA的第一輸出 端與第一數(shù)\模轉(zhuǎn)換器的輸入端連接，第一數(shù)\模轉(zhuǎn)換器的輸出端與自動(dòng)控制増益放大器的第二輸入端連接，反熔絲FPGA的第二輸出端與第二數(shù)\模轉(zhuǎn)換器的輸入端連接，第二數(shù)\模轉(zhuǎn)換器的輸出端與VCXO的輸入端連接，VCXO的輸出端與分路器的輸入端連接，分路器的輸出端與第一頻率合成器和第二頻率合成器的輸入端連接，第一頻率合成器的第一輸出端與下混頻器的第二輸入端連接，第二頻率合成器的第一輸出端與檢波器的第二輸入端連接；所述反熔絲FPGA內(nèi)部完成數(shù)字信號(hào)去直流、環(huán)路濾波、信號(hào)檢測(cè)、鎖定檢測(cè)、環(huán)路檢測(cè)、VCXO控制電壓生成、VGA模式控制、第一頻率合成器狀態(tài)監(jiān)測(cè)和第二頻率合成器狀態(tài)監(jiān)測(cè)的功能，反熔絲FPGA的第一輸入端輸入由第一模\數(shù)轉(zhuǎn)換器采樣的相位誤差信號(hào)，相位誤差信號(hào)經(jīng)過(guò)去直流、環(huán)路濾波器、信號(hào)檢測(cè)器、鎖定檢測(cè)器、環(huán)路檢測(cè)器后生成VCXO控制電壓信號(hào)，VCXO控制電壓信號(hào)由反熔絲FPGA的第二輸出端輸出，經(jīng)第二數(shù)\模轉(zhuǎn)換器轉(zhuǎn)換為模擬量輸出給VCXO，VCXO在控制電壓的作用下輸出參考頻率fMf，參考頻率fMf經(jīng)第一頻率合成器和第二頻率合成器倍頻后輸入下混頻器和檢波器構(gòu)成載波跟蹤環(huán)閉環(huán)系統(tǒng)，反熔絲FPGA的第一輸出端輸出VGA模式控制信號(hào)，VGA模式控制信號(hào)經(jīng)第一數(shù)\模轉(zhuǎn)換器轉(zhuǎn)換為模擬量輸出給自動(dòng)控制増益放大器，從而控制自動(dòng)控制増益放大器工作于自動(dòng)調(diào)節(jié)增益的模式或受VGA模式控制信號(hào)控制增益的模式，反熔絲FPGA的第二輸入端輸入由第二模\數(shù)轉(zhuǎn)換器采樣的第二頻率合成器狀態(tài)監(jiān)測(cè)量，反熔絲FPGA的第三輸入端輸入由第三模\數(shù)轉(zhuǎn)換器采樣的第一頻率合成器狀態(tài)監(jiān)測(cè)量，從而實(shí)時(shí)監(jiān)測(cè)頻率合成器的工作狀態(tài)。
2.根據(jù)權(quán)利要求1所述的ー種高可靠低成本測(cè)控應(yīng)答機(jī)載波跟蹤環(huán)，其特征在于所述的檢波器為二極管雙平衡無(wú)源檢波器，二極管雙平衡無(wú)源檢波器由四只二極管組成環(huán)形通路。
3.ー種使用如權(quán)利要求1所述系統(tǒng)的高可靠低成本測(cè)控應(yīng)答機(jī)載波跟蹤方法，其特征在于它的步驟如下: I)上行信號(hào)由下混頻器的第一輸入端輸入，與第一頻率合成器輸出的本振信號(hào)混頻后產(chǎn)生中頻信號(hào)，中頻信號(hào)經(jīng)中頻放大器和濾波器、自動(dòng)控制増益放大器處理，得到功率恒定的中頻信號(hào)，功率恒定的中頻信號(hào)在檢波器中與第二頻率合成器的輸出信號(hào)進(jìn)行鑒相處理，輸出的相位誤差信號(hào)經(jīng)過(guò)電平轉(zhuǎn)換器抬升電平后，由第一模\數(shù)轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字量，輸入反熔絲FPGA的第一輸入端，在時(shí)鐘的控制下，反熔絲FPGA對(duì)輸入的相位誤差信號(hào)進(jìn)行去直流、環(huán)路濾波后生成VCXO的控制電壓信號(hào)，VCXO控制電壓信號(hào)由第二數(shù)\模轉(zhuǎn)換器轉(zhuǎn)換為模擬量輸出給vcxo，VCXO在控制電壓的作用下輸出參考頻率fMf，參考頻率fMf信號(hào)經(jīng)分路器進(jìn)行分路，然后由第一頻率合成器和第二頻率合成器倍頻后輸入下混頻器和檢波器完成載波跟蹤過(guò)程； 2)在時(shí)鐘的控制下，反熔絲FPGA對(duì)去直流后的相位誤差信號(hào)進(jìn)行信號(hào)檢測(cè)，當(dāng)檢測(cè)到的相位誤差信號(hào)功率低于預(yù)設(shè)的閾值時(shí)，上行無(wú)載波信號(hào)輸入或者載波跟蹤環(huán)已經(jīng)完成對(duì)上行載波信號(hào)的跟蹤，通過(guò)環(huán)路檢測(cè)器的進(jìn)一步判斷，如果上行無(wú)載波信號(hào)輸入，則對(duì)載波跟蹤環(huán)進(jìn)行開(kāi)環(huán)，避免上行熱噪聲引起載波跟蹤環(huán)中心頻率漂移，當(dāng)檢測(cè)到的相位誤差信號(hào)功率等于或高于預(yù)設(shè)的閾值時(shí)，上行有載波信號(hào)輸入，對(duì)載波跟蹤環(huán)進(jìn)行閉環(huán)，開(kāi)始對(duì)上行載波進(jìn)行跟蹤； 3)在時(shí)鐘的控制下，反熔絲FPGA對(duì)第二模\數(shù)轉(zhuǎn)換器和第三模\數(shù)轉(zhuǎn)換器采樣的第二頻率合成器和第一頻率合成器的狀態(tài)監(jiān)測(cè)信號(hào)進(jìn)行實(shí)時(shí)監(jiān)測(cè)，當(dāng)載波跟蹤環(huán)出現(xiàn)故障時(shí)，通過(guò)狀態(tài)監(jiān)測(cè)量快速有效地判斷問(wèn)題原`因。
【文檔編號(hào)】H04L27/00GK103581083SQ201310558213
【公開(kāi)日】2014年2月12日 申請(qǐng)日期:2013年11月11日 優(yōu)先權(quán)日:2013年11月11日
【發(fā)明者】李承一, 王春暉, 金仲和 申請(qǐng)人:浙江大學(xué)