反熔絲現(xiàn)場可編程門陣列編程狀況的預估方法
【技術領域】
[0001] 本發(fā)明涉及反熔絲現(xiàn)場可編程門陣列領域，特別涉及一種反熔絲現(xiàn)場可編程門陣 列編程狀況的預估方法。
【背景技術】
[0002] 現(xiàn)場可編程門陣列（FieldProgrammableGateArray,FPGA)是在PAL、GAL、CPLD 等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC)領域中的一種 半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限 的缺點。鑒于FPGA的優(yōu)點，F(xiàn)PGA編程技術顯得更加重要，當今流行的編程工藝如下：熔絲 Fuse、反恪絲Anti-fuse、Eprom、Eeprom、Sram。其中一些工藝存在一些缺陷，例如SRAM編程 工藝，由于編程信息存放在RAM中，斷電后就會丟失，再次上電時，則需要重新配置，另外， FPGA在太空空間環(huán)境下容易受單粒子輻射效應影響，比如：在惡劣的空間環(huán)境中容易受到 來自日照區(qū)太陽的強烈輻射、高能粒子撞擊等影響，形成空間輻射效應，空間輻射效應主要 包括總劑量效應、單粒子翻轉、單粒子閂鎖、單粒子燒毀等。每種效應對FPGA的性能都有損 傷，造成采集過程中重要數(shù)據(jù)丟失，特別是對于星載遙測設備，這種空間輻射效應缺陷已經(jīng) 是一個不可忽視的問題。
[0003] 由于反熔絲FPGA具有抗輻射能力強、可靠性高特點，而作為主控芯片成為外太空 電子系統(tǒng)的一種主流技術，適合航天、軍事、工業(yè)等各領域。
[0004] 然而，反恪絲FPGA是一次性可編程器件（One-Time-Programming)，由于其編程試 驗屬于破壞性試驗，而影響其編程狀況的因素很多，所以待反熔絲FPGA編程全部結束后， 反熔絲FPGA編程質量也已經(jīng)確定，由于影響編程狀況因素的不確定性，在編程后很難根據(jù) 成品去分析影響其質量的因素，所以，生產(chǎn)的盲目性導致反熔絲FPGA加工良品率不高，相 應也增加了系統(tǒng)的開發(fā)成本。

【發(fā)明內(nèi)容】

[0005] 針對現(xiàn)有技術存在的各種缺陷，本發(fā)明提出了一種反熔絲現(xiàn)場可編程門陣列編程 狀況的預估方法，包括：
[0006] 1)將用于承載反熔絲現(xiàn)場可編程門陣列的晶元劃分為多個區(qū)域；在所述多個區(qū) 域內(nèi)分別植入多個測試用反熔絲器件；
[0007] 2)對所述測試用反熔絲器件的上電極和下電極施加測試電壓，將所述測試用反熔 絲器件的中間介質層擊穿，為每個測試用反熔絲器件編程；
[0008] 3)獲取不同區(qū)域內(nèi)的編程后的測試用反熔絲器件的中間介質層的評估用電阻值， 與預設的參照電阻值比較，確定所述不同區(qū)域所對應的現(xiàn)場可編程門陣列功能正常率；
[0009] 4)根據(jù)實際進行反熔絲現(xiàn)場可編程門陣列編程欲選取的區(qū)域預估編程狀況。
[0010] 根據(jù)本發(fā)明，反熔絲現(xiàn)場可編程門陣列的載體為Wafer(晶元），它是生產(chǎn)集成電 路所用的載體，一般指單晶硅圓片，單晶硅圓片由普通硅砂拉制提煉，經(jīng)過溶解、提純、蒸餾 一系列措施制成單晶硅棒，單晶硅棒經(jīng)過拋光、切片之后，就成為了晶元。晶元是最常用的 半導體材料，按其直徑分為4英寸、5英寸、6英寸、8英寸、12英寸14英寸、15英寸、16英 寸、……20英寸以上等。晶元越大，同一圓片上可生產(chǎn)的1C就越多，可降低成本；但要求 材料技術和生產(chǎn)技術更高。
[0011] 經(jīng)過大量的試驗，申請人驚喜的發(fā)現(xiàn)：對特定的反熔絲制作工藝而言，影響反熔絲 器件編程狀況的最大因素是反熔絲器件在Wafer上的位置因素。如圖1所示，反熔絲器件 是一種由兩個導電層及介于之間的絕緣介質層構成的半導體器件。未編程時，導電層由于 絕緣介質層隔開，反熔絲兩端斷路。在外加高壓的情況下（編程時），絕緣介質被高電場 擊穿，形成導電通道，此時反熔絲的電阻極小，兩側的導電層之間形成電連接，反熔絲短路 (熔通）。反熔絲器件編程即是將高壓加在欲編程的反熔絲器件兩個導電極板上，將極板間 的絕緣介質擊穿形成電阻的過程。通過測量編程后的電阻值，就可推導出反熔絲器件的編 程狀況。因此，形成反熔絲的介質層的質量成為影響反熔絲器件編程狀況的最大因素。而 介質一般通過CVD(化學氣象沉積）工藝來生成，CVD工藝對器件在Wafer的位置較敏感， 一般而言，位于Wafer中心區(qū)域的器件介質較薄，而位于Wafer邊沿的器件介質較厚，介質 的厚薄直接影響到反熔絲器件的編程狀況，因此監(jiān)視Wafer上不同區(qū)域的反熔絲編程特性 就可間接反映出整個Wafer上的反熔絲器件的編程狀況，即實現(xiàn)了對反熔絲器件的編程狀 況預估。
[0012] 采用本發(fā)明的預估方法，可以指導選擇較優(yōu)的布置方式，提升產(chǎn)品質量，確保產(chǎn)品 的可靠性，降低量產(chǎn)成本。
[0013] 在一些實施方式中，其中在所述步驟3)中，對每個區(qū)域內(nèi)的所有測試用反熔絲器 件的中間介質層的電阻值求平均值來計算所述評估用電阻值，所述參照電阻值為采用單個 反熔絲電阻編程后的常規(guī)電阻值。
[0014] 在一些實施方式中，在步驟3)中，當某一區(qū)域的所述評估用電阻值與參照電阻值 偏差率小于或者等于[0,20% ]時，確定該區(qū)域的反熔絲現(xiàn)場可編程門陣列的功能正常率 為 100%〇
[0015] 在一些實施方式中，當某一區(qū)域的所述評估用電阻值與參照電阻值偏差率在區(qū)間 (20%，40% ]內(nèi)時，確定該區(qū)域的反熔絲現(xiàn)場可編程門陣列的功能正常率為90%。
[0016] 在一些實施方式中，當某一區(qū)域的所述評估用電阻值與參照電阻值偏差率在區(qū)間 (40%，100% ]內(nèi)時，確定該區(qū)域的反熔絲現(xiàn)場可編程門陣列的功能正常率為70%。
[0017] 在一些實施方式中，當某一區(qū)域的所述評估用電阻值與參照電阻值偏差率在區(qū)間 大于100%時，確定該區(qū)域的反熔絲現(xiàn)場可編程門陣列的功能正常率小于50%。
[0018] 在一些實施方式中，在所述步驟1)中，所述晶元被均勻地分成多個區(qū)域。
[0019] 在一