半導體器件以及用于在具有晶體學（100）取向的基底中產(chǎn)生半導體器件的方法
【專利摘要】一種半導體器件（100）被提供，所述半導體器件（100）包含基底（90）以及在所述基底（90）的表面（91）之內(nèi)被實現(xiàn)的具有氮化鎵的第一功能元件（80）。按照本發(fā)明，基底（90）具有晶體學（100）取向。此外，還提供了一種用于在具有晶體學（100）取向的基底（90）中產(chǎn)生半導體器件（100）的方法。
【專利說明】
半導體器件以及用于在具有晶體學(100)取向的基底中產(chǎn)生半導體器件的方法
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及一種包含基底以及在基底的表面之內(nèi)被實現(xiàn)的具有氮化鎵(Galliumnitrid)的第一功能元件的半導體器件，以及涉及一種用于在具有晶體學(100)取向的基底中產(chǎn)生半導體器件的方法。
【背景技術(shù)】
[0002]包含基于氮化鎵的功能元件的半導體器件在現(xiàn)有技術(shù)中已經(jīng)自較長時間以來針對傳感器、高頻器件、如LED那樣的照明應(yīng)用或者功率器件提供了基礎(chǔ)，所述基于氮化鎵的功能元件在所謂的同質(zhì)外延的范圍內(nèi)或者在氮化鎵基底上或者在所謂的異質(zhì)外延的范圍內(nèi)在不同于氮化鎵的基底(諸如硅基底)上被實現(xiàn)。
[0003]在此，基于異質(zhì)外延的半導體器件大多在具有(111)取向的晶體結(jié)構(gòu)的硅晶片上被實現(xiàn)。當然，具有這樣的晶體結(jié)構(gòu)的基底不是對于實現(xiàn)半導體工業(yè)的基于硅的半導體器件優(yōu)選的基底，尤其是因為具有(100)取向的晶體平面或晶體結(jié)構(gòu)更好地適合于實施CMOS工藝或適合于實現(xiàn)CMOS器件。

【發(fā)明內(nèi)容】

[0004]按照本發(fā)明，包含基底以及在基底的表面之內(nèi)被實現(xiàn)的具有氮化鎵的第一功能元件的半導體器件被提供。按照本發(fā)明，該基底具有晶體學(100)取向。
[0005]這樣被實施的半導體器件的優(yōu)點在于如下可能性:在異質(zhì)外延的范圍內(nèi)在晶體學(100)取向的基底上實現(xiàn)基于氮化鎵的功能元件。因此，尤其是針對CMOS器件的實現(xiàn)優(yōu)選的晶體學(100)取向使得能夠在更好地適合于實現(xiàn)CMOS器件或更好地適合于執(zhí)行CMOS工藝的晶體學(100)取向的基底中或所述基底上來實現(xiàn)包含氮化鎵的功能元件。
[0006]優(yōu)選地，該基底關(guān)于半導體器件的表面或基底本身的表面具有晶體學(100)取向，在所述半導體器件的表面或所述基底本身的表面中實現(xiàn)第一功能元件。換句話說，第一功能元件因此優(yōu)選地在(100)取向的晶體平面上或在(100)取向的晶體平面中被實現(xiàn)。
[0007]在一優(yōu)選的實施形式中，該基底是硅基底。硅是在半導體工業(yè)中最常被使用的材料。硅要成本有利地并且簡單地被處理。
[0008]優(yōu)選地，具有氮化鎵的第一功能元件至少部分地在被布置在基底的表面中的結(jié)構(gòu)之內(nèi)被布置。因為局部的具有被改變的晶體學取向的晶體平面通過這種結(jié)構(gòu)可以在基底的更好地適合于氮化鎵外延的表面上或在所述表面中被實現(xiàn)，所以通過該結(jié)構(gòu)，可以以有利的方式在晶體學(100)取向的基底的表面上或在所述晶體學(100)取向的基底的表面中實現(xiàn)第一功能元件。
[0009]優(yōu)選地，該結(jié)構(gòu)是在基底的表面中形成缺口(Kerbe)的凹陷部(Aussparung)，其中所述結(jié)構(gòu)表面中的至少一個具有晶體學(111)取向。此外，所述結(jié)構(gòu)的結(jié)構(gòu)表面中的至少一個還優(yōu)選地具有基本上晶體學(111)取向的結(jié)構(gòu)表面。因此，在這樣的實施例中，如下結(jié)構(gòu)局部地在全局晶體學(100)取向的基底中被設(shè)立:所述結(jié)構(gòu)具有至少一個針對實現(xiàn)包含氮化鎵的功能元件優(yōu)選的晶體學(111)取向的結(jié)構(gòu)表面。換句話說，優(yōu)選地，所述結(jié)構(gòu)的結(jié)構(gòu)表面中的至少一個由(111)取向的晶體平面形成。由此，基底的表面不僅適合于實現(xiàn)例如CMOS器件而且適合于實現(xiàn)包含氮化鎵的器件。
[0010]優(yōu)選地，該結(jié)構(gòu)具有V形的截面以及兩個相互彎曲的(angewinkelt)并且向基底的表面彎曲的結(jié)構(gòu)表面，所述結(jié)構(gòu)表面分別具有晶體學(111)取向。換句話說，該結(jié)構(gòu)優(yōu)選地具有V形的截面以及兩個相互彎曲的并且向基底的表面彎曲的結(jié)構(gòu)表面，所述結(jié)構(gòu)表面分別由晶體學(111)取向的晶體平面來形成。在這樣的實施例中，包含氮化鎵的第一功能元件完全地在晶體學(100)取向的基底的表面之內(nèi)的晶體學(111)取向的結(jié)構(gòu)表面上被實現(xiàn)。由此，包含氮化鎵的第一功能元件因此完全地在針對氮化鎵的生長優(yōu)選的晶體結(jié)構(gòu)上被實現(xiàn)。除了例如硅與氮化鎵或硅與其它的m-v族材料組合的經(jīng)改進的異質(zhì)的集成的已經(jīng)被提及的優(yōu)點之外，其中m和V分別代表至少一種來自元素周期表的主族的材料，這樣的實施例的另一優(yōu)點是:所述表面通過所描述的結(jié)構(gòu)相對于沒有所述結(jié)構(gòu)的基底表面總體被擴大。因此，如果存在具有相同的尺寸的兩個晶片，那么通過布置上述結(jié)構(gòu)可以在所述晶體的第一晶片上實現(xiàn)比在其上沒有設(shè)置如上面所描述的結(jié)構(gòu)的第二晶片上更多的器件。
[0011 ] 在一優(yōu)選的實施形式中，至少一個氮化鎵層生長在至少一個結(jié)構(gòu)表面上，所述至少一個氮化鎵層形成了第一功能元件的部分。這種氮化鎵層可以高質(zhì)量地被制成并且很好地被用于實現(xiàn)例如傳感器、高頻或高功率器件、LED或者其它光電器件。
[0012]優(yōu)選地，用于構(gòu)造具有氮化鎵層的異質(zhì)結(jié)構(gòu)的層和/或?qū)щ姷慕佑|層和/或至少一個其它的層被布置在所述結(jié)構(gòu)之內(nèi)，其中所述至少一個其它的層形成了介電隔離部(Spacer)和/或半導體器件的柵電極。此外，第一功能元件還優(yōu)選地是晶體管。例如，在產(chǎn)生被實施為晶體管的第一功能元件時可以借助于沉積(Abscheidung)作為介電隔離部起作用的另一層來規(guī)定在源電極與漏電極之間的間距。
[0013]此外，在一優(yōu)選的實施形式中，半導體器件還包含至少一個被布置在基底之內(nèi)的第二功能元件，所述至少一個被布置在基底之內(nèi)的第二功能元件通過至少一個導電的接觸層與第一功能元件導電地相連。優(yōu)選地，所述第二功能元件是CMOS功能元件或CMOS器件。通過基底的全局的晶體學(100)取向，這種CMOS器件的制成例如在異質(zhì)的“晶片上(on-
)”集成的范圍內(nèi)是簡單的并且是非?？赡艿?。
[0014]此外，還提供了一種用于在具有晶體學(100)取向的基底中產(chǎn)生半導體器件的方法，其中該方法包含如下方法步驟:掩蔽基底的表面的在要產(chǎn)生的半導體器件的不遠處的區(qū)域。在基底的表面的未被掩蔽的區(qū)域之內(nèi)蝕刻如下結(jié)構(gòu):所述結(jié)構(gòu)提供了至少一個具有晶體學(111)取向的結(jié)構(gòu)表面。在所蝕刻的結(jié)構(gòu)之內(nèi)并且在所述至少一個具有晶體學(111)取向的結(jié)構(gòu)表面上將氮化鎵層外延。換句話說，所述按照本發(fā)明的方法包含蝕刻如下結(jié)構(gòu)的步驟:所述結(jié)構(gòu)具有至少一個關(guān)于基底的表面傾斜的為晶體學(111)取向的面。借助于這種方法，可以以簡單的方式和方法在晶體學(100 )取向的基底的表面之內(nèi)產(chǎn)生如下區(qū)域:所述區(qū)域具有晶體學(111)取向的晶體平面作為表面。
[0015]在所述用于在具有晶體學(100)取向的基底中產(chǎn)生半導體器件的方法的優(yōu)選的進一步開發(fā)中，在蝕刻的步驟中各向異性地和/或濕地蝕刻。各向異性的蝕刻方法已經(jīng)在半導體工業(yè)中發(fā)展成關(guān)鍵技術(shù)。在各向異性的蝕刻的情況下，如下事實被利用:特定的蝕刻裝置沿著主晶體平面不一樣快地剝蝕例如硅單晶，其中剝蝕速度視晶體取向而定可以有多個量級的區(qū)別。
[0016]優(yōu)選地，在所述用于在具有晶體學(100)取向的基底中產(chǎn)生半導體器件的方法中，在蝕刻的步驟中蝕刻如下缺口:所述缺口由兩個會聚的、分別具有晶體學(111)取向的結(jié)構(gòu)表面來形成，其中所述缺口的深度通過結(jié)構(gòu)表面相互的接觸被確定。在這種實施例中，沿著半導體器件的高度以自動調(diào)整的方式(selbstjustiert)來進行所述結(jié)構(gòu)的深度的調(diào)節(jié)。
[0017]此外，所述用于在具有晶體學(100)取向的基底中產(chǎn)生半導體器件的方法此外還優(yōu)選地包含如下方法步驟:在所述結(jié)構(gòu)中沉積用于構(gòu)造具有氮化鎵層的異質(zhì)結(jié)構(gòu)的層和/或?qū)щ姷慕佑|層和/或至少一個其它的層，其中所述至少一個其它的層形成了介電隔離部和/或半導體器件的柵電極。通過實施這樣的方法，以簡單的方式和方法可以實現(xiàn)例如具有氮化鎵的晶體管、傳感器，或者也可以也實現(xiàn)具有氮化鎵的高頻或者高功率構(gòu)件或具有氮化鎵的發(fā)光構(gòu)件。
[0018]本發(fā)明的有利的擴展方案在從屬權(quán)利要求中被說明并且在說明書中被描述。
【附圖說明】
[0019]本發(fā)明的實施例依據(jù)附圖和隨后的描述進一步地被解釋。
[0020]圖1示出了按照本發(fā)明的半導體器件的第一實施例，
圖2示出了按照本發(fā)明的半導體器件的第二實施例，并且圖3示出了按照本發(fā)明的方法的實施例。
【具體實施方式】
[0021]在圖1中示出了按照本發(fā)明的半導體器件100的第一實施例。在此，更準確地說，在圖1中示出了垂直于半導體器件100的表面91的截面。該半導體器件100包含基底90以及在基底90的表面91之內(nèi)被實現(xiàn)的具有氮化鎵的第一功能元件80。換句話說，第一功能元件80在半導體器件100的基底90的表面91上被實現(xiàn)，所述第一功能元件80包含氮化鎵或至少部分地由氮化鎵構(gòu)成?；?0具有晶體學(100)取向。換句話說，所述在其表面91上或在其表面91中實現(xiàn)第一功能兀件80的基底90具有如下晶體結(jié)構(gòu):所述晶體結(jié)構(gòu)基本上具有晶體學(100)取向。再一次地換句話說，該基底90關(guān)于半導體器件100的表面91或基底90本身的表面91具有晶體學(100)取向，在所述半導體器件100的表面91或所述基底90本身的表面91中實現(xiàn)第一功能元件80。在所述第一實施例中，基底90純示例性地是硅晶片的基底90，所述硅晶片基本上具有(100)晶體結(jié)構(gòu)，其中在括號中的三元組(100)是密勒指數(shù)(hkl)，所述密勒指數(shù)(hkl)在晶體學中用于明確地標明晶面或晶格中的平面。當然，也可以利用基底90來實施按照本發(fā)明的半導體器件100，所述基底90不是硅晶片的基底90。
[0022]在圖2中示出了按照本發(fā)明的半導體器件100的第二實施例，所述按照本發(fā)明的半導體器件100基本上是在圖1所示出的半導體器件100。在圖2中也垂直于表面91并且沿著半導體器件100的深度被剖開地示出了半導體器件100。圖2中的相同地被標明的部件因此對應(yīng)于在圖1中所示出的并且之前所描述的第一實施例的那些部件。在所述第二實施例中，具有氮化鎵的第一功能元件80基本上在被布置在基底90的表面91中的結(jié)構(gòu)70之內(nèi)被布置。在所述第二實施例中，所述結(jié)構(gòu)70純示例性地是在基底90的表面91中形成了缺口70并且具有兩個結(jié)構(gòu)表面71的凹陷部60，所述兩個結(jié)構(gòu)表面71分別具有晶體學(111)取向。換句話說，在所述第二實施例中，在基底90的表面91中形成了缺口70的結(jié)構(gòu)70被布置在基底90的表面91中，所述結(jié)構(gòu)70的結(jié)構(gòu)表面71分別由(111)取向的晶體平面形成。在所述缺口 70之內(nèi)或更準確地說在兩個形成所述缺口 70的表面上實現(xiàn)了第一功能元件80的主要部分，所述兩個形成所述缺口 70的表面因此是結(jié)構(gòu)70的結(jié)構(gòu)表面71。所述兩個結(jié)構(gòu)表面71關(guān)于半導體器件100的表面91分別基本上是晶體學(111)取向的，即相對于基底90的晶體學(100 )取向的表面91被彎曲。在所述第二實施例中，所述兩個共同具有V形截面的結(jié)構(gòu)表面71因此純示例性地是(111)硅[1，2]。
[0023]當然，也可以實施按照本發(fā)明的在結(jié)構(gòu)70上具有第一功能元件80的半導體器件100，所述結(jié)構(gòu)70的結(jié)構(gòu)表面共同地都不具有在截面中的V形的走向或不形成缺口 70，而且所述結(jié)構(gòu)70也只具有一個或者完全沒有晶體學(111)取向的結(jié)構(gòu)表面71或在所述結(jié)構(gòu)70中只有一個或者完全沒有結(jié)構(gòu)表面71由(111)取向的晶體平面形成。
[0024]在所述第二實施例中，形成了第一功能元件80的部分的氮化鎵層10分別在晶體學(111)取向的結(jié)構(gòu)表面71上生長。在其它的實施例中，氮化鎵層10也可以以不同于借助于外延的方式和方法被沉積在晶體學(111)取向的結(jié)構(gòu)表面71上。此外，在所述第二實施例中，用于構(gòu)造具有氮化鎵層10的異質(zhì)結(jié)構(gòu)12的層被布置在結(jié)構(gòu)70之內(nèi)、即被布置在缺口 70之內(nèi)。所述用于構(gòu)造具有氮化鎵層10的異質(zhì)結(jié)構(gòu)12的層例如可以是氮化鋁鎵層，即可以是AlGaN層或者也可以也是任意的其它的層。在所述第二實施例中，不僅氮化鎵層10的表面而且所述用于構(gòu)造具有氮化鎵層10的異質(zhì)結(jié)構(gòu)12的層的表面都分別平行于它們被沉積在其上的結(jié)構(gòu)表面71地走向。此外，導電的接觸層50被沉積在結(jié)構(gòu)70之內(nèi)或被沉積在缺口 70之內(nèi)，所述導電的接觸層50在所述第二實施例中純示例性地是金屬化層。但是，所述導電的接觸層50也可以非金屬地被實施。在所述第二實施例中，所述導電的接觸層50的表面不是平行于結(jié)構(gòu)表面71地走向，而是平行于半導體器件100的表面91、即在結(jié)構(gòu)70的不遠處平行于半導體器件100的表面91地走向。在這種狀態(tài)下或利用之前所描述的部件或?qū)?，按照本發(fā)明的半導體器件100例如可以形成電二極管的基礎(chǔ)。
[0025]然而，在所述第二實施例中，兩個其它的層40此外還被布置在結(jié)構(gòu)70中或被設(shè)置在缺口70之內(nèi)。在所述第二實施例中，所述兩個其它的層40純示例性地在結(jié)構(gòu)70之內(nèi)相疊地被沉積在導電的接觸層50上。所述兩個其它的層40中的直接地、也就是說緊挨著地被沉積在導電的接觸層50上的第一層形成了介電隔離部或介電隔離層，而所述兩個其它的層40中的直接地、也就是說緊挨著地被沉積在所述第一其它的層40(也就是說隔離層)上的第二層在所述第二實施例中純示例性地作為半導體器件100的柵電極起作用。當然，也可以實施如下按照本發(fā)明的半導體器件100:視實現(xiàn)什么樣的半導體器件100或哪個功能由所述半導體器件100來滿足而定，所述按照本發(fā)明的半導體器件100不具有其它的層、只具有一個其它的層或者也可以具有兩個以上的其它的層40。在所述第二實施例中，通過所述介電隔離層，第一功能元件80的柵電極與源電極I電分開，所述源電極I在所述第二實施例中純示例性地由在隔離層之下的導電的接觸層50來形成。
[0026]此外，在所述第二實施例中，半導體器件100還純示例性地具有兩個被布置在基底90之內(nèi)的第二功能元件20，所述兩個第二功能元件20通過至少一個導電的接觸層50與第一功能元件80導電地相連。在所述第二實施例中，所述導電的接觸層50純示例性地結(jié)構(gòu)化地被沉積在基底90的表面91上或被沉積在第一和第二功能元件80、20的表面上，而且在兩側(cè)一直通到第一功能元件80的結(jié)構(gòu)70中。換句話說，將第二功能元件20與第一功能元件80導電地相連的所述導電的接觸層50與兩個結(jié)構(gòu)表面71的用于構(gòu)造具有氮化鎵層10的異質(zhì)結(jié)構(gòu)12的層保持接觸，而不接觸形成柵電極的其它的層40。在所述第二實施例中，導電的接觸層50的在結(jié)構(gòu)70之內(nèi)的或突出到結(jié)構(gòu)70中的部分純示例性地形成了漏電極2。當然，也可以實現(xiàn)其它的按照本發(fā)明的半導體器件100，所述其它的按照本發(fā)明的半導體器件100不一樣地被成形或在所述其它的按照本發(fā)明的半導體器件100中源電極I和漏電極2被互換。
[0027]在所述第二實施例中，在第一功能元件80的源電極I與漏電極2之間的間距通過隔離層在結(jié)構(gòu)70之內(nèi)的寬度被規(guī)定。當然，也可以實現(xiàn)按照本發(fā)明的半導體器件100，在所述按照本發(fā)明的半導體器件100中，沒有層、僅一層或者兩個以上的其它的層40被設(shè)置，所述兩個以上的其它的層40也可以承擔任意的其它的功能，或者也可以也能夠是半導體器件100的任意的其它的部件。例如，可以沉積其它的層40，所述其它的層40被實施為化學敏感的層或者被實施為例如針對生物化學傳感器的另外的功能層。
[0028]在所述第二實施例中，所述半導體器件100的第一功能元件80純示例性地是晶體管。更準確地說，在本實施例中的第一功能元件80純示例性地是所謂的HEMT、即高電子迀移率(high-electron-mobility)晶體管，S卩是具有高的電子迀移率的晶體管。當然，也可以實施按照本發(fā)明的半導體器件100，在所述按照本發(fā)明的半導體器件100中，第一功能元件80被實施為M0SFET。此外，也可以實現(xiàn)按照本發(fā)明的半導體器件100，在所述按照本發(fā)明的半導體器件100中，第一功能元件80是傳感器、二極管，是高頻或者高功率器件，是發(fā)光元件或者也可以也是完全不同的第一功能元件80。此外，第一功能元件80也可以僅針對例如之前所提到的器件之一提供基礎(chǔ)。通常，第一功能元件80可以是任意的單端子器件(ein-Terminal-Bauelement)、任意的雙端子器件，或者也可以也是任意的三端子器件。
[0029]在所述第二實施例中，所述已經(jīng)被提及的兩個第二功能元件20純示例性地是NMOS晶體管和PMOS晶體管，所述NMOS晶體管和PMOS晶體管并排地并且在基底90之內(nèi)的第一功能元件80旁邊被布置。當然，也可以實施按照本發(fā)明的半導體器件100，所述按照本發(fā)明的半導體器件100不具有、只具有一個或者具有兩個以上的第二功能元件20。所述第二功能元件20也不必是晶體管。按照本發(fā)明被實施的半導體器件100的第二功能元件20也可以是其它的、尤其是CMOS功能元件。由此，按照本發(fā)明可以提供復雜的異質(zhì)的半導體器件100，所述復雜的異質(zhì)的半導體器件100例如可以作為驅(qū)動器被用于發(fā)光二極管、作為信號處理器被用于射頻或者高頻通信或者被用于任意的另外的應(yīng)用。
[0030]在圖3中示出了按照本發(fā)明的用于在具有晶體學(100)取向的基底90中產(chǎn)生半導體器件100的方法的實施例。在所述實施例中首先提供了具有晶體學(100)取向的基底90。換句話說，在本方法的范圍內(nèi)提供了如下基底90:所述基底90關(guān)于所述基底90的要在其中產(chǎn)生半導體器件100的表面91具有(100)取向或所述基底90關(guān)于所提到的表面91由(100)取向的晶體平面來構(gòu)造。在第一方法步驟SI中，基底90的表面91的要在該基底90中產(chǎn)生的半導體器件100的不遠處的區(qū)域例如用光刻膠(Fotolack)或用光致抗蝕劑漆(Photoresi St-Lack)來掩蔽。換句話說，在本方法的所述實施例中，基底90的表面91的應(yīng)該保持未加工的區(qū)域在第一方法步驟SI中被掩蔽。緊接于此，在所述實施例的第二方法步驟S2中，在基底90的表面91的未被標記的區(qū)域之內(nèi)蝕刻結(jié)構(gòu)70。在此，進行所述結(jié)構(gòu)70的蝕刻，使得所述結(jié)構(gòu)70的至少一個(在本方法的所述實施例中純示例性地為兩個)分別具有晶體學(111)取向的結(jié)構(gòu)表面71被提供。換句話說，在本方法的所述實施例中，具有兩個晶體學(111)取向的結(jié)構(gòu)表面71的結(jié)構(gòu)70被蝕刻。再一次地換句話說，在本方法的所述實施例中蝕刻如下結(jié)構(gòu)70:所述結(jié)構(gòu)70的結(jié)構(gòu)表面71由兩個(111)取向的晶體平面形成。在第三方法步驟S3中，在外延的范圍內(nèi)，在所蝕刻的結(jié)構(gòu)70之內(nèi)在所述兩個分別具有晶體學(111)取向的結(jié)構(gòu)表面71上生長氮化鎵層10。
[0031]在所述實施例中，該方法具有可選的第四方法步驟S4，在所述第四方法步驟S4中，用于構(gòu)造具有氮化鎵層10的異質(zhì)結(jié)構(gòu)12的層被沉積在氮化鎵層10上。緊接于此，在所述實施例中的第四方法步驟S4中，導電的接觸層50和在所述導電的接觸層50上純示例性地兩個其它的層40被沉積在結(jié)構(gòu)70中，其中所述被沉積的其它的層40的第一層是介電隔離層，而另一層40是半導體器件100的形成柵電極的層。在本方法的所述實施例中，導電的接觸層50在其沉積之后純示例性地熱地被再處理。此外，還可以實施按照本發(fā)明的方法，在所述按照本發(fā)明的方法中還在結(jié)構(gòu)70之內(nèi)沉積另外的其它的層40，所述另外的其它的層40例如可以是用于減少在所述其它的層40下面的層中的缺陷的層。在按照本發(fā)明所實施的方法的范圍內(nèi)，也可以在結(jié)構(gòu)70之內(nèi)沉積用于半導體器件100的之前所提到的或者其它的層的應(yīng)力減少或應(yīng)力適配的層。
[0032]在本方法的所述實施例中，在第二方法步驟S2中純示例性地濕地并且各向異性地蝕刻。在所述實施例中，純示例性地借助于氫氧化鉀、即KOH堿液進行蝕刻。當然，也可以實施按照本發(fā)明的方法，在所述按照本發(fā)明的方法中利用其它的酸蝕刻或者完全不一樣地、例如干地蝕刻。此外在所述實施例中，在蝕刻的第二方法步驟S2中，缺口形的凹陷部60或缺口 70被蝕刻，所述缺口形的凹陷部60或缺口 70由兩個會聚的、分別具有晶體學(111)取向的結(jié)構(gòu)表面71來形成，其中所述缺口 70的深度通過結(jié)構(gòu)表面71相互的接觸被確定。換句話說，在所述實施例中，在第二方法步驟S2中，缺口70純示例性地被蝕刻到基底90的表面91中，所述缺口 70具有兩個處于相互彎曲的結(jié)構(gòu)表面71。
[0033]在圖1至3中示出了分別沿著軸線77的半導體器件100，其中所述軸線77分別平行于半導體器件100的高度走向。
【主權(quán)項】
1.半導體器件(100)，其包含: -基底(90); -具有氮化鎵的第一功能元件(80)，所述第一功能元件(80)在基底(90)的表面(91)之內(nèi)被實現(xiàn)， 其特征在于， 所述基底(90)具有晶體學(100)取向。2.根據(jù)權(quán)利要求1所述的半導體器件(100)，其中，所述基底(90)是硅基底。3.根據(jù)上述權(quán)利要求之一所述的半導體器件(100)，其中，所述具有氮化鎵的第一功能元件(80)至少部分地在被布置在基底(90)的表面(91)中的結(jié)構(gòu)(70)之內(nèi)被布置。4.根據(jù)權(quán)利要求3所述的半導體器件(100)，其中，所述結(jié)構(gòu)(70)是在基底(90)的表面(91)中形成缺口(70)的凹陷部(60)，其中結(jié)構(gòu)表面(71)中的至少一個具有晶體學(111)取向。5.根據(jù)權(quán)利要求4所述的半導體器件(100)，其中，所述結(jié)構(gòu)(70)具有V形截面以及兩個相互彎曲的并且向基底(90)的表面(91)彎曲的結(jié)構(gòu)表面(71)，所述兩個結(jié)構(gòu)表面(71)分別具有晶體學(111)取向。6.根據(jù)權(quán)利要求4或5所述的半導體器件(100)，其中，至少一個氮化鎵層(10)生長在至少一個結(jié)構(gòu)表面(71)上，所述至少一個氮化鎵層(10)形成了第一功能元件(80)的部分。7.根據(jù)權(quán)利要求6所述的半導體器件(100)，其中，用于構(gòu)造具有氮化鎵層(10)的異質(zhì)結(jié)構(gòu)(12)的層和/或?qū)щ姷慕佑|層(50)和/或至少一個其它的層(40)被布置在所述結(jié)構(gòu)(70)之內(nèi)，其中所述至少一個其它的層(40)形成了介電隔離部和/或半導體器件(100)的柵電極。8.根據(jù)上述權(quán)利要求之一所述的半導體器件(100)，此外所述半導體器件(100)還包含至少一個被布置在基底(90)之內(nèi)的第二功能元件(20)，所述至少一個被布置在基底(90)之內(nèi)的第二功能元件(20)通過至少一個導電的接觸層(50)與所述第一功能元件(80)導電地相連。9.用于在具有晶體學(100)取向的基底(90)中產(chǎn)生半導體器件(100)的方法，其中所述方法包含如下方法步驟: -掩蔽(SI)基底(90)的表面(91)的在要產(chǎn)生的半導體器件(100)的不遠處的區(qū)域； -在基底(90 )的表面(91)的未被掩蔽的區(qū)域之內(nèi)蝕刻(S2 )如下結(jié)構(gòu)(70 ):所述結(jié)構(gòu)(70)提供了至少一個具有晶體學(111)取向的結(jié)構(gòu)表面(71); -在所蝕刻的結(jié)構(gòu)(70)之內(nèi)并且在所述至少一個具有晶體學(111)取向的結(jié)構(gòu)表面(71)上將氮化鎵層(10)外延(S3)。10.根據(jù)權(quán)利要求9所述的用于在具有晶體學(100)取向的基底(90)中產(chǎn)生半導體器件(100 )的方法，其中，在蝕刻(S2 )的步驟中各向異性地和/或濕地蝕刻。11.根據(jù)權(quán)利要求9或10所述的用于在具有晶體學(100)取向的基底(90)中產(chǎn)生半導體器件(100 )的方法，其中，在蝕刻(S2)的步驟中，缺口( 70 )被蝕刻，所述缺口( 70 )由兩個會聚的、分別具有晶體學(111)取向的結(jié)構(gòu)表面(71)來形成，其中所述缺口(70)的深度通過結(jié)構(gòu)表面(71)相互的接觸被確定。12.根據(jù)權(quán)利要求9至11之一所述的用于在具有晶體學(100)取向的基底(90)中產(chǎn)生半導體器件(100)的方法，其中，所述方法此外還包含如下方法步驟:在所述結(jié)構(gòu)(70)中沉積(S4)用于構(gòu)造具有氮化鎵層(10)的異質(zhì)結(jié)構(gòu)(12)的層和/或?qū)щ姷慕佑|層(50)和/或至少一個其它的層(40)，其中所述至少一個其它的層(40)形成了介電隔離部和/或半導體器件(100)的柵電極。
【文檔編號】H01L21/02GK105849860SQ201480071600
【公開日】2016年8月10日
【申請日】2014年10月6日
【發(fā)明人】F.赫南德斯吉倫
【申請人】羅伯特·博世有限公司