數(shù)據(jù)處理裝置及數(shù)據(jù)處理方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種數(shù)據(jù)處理裝置，具體而言，涉及一種用于訪問與讀取地址及目標(biāo) 存儲(chǔ)器對(duì)應(yīng)的數(shù)據(jù)的有效的處理方法。
【背景技術(shù)】
[0002] 眾所周知，利用存儲(chǔ)器保護(hù)單元(memory protection unit ;MPU，下文以MPU表示 存儲(chǔ)器保護(hù)單元)或存儲(chǔ)器管理單元控制對(duì)數(shù)據(jù)處理系統(tǒng)的存儲(chǔ)器的訪問。MPU或存儲(chǔ)器管 理邏輯確定目標(biāo)存儲(chǔ)地址需要一定的時(shí)間，具體而言，經(jīng)過若干處理循環(huán)后才能確定對(duì)應(yīng) 于目標(biāo)存儲(chǔ)地址的數(shù)據(jù)存儲(chǔ)在多個(gè)存儲(chǔ)器中的哪一存儲(chǔ)器中，并據(jù)此訪問數(shù)據(jù)。數(shù)據(jù)訪問 時(shí)間可能會(huì)變成限制數(shù)據(jù)處理系統(tǒng)性能的關(guān)鍵因素。此外，若訪問多個(gè)存儲(chǔ)器中的多于一 個(gè)存儲(chǔ)器，則功耗會(huì)成為另一關(guān)鍵因素。
[0003] 因此，需要一種高性能及低功耗的方法以訪問存儲(chǔ)器及提取數(shù)據(jù)。另外，也需要一 種用于提高數(shù)據(jù)訪問的效率及性能并減小器件中的電路面積的數(shù)據(jù)處理裝置。

【發(fā)明內(nèi)容】

[0004] 在一個(gè)實(shí)施例中，本發(fā)明提供一種用于訪問多個(gè)存儲(chǔ)器的數(shù)據(jù)處理裝置。所述數(shù) 據(jù)處理裝置包括功能控制電路及地址生成電路，功能控制電路用于在實(shí)施第一功能之后記 錄實(shí)施第一功能的第一存儲(chǔ)地址，并且用于根據(jù)第一存儲(chǔ)地址確定多個(gè)存儲(chǔ)器中哪一個(gè)存 儲(chǔ)器為目標(biāo)存儲(chǔ)器，地址生成電路用于向目標(biāo)存儲(chǔ)器輸出第一存儲(chǔ)地址。此外，功能控制電 路用以在地址生成電路用以輸出第一存儲(chǔ)地址的同一處理循環(huán)中確定目標(biāo)存儲(chǔ)器。
[0005] 在另一實(shí)施例中，本發(fā)明提供一種用于使數(shù)據(jù)處理裝置訪問多個(gè)存儲(chǔ)器的數(shù)據(jù)處 理方法。所述數(shù)據(jù)處理方法包括:在實(shí)施第一功能之后記錄實(shí)施第一功能的第一存儲(chǔ)地址； 根據(jù)第一存儲(chǔ)地址確定多個(gè)存儲(chǔ)器中的哪一個(gè)存儲(chǔ)器為目標(biāo)存儲(chǔ)器；以及向目標(biāo)存儲(chǔ)器輸 出第一存儲(chǔ)地址，其中功能控制電路用以在地址生成電路用以輸出第一存儲(chǔ)地址的同一處 理循環(huán)中確定目標(biāo)存儲(chǔ)器。
[0006] 在又一實(shí)施例中，本發(fā)明提供一種用于訪問多個(gè)存儲(chǔ)器的數(shù)據(jù)處理裝置。所述數(shù) 據(jù)處理裝置包括核心電路、功能控制電路及地址生成電路。所述核心電路用于輸出讀取存 儲(chǔ)器地址。功能控制電路用于接收讀取存儲(chǔ)器地址，并通過在目標(biāo)存儲(chǔ)器被訪問時(shí)記錄目 標(biāo)存儲(chǔ)器確定多個(gè)存儲(chǔ)器中的一個(gè)存儲(chǔ)器作為讀取存儲(chǔ)器地址所在的目標(biāo)存儲(chǔ)器。地址生 成電路用于向目標(biāo)存儲(chǔ)器輸出讀取存儲(chǔ)器地址。
[0007] 在再一實(shí)施例中，本發(fā)明提供一種用于訪問多個(gè)存儲(chǔ)器的數(shù)據(jù)處理裝置。所述數(shù) 據(jù)處理裝置包括地址生成電路及功能控制電路。地址生成電路用于向目標(biāo)存儲(chǔ)器輸出讀取 存儲(chǔ)器地址。功能控制電路用于通過記錄多個(gè)存儲(chǔ)器中的哪一個(gè)存儲(chǔ)器最近被執(zhí)行過以及 指定最近被訪問過的存儲(chǔ)器作為目標(biāo)存儲(chǔ)器，確定多個(gè)存儲(chǔ)器中的一個(gè)存儲(chǔ)器作為欲被訪 問數(shù)據(jù)的目標(biāo)存儲(chǔ)器。
[0008] 本發(fā)明實(shí)施例所提供的數(shù)據(jù)處理裝置及數(shù)據(jù)處理方法可提高讀取數(shù)據(jù)的準(zhǔn)確性、 減少讀取數(shù)據(jù)的時(shí)間，并降低功耗。
【附圖說明】
[0009] 圖1A是本發(fā)明的數(shù)據(jù)處理方法一實(shí)施例的循環(huán)定時(shí)圖；
[0010] 圖1B是本發(fā)明的數(shù)據(jù)處理方法另一實(shí)施例的循環(huán)定時(shí)圖；
[0011] 圖1C是本發(fā)明的數(shù)據(jù)處理方法又一實(shí)施例的循環(huán)定時(shí)圖；
[0012] 圖2是本發(fā)明的數(shù)據(jù)處理方法再一實(shí)施例的循環(huán)定時(shí)圖；
[0013] 圖3A是本發(fā)明數(shù)據(jù)處理裝置與多個(gè)存儲(chǔ)器一實(shí)施例的原理框圖；
[0014]圖3B是本發(fā)明的數(shù)據(jù)處理裝置及多個(gè)存儲(chǔ)器的另一實(shí)施例的原理框圖；
[0015] 圖4是本發(fā)明的數(shù)據(jù)處理方法一實(shí)施例的流程示意圖；
[0016] 圖5是本發(fā)明的數(shù)據(jù)處理方法另一實(shí)施例的流程示意圖；
[0017] 圖6是本發(fā)明的數(shù)據(jù)處理方法又一實(shí)施例的流程示意圖。
【具體實(shí)施方式】
[0018] 本發(fā)明實(shí)施例全文使用某些術(shù)語及數(shù)字來指代特定部件，根據(jù)本領(lǐng)域技術(shù)人員的 了解，制造商可使用不同名稱以指代部件，本文并非旨在區(qū)分各個(gè)名稱不同的部件而是區(qū) 分各個(gè)功能不同的部件。另外，用語"部件"、"系統(tǒng)"及"器件"可以是與計(jì)算機(jī)相關(guān)的實(shí)體， 該實(shí)體可以為硬件、軟件或硬件與軟件的組合，用語"包括"應(yīng)被理解為"包括，但不限 于…"，用語"耦接"意指間接電連接或直接電連接，例如，如果一個(gè)器件耦接到另一器件，則 所述兩個(gè)器件之間的連接可以是直接電連接或者是通過其他器件及連接件的間接電連接。
[0019] 圖1A是本發(fā)明的數(shù)據(jù)處理方法一實(shí)施例的循環(huán)定時(shí)圖。以下實(shí)施例使用處理器及 MPU訪問（access)第一存儲(chǔ)器及第二存儲(chǔ)器。如圖1A所示，在第一處理循環(huán)中，處理器向MPU 輸出讀取存儲(chǔ)器地址(fetch memory address);在第二處理循環(huán)中，MPU確定讀取存儲(chǔ)器地 址位于哪一個(gè)存儲(chǔ)器中，并且處理器根據(jù)MPU的輸出向第一存儲(chǔ)器或第二存儲(chǔ)器輸出讀取 存儲(chǔ)器地址;在第三處理循環(huán)中，第一存儲(chǔ)器或第二存儲(chǔ)器向處理器輸出讀取數(shù)據(jù)。由于訪 問存儲(chǔ)器及處理數(shù)據(jù)需要經(jīng)過三個(gè)處理循環(huán)，因此本實(shí)例的數(shù)據(jù)處理方法性能低下。
[0020] 圖1B是本發(fā)明的數(shù)據(jù)處理方法另一實(shí)施例的循環(huán)定時(shí)圖。在第一處理循環(huán)中，處 理器向MPU輸出讀取存儲(chǔ)器地址，并向第一存儲(chǔ)器及第二存儲(chǔ)器同時(shí)輸出所述讀取存儲(chǔ)器 地址;在第二處理循環(huán)中，MPU確定讀取存儲(chǔ)器地址位于哪一個(gè)存儲(chǔ)器中，例如，如果讀取存 儲(chǔ)器地址屬于第一存儲(chǔ)器，則第一存儲(chǔ)器向處理器輸出讀取數(shù)據(jù);如果讀取存儲(chǔ)器地址屬 于第二存儲(chǔ)器，則第二存儲(chǔ)器向處理器輸出讀取數(shù)據(jù)。盡管圖1B所示實(shí)施例的數(shù)據(jù)處理方 法與圖1A所示實(shí)施例的數(shù)據(jù)處理方法相比具有較好的性能，但圖1B所示實(shí)施例的數(shù)據(jù)處理 方法具有較高功耗，因?yàn)樘幚砥髟诘谝惶幚硌h(huán)中需要向第一處理器及第二處理器同時(shí)輸 出讀取存儲(chǔ)器地址。
[0021] 圖1C是本發(fā)明的數(shù)據(jù)處理方法又一實(shí)施例的循環(huán)定時(shí)圖。如圖1C所示，在第一處 理循環(huán)中，處理器向MPU輸出讀取存儲(chǔ)器地址，并根據(jù)預(yù)測(cè)邏輯向第一存儲(chǔ)器或第二存儲(chǔ)器 輸出所述讀取存儲(chǔ)器地址;在第二處理循環(huán)中，MPU確定讀取存儲(chǔ)器地址位于哪一個(gè)存儲(chǔ)器 中，如果預(yù)測(cè)邏輯的預(yù)測(cè)正確，則第一存儲(chǔ)器或第二存儲(chǔ)器向處理器輸出讀取數(shù)據(jù);如果預(yù) 測(cè)不正確，則處理器重新根據(jù)MPU向第一存儲(chǔ)器或第二存儲(chǔ)器輸出讀取存儲(chǔ)器地址，此時(shí)， 第一存儲(chǔ)器或第二存儲(chǔ)器向處理器輸出讀取數(shù)據(jù)。也就是說，如果預(yù)測(cè)正確，則本實(shí)施例經(jīng) 過兩個(gè)處理循環(huán)，如果預(yù)測(cè)不正確，則本實(shí)施例將再經(jīng)過一個(gè)處理循環(huán)（總共三個(gè)處理循 環(huán)），才能實(shí)現(xiàn)訪問存儲(chǔ)器及讀取數(shù)據(jù)，此會(huì)降低性能。
[0022]圖2是本發(fā)明的數(shù)據(jù)處理方法再一實(shí)施例的循環(huán)定時(shí)圖。如圖2所示，在第一處理 循環(huán)中，處理器根據(jù)功能控制單元向第一存儲(chǔ)器或第二存儲(chǔ)器輸出讀取存儲(chǔ)器地址;在第 二處理循環(huán)中，第一存儲(chǔ)器或第二存儲(chǔ)器向處理器輸出讀取數(shù)據(jù)。
[0023]圖3A是本發(fā)明數(shù)據(jù)處理裝置與多個(gè)存儲(chǔ)器一實(shí)施例的原理框圖。如圖3A所示，數(shù) 據(jù)處理裝置110用于訪問多個(gè)存儲(chǔ)器，例如，第一存儲(chǔ)器160及第二存儲(chǔ)器162。數(shù)據(jù)處理裝 置110包括核心電路120及存儲(chǔ)器控制電路130,數(shù)據(jù)處理裝置110為處理器，例如，數(shù)據(jù)處理 裝置110可包括數(shù)字信號(hào)處理器（digital signal processor;DSP)、微控制器 (microcontroller ;MCU)、中央處理器（central-processing unit;CPU)或多個(gè)與并行處理 環(huán)境相關(guān)的并行處理器，以執(zhí)行電子器件的操作系統(tǒng)(operating system;0S)、固件、驅(qū)動(dòng) 程序和/或其他應(yīng)用程序。另外，第一存儲(chǔ)器160與第二存儲(chǔ)器162可以是兩個(gè)單獨(dú)的存儲(chǔ)器 件或一個(gè)存儲(chǔ)器件的兩個(gè)存儲(chǔ)區(qū)域。并且，第一存儲(chǔ)器160與第二存儲(chǔ)器162可具有不同的 特點(diǎn)，例如，第一存儲(chǔ)器160用于存儲(chǔ)被頻繁訪問的指令或數(shù)據(jù)，而第二存儲(chǔ)器162用于存儲(chǔ) 不被頻繁訪問的指令或數(shù)據(jù)。
[0024] 在一個(gè)實(shí)施例中，核心電路120向存儲(chǔ)器控制電路130輸出讀取存儲(chǔ)器地址(fetch memory address)，存儲(chǔ)器控制電路130接收所述讀取存儲(chǔ)器地址，并通過在目標(biāo)存儲(chǔ)器被 訪問時(shí)記錄目標(biāo)存儲(chǔ)器，以確定多個(gè)存儲(chǔ)器中的一個(gè)作為讀取存儲(chǔ)器地址所在的目標(biāo)存儲(chǔ) 器。在確定目標(biāo)存儲(chǔ)器之后，存儲(chǔ)器控制電路130向目標(biāo)存儲(chǔ)器輸出讀取存儲(chǔ)器地址。在另 一實(shí)施例中，核心電路120向存儲(chǔ)器控制單元130輸出讀取存儲(chǔ)器地址，存儲(chǔ)器控制電路130 接收所述讀取存儲(chǔ)器地址，并通過記錄多個(gè)存儲(chǔ)器中哪一個(gè)存儲(chǔ)器最近被執(zhí)行過以及指定 最近被訪問過的存儲(chǔ)器作為目標(biāo)存儲(chǔ)器，以確定多個(gè)存儲(chǔ)器中的一個(gè)作為欲被訪問數(shù)據(jù)的 目標(biāo)存儲(chǔ)器。而后，存儲(chǔ)器控制電路130向目標(biāo)存儲(chǔ)器輸出讀取存儲(chǔ)器地址。
[0025]例如，第一存儲(chǔ)器160最近被執(zhí)行訪問或讀取數(shù)據(jù)。存儲(chǔ)器控制電路1