本申請為申請日為2017年4月28日，申請?zhí)枮椤?01710294055.1”，發(fā)明名稱為“一種存儲單元的制造方法、存儲單元及存儲器”的發(fā)明專利申請的分案申請。

本發(fā)明涉及一種存儲單元的制造方法及存儲器，特別是涉及一種具有4f2單元面積的存儲單元的制造方法及存儲器。

背景技術(shù)：

動態(tài)隨機(jī)存儲器(英文：dynamicrandomaccessmemory，簡稱：dram)是一種廣泛應(yīng)用于計算機(jī)系統(tǒng)的半導(dǎo)體存儲器。dram由多個存儲單元構(gòu)成，每個存儲單元通常包括晶體管和電容；晶體管的柵極與字線電連接、源極與位線電連接、漏電極與電容電連接，字線上的字線電壓能夠控制晶體管的開啟和關(guān)閉，從而通過位線能夠讀取存儲在電容中的數(shù)據(jù)信息，或者將數(shù)據(jù)信息寫入到電容中。

為了能夠在較小面積內(nèi)制備更多的存儲單元，提高dram的集成度，通常需要進(jìn)行工藝微縮；通過縮小晶體管和/或電容的尺寸，使得存儲單元具有更小的面積。目前通常一個存儲單元的面積為2f×3f＝6f²，其中f為“特征尺寸”即字線的尺寸。

然而，發(fā)明人通過研究發(fā)現(xiàn)，在進(jìn)行工藝微縮時，晶體管和電容的性能隨著尺寸的減小也會產(chǎn)生較大的劣化。對于晶體管而言，隨著晶體管尺寸的變小，短溝道效應(yīng)也越來越明顯，即晶體管的閾值電壓會隨著晶體管尺寸的變小而變小，這樣較小的字線電壓就能夠開啟晶體管，從而導(dǎo)致讀寫的錯誤，嚴(yán)重時短溝道效應(yīng)還可能導(dǎo)致晶體管的穿通失效。對于電容而言，電容尺寸的縮小使得用于存儲的電荷量隨之減少，電荷量的減小使得不同數(shù)據(jù)信息(“0”和“1”)所對應(yīng)的信號差距變小，這樣，當(dāng)進(jìn)行數(shù)據(jù)信息讀取時，可能導(dǎo)致數(shù)據(jù)信息的誤讀。

因此，如何克服上述工藝微縮引起的器件性能劣化，進(jìn)而提高dram的集成度，是本領(lǐng)域技術(shù)人員亟需解決的技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種存儲單元及存儲器，用于解決現(xiàn)有技術(shù)中工藝微縮引起器件性能劣化的問題，提高dram的集成度。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種存儲單元，所述存儲單元包括：一基材；第一字線和第二字線，掩埋于所述基材內(nèi)；第一功函數(shù)墻和第二功函數(shù)墻，所述第一功函數(shù)墻設(shè)置于所述基材上并等電位連接所述第一字線，所述第二功函數(shù)墻設(shè)置于所述基材上并等電位連接所述第二字線，所述第一功函數(shù)墻的長度方向與所述第一字線之間的夾角以及所述第二功函數(shù)墻的長度方向與所述第二字線之間的夾角均成大于0度且小于90度的第一角度，所述第一功函數(shù)墻的第一部位交疊在所述第一字線上，所述第二功函數(shù)墻的第二部位交疊在所述第二字線上，所述第一功函數(shù)墻與所述第二功函數(shù)墻為對稱設(shè)置；第一柵介質(zhì)層和第二柵介質(zhì)層，所述第一柵介質(zhì)層形成于所述第一功函數(shù)墻的表面，所述第二柵介質(zhì)層形成于所述第二功函數(shù)墻的表面；有源層，沉積于所述基材上，所述有源層包含一形成于所述第一功函數(shù)墻和所述第二功函數(shù)墻之間并呈谷狀凹陷的漏區(qū)、一延伸至所述基材上且在所述第一功函數(shù)墻的一外側(cè)的第一源區(qū)、一延伸至所述基材上且在所述第二功函數(shù)墻的一外側(cè)的第二源區(qū)，并且所述有源層順從所述第一功函數(shù)墻和所述第二功函數(shù)墻的外形輪廓而覆蓋于所述第一柵介質(zhì)層和所述第二柵介質(zhì)層，以立體膜層覆蓋(3dfilmcoating)方式一體連接所述漏區(qū)在所述第一源區(qū)與所述第二源區(qū)之間；第一介質(zhì)層，覆蓋于所述有源層上，所述漏區(qū)、所述第一源區(qū)與所述第二源區(qū)外露于所述第一介質(zhì)層，所述第一介質(zhì)層具有一在所述第一功函數(shù)墻和所述第二功函數(shù)墻之間的電極孔；漏電極，設(shè)置于所述電極孔中並并與所述漏區(qū)電接觸；以及位線，電接觸所述漏電極，所述位線與所述有源層的延伸方向成第二角度，所述位線與所述第一字線之間的夾角及與所述第二字線之間的夾角均成第三角度。

優(yōu)選地，所述基材包含一襯底以及設(shè)置在所述襯底上的第二介質(zhì)層，所述第一字線和第二字線被所述第二介質(zhì)層相互隔開。

進(jìn)一步地，所述存儲單元更包括第一柵電極和第二柵電極，所述第一柵電極穿過所述第一介質(zhì)層而設(shè)置于所述第一字線上并與所述第一字線部分重合，所述第二柵電極穿過所述第一介質(zhì)層而設(shè)置于所述第二字線上并與所述第二字線部分重合。

優(yōu)選地，所述存儲單元更包括：第一電容溝槽和第二電容溝槽，所述第一電容溝槽設(shè)置于所述第一源區(qū)上，所述第二電容溝槽設(shè)置于所述第二源區(qū)上；第一電容下極板和第二電容下極板，所述第一電容下極板與所述第一源區(qū)電接觸，所述第一電容下極板沿所述第一電容溝槽的內(nèi)壁向遠(yuǎn)離所述基材的方向延伸，所述第一電容下極板包括多個階梯狀結(jié)構(gòu)，所述第二電容下極板與所述第二源區(qū)電接觸，所述第二電容下極板沿所述第二電容溝槽的內(nèi)壁向遠(yuǎn)離所述基材的方向延伸，所述第二電容下極板包括多個階梯狀結(jié)構(gòu)；第一電容介質(zhì)層和第二電容介質(zhì)層，所述第一電容介質(zhì)層形成于所述第一電容下極板暴露的表面，所述第二電容介質(zhì)層形成于所述第二電容下極板暴露的表面；第一電容上極板和第二電容上極板，所述第一電容上極板形成于所述第一電容介質(zhì)層暴露的表面，所述第二電容上極板形成于所述第二電容介質(zhì)層暴露的表面；以及與所述第一電容上極板和所述第二電容上極板均電接觸的上電極。

進(jìn)一步地，所述第一電容上極板、第一電容介質(zhì)層、第一電容下極板構(gòu)成第一電容，所述第二電容上極板、第二電容介質(zhì)層、第二電容下極板構(gòu)成第二電容，所述第一電容和第二電容均為圓柱狀電容。

優(yōu)選地，所述存儲單元更包括對應(yīng)于所述有源層側(cè)邊設(shè)置的側(cè)墻結(jié)構(gòu)，所述側(cè)墻結(jié)構(gòu)與所述第一介質(zhì)層構(gòu)成所述第一電容溝槽與所述第一源區(qū)連接的第一延伸孔，以及第二電容溝槽與所述第二源區(qū)連接的第二延伸孔。

優(yōu)選地，所述漏電極包括第一金屬層以及沉積在所述第一金屬層上的第二金屬層，所述第一金屬層與所述漏區(qū)電接觸；其中，所述上電極包括第一電極層，以及沉積在所述第一電極層上的第二電極層，所述第一電極層與第一電容上極板和第二電容上極板均電接觸。

進(jìn)一步地，所述第一字線、所述第二字線、所述位線、所述第一電極層和所述第二金屬層的材質(zhì)包括鎢(w)、鈦(ti)、鎳(ni)、鋁(al)、鉑(pt)和摻雜多晶硅的一種或多種的組合；所述第二電極層、所述第一金屬層、所述第一柵電極和所述第二柵電極的材質(zhì)包括氮化鈦(tin)、鈦硅化物(tisix)、鈷硅化物(cosix)和鎳硅化物(nisix)的一種或多種的組合；所述第一字線、所述第二字線、所述位線、所述第一金屬層、所述第二金屬層、所述第一電極層、所述第二電極層、所述第一柵電極和所述第二柵電極的電阻率介于2×10^-8ω·m至1×10²ω·m。

優(yōu)選地，所述有源層包括硅外延層或多晶硅層，且所述有源層的厚度介于3nm至2000nm之間。

優(yōu)選地，所述第一功函數(shù)墻和所述第二功函數(shù)墻的材質(zhì)包括氮化鈦(tin)或摻雜多晶硅，且所述第一功函數(shù)墻與所述有源層的第一隆起道區(qū)存在功函數(shù)差，所述第二功函數(shù)墻與所述有源層的第二隆起道區(qū)存在功函數(shù)差。

優(yōu)選地，所述第一介質(zhì)層、所述第二介質(zhì)層、所述第一柵介質(zhì)層和所述第二柵介質(zhì)層的材質(zhì)包括氮化硅(sin)、氮氧化硅(sion)和氧化硅(sio2)的一種或多種的組合，且具有介于2×10¹¹ω·m至1×10²⁵ω·m之間的電阻率。

優(yōu)選地，所述第一電容介質(zhì)層和所述第二電容介質(zhì)層的材質(zhì)包括氧化鋯(zrox)、氧化鉿(hfox)、氧化鈦鋯(zrtiox)、氧化釕(ruox)、氧化(sbox)和氧化鋁(alox)一種或多種的組合，且具有大于10的相對介電常數(shù)。

優(yōu)選地，所述存儲單元中重復(fù)單元的面積為2倍字線半間距和2倍位線半間距的乘積。

優(yōu)選地，所述第一功函數(shù)墻的長度方向與所述第一字線之間的夾角以及所述第二功函數(shù)墻的長度方向與所述第二字線之間的夾角均成大于0度且小于90度的第一角度，所述位線與所述有源層的延伸方向成第二角度，所述位線與所述第一字線之間的夾角及與所述第二字線之間的夾角均成第三角度，其中所述第一角度介于25度至35度之間，所述第二角度介于12度至60度之間，所述第三角度介于28度至90度之間。

優(yōu)選地，任一的所述第一功函數(shù)墻的圖形和所述第二功函數(shù)墻的圖形均包括弧形或矩形。

優(yōu)選地，所述存儲單元更包括：第一電容溝槽和第二電容溝槽，所述第一電容溝槽設(shè)置于所述第一源區(qū)上，所述第二電容溝槽設(shè)置于所述第二源區(qū)上；第一電容下極板和第二電容下極板，所述第一電容下極板與所述第一源區(qū)電接觸，所述第一電容下極板沿所述第一電容溝槽的內(nèi)壁向遠(yuǎn)離所述基材的方向延伸，所述第一電容下極板包括多個階梯狀結(jié)構(gòu)，所述第二電容下極板與所述第二源區(qū)電接觸，所述第二電容下極板沿所述第二電容溝槽的內(nèi)壁向遠(yuǎn)離所述基材的方向延伸，所述第二電容下極板包括多個階梯狀結(jié)構(gòu)；第一電容介質(zhì)層和第二電容介質(zhì)層，所述第一電容介質(zhì)層形成于所述第一電容下極板暴露的表面，所述第二電容介質(zhì)層形成于所述第二電容下極板暴露的表面；第一電容上極板和第二電容上極板，所述第一電容上極板形成于所述第一電容介質(zhì)層暴露的表面，所述第二電容上極板形成于所述第二電容介質(zhì)層暴露的表面；以及與所述第一電容上極板和所述第二電容上極板均電接觸的上電極。

優(yōu)選地，所述第一電容上極板、第一電容介質(zhì)層、第一電容下極板構(gòu)成第一電容，所述第二電容上極板、第二電容介質(zhì)層、第二電容下極板構(gòu)成第二電容，所述第一電容和第二電容為具有延伸根部的不規(guī)則柱狀電容。

本發(fā)明還提供一種存儲器，所述存儲器至少包括上述方案所描述的存儲單元。

如上所述，本發(fā)明的存儲單元及存儲器，具有以下有益效果：本發(fā)明的存儲單元中晶體管的隆起道區(qū)沿著功函數(shù)墻的側(cè)面和頂面分布，形成垂直溝道的的晶體管結(jié)構(gòu)，這樣即使在橫向上溝道尺寸縮小，在垂直方向上依然存在隆起道區(qū)，從而抑制短溝道效應(yīng)，使得晶體管能夠在工藝微縮情況下依然具有良好性能；本發(fā)明在函數(shù)墻的夾合空隙就可以做成漏電極，且電容通過尺寸較小的延伸孔與晶體管電連接，可以大大縮小存儲單元的尺寸；而且，本發(fā)明的電容采用了階梯狀的溝槽進(jìn)行制備，且該電容具有雙層介質(zhì)層，有效增大了電容的面積，進(jìn)而提高了電容量；另外，該存儲單元中的重復(fù)單元占用面積能夠達(dá)到4f2，具有很高的集成度。

附圖說明

圖1顯示為本發(fā)明實(shí)施例提供的一種存儲單元制造方法的流程示意圖。

圖2至圖20顯示為本發(fā)明實(shí)施例提供的存儲單元的制造方法各步驟的結(jié)構(gòu)示意圖。

元件標(biāo)號說明

11第一光刻圖形

12第二光刻圖形

13第三光刻圖形

14第四光刻圖形

100襯底

101第二介質(zhì)層

102有源層

1021第一隆起道區(qū)

1022第二隆起道區(qū)

1023漏區(qū)

1024第一源區(qū)

1025第二源區(qū)

103第一介質(zhì)層

1031電極孔

104、1041、1042、1043第一側(cè)墻

105第二側(cè)墻(側(cè)墻結(jié)構(gòu))

106漏電極

1061第一金屬層

1062第二金屬層

107多介質(zhì)層

1071、1072、1073、1074材料層

110第一柵電極

111第一功函數(shù)墻

112第一柵介質(zhì)層

120第二柵電極

121第二功函數(shù)墻

122第二柵介質(zhì)層

201第一字線

202第二字線

300位線

401第一電容溝槽

4011第一延伸孔

402第二電容溝槽

4021第二延伸孔

410第一電容下極板

411第一電容介質(zhì)層

412第一電容上極板

420第二電容下極板

421第二電容介質(zhì)層

422第二電容上極板

500上電極

5001第一電極層

5002第二電極層

s1～s10步驟

具體實(shí)施方式

以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。

請參閱圖1至圖20。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖示中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。

請參見圖1，為本發(fā)明實(shí)施例提供的一種存儲單元的制造方法的流程示意圖，該制造方法包括以下步驟：

步驟s1：提供襯底100，并于所述襯底100上形成被第二介質(zhì)層101掩埋的第一字線201和第二字線202，其中，所述襯底100級第二介質(zhì)層101共同組成基材；

步驟s2：基于第一光刻圖形11刻蝕所述第二介質(zhì)層101，使得于所述第一字線201上形成第一柵溝槽以及于所述第二字線202上形成第二柵溝槽，并且使得于所述第一柵溝槽內(nèi)填充柵金屬形成第一柵電極110以及于所述第二柵溝槽內(nèi)填充柵金屬形成第二柵電極120；

步驟s3：基于所述第一光刻圖形11，于所述第一柵電極110上形成第一功函數(shù)墻111而浮突于所述第二介質(zhì)層101上，并于所述第一功函數(shù)墻111的浮突表面形成第一柵介質(zhì)層112；于所述第二柵電極120上形成第二功函數(shù)墻121而浮突于所述第二介質(zhì)層101上，并于所述第二功函數(shù)墻121的浮突表面形成第二柵介質(zhì)層122，其中，所述第一功函數(shù)墻111的長度方向與所述第一字線201之間的夾角以及所述第二功函數(shù)墻121的長度方向與所述第二字線202之間的夾角均成大于0度且小于90度的第一角度，所述第一功函數(shù)墻111和第一字線201的交疊部分，與所述第二功函數(shù)墻121和第二字線202的交疊部分對稱設(shè)置；

步驟s4：于所述第二介質(zhì)層101上沉積有源層102，所述有源層102包括攀爬過所述第一功函數(shù)墻111的第一隆起道區(qū)1021、攀爬過所述第二功函數(shù)墻121的第二隆起道區(qū)1022、連接于所述第一隆起道區(qū)1021和所述第二隆起道區(qū)1022之間并呈谷狀凹陷的漏區(qū)1023、連接于所述第一隆起道區(qū)1021且形成于所述第二介質(zhì)層101上的第一源區(qū)1024、連接于所述第二隆起道區(qū)1022且形成于所述第二介質(zhì)層101上的第二源區(qū)1025；

步驟s5：于有源層102表面形成第一介質(zhì)層103，于所述第一介質(zhì)層103對應(yīng)于所述第一源區(qū)1024與所述第二源區(qū)1025的外側(cè)面、以及所述漏區(qū)1023上分別形成對應(yīng)于所述有源層102側(cè)邊與中央的第一材料的第一側(cè)墻104，于對應(yīng)于所述有源層102側(cè)邊的所述第一側(cè)墻104側(cè)面、所述第一介質(zhì)層103的邊緣、以及所述有源層102的邊緣形成第二材料的第二側(cè)墻105；

步驟s6：基于第二光刻圖形12，刻蝕漏區(qū)1023上對應(yīng)于所述有源層中央的第一側(cè)墻104，形成電極孔1031，并于所述電極孔1031內(nèi)形成漏電極106；

步驟s7：于所述漏電極106上沉積形成位線300，所述位線300與漏電極106電接觸，所述位線300與有源層102的延伸方向成第二角度，所述位線300與所述第一字線201之間的夾角及與所述第二字線202之間的夾角均成第三角度，于位線300的頂部和側(cè)面形成保護(hù)層；

步驟s8：依次交替沉積第一材料和第二材料形成具有多層結(jié)構(gòu)的多介質(zhì)層107，基于第三光刻圖形13，自對準(zhǔn)選擇性刻蝕第一材料和第二材料、對應(yīng)于所述有源層102側(cè)邊的所述第一側(cè)墻104直至暴露所述有源層102，使得于有源層102的第一源區(qū)1024上形成包括多個階梯狀結(jié)構(gòu)的第一電容溝槽401，以及于有源層102的第二源區(qū)1025上形成包括多個階梯狀結(jié)構(gòu)的第二電容溝槽402；

步驟s9：于第一電容溝槽401內(nèi)依次形成第一電容下極板410、第一電容介質(zhì)層411、第一電容上極板412，形成第一電容；于第二電容溝槽402內(nèi)依次形成第二電容下極板420、第二電容介質(zhì)層421、第二電容上極板422，形成第二電容；

步驟s10：于第一電容上極板412和第二電容上極板422上形成上電極500。

在步驟s1中，參見圖1所示存儲單元的制造方法的流程示意圖，以及同時參見圖2，如圖2所示的結(jié)構(gòu)被劃分為第一區(qū)域和第二區(qū)域，需要說明的是，在第一區(qū)域可以形成第一存儲單元，在第二區(qū)域上可以形成第二存儲單元，為了清楚描述存儲單元邊緣的處理工藝，本發(fā)明實(shí)施例中的圖2至圖20示出了至少包含2個存儲單元的結(jié)構(gòu)示意圖；而且，由于存儲單元的制造方法和結(jié)構(gòu)一致，為了描述方便，本發(fā)明實(shí)施例僅以第一區(qū)域內(nèi)的存儲單元的制造方法和結(jié)構(gòu)為例進(jìn)行詳細(xì)說明。

在本發(fā)明實(shí)施例中，襯底100可以為硅外延片、絕緣層上硅等硅襯底，也可以為gan等其他半導(dǎo)體材料的襯底，而且所述襯底100可以為本征襯底，或者進(jìn)行n型摻雜或者p型摻雜的襯底，在本發(fā)明實(shí)施例中不做限定。在襯底100上形成有第二介質(zhì)層101，第一字線201和第二字線202被第二介質(zhì)層101所掩埋，為了形成圖2所示的結(jié)構(gòu)，步驟s1可以包括以下步驟：

步驟s11：于所述襯底100表面形成第一材料的第二介質(zhì)層101。

于襯底100表面形成第一材料的第二介質(zhì)層101，其中，所述第二介質(zhì)層101所使用的第一材料可以為sin、sion和sio2材料的一種或多種的組合。在具體實(shí)施時，可以通過原子層沉積(英文：atomiclayerdeposition，簡稱：ald)、物理氣相沉積(英文：physicalvapordeposition，簡稱：pvd)和化學(xué)氣相沉積(英文：chemicalvapordeposition，簡稱：cvd)等方法形成所述第二介質(zhì)層101；而且，在一示例性實(shí)施例中，所述第二介質(zhì)層101的電阻率介于2×10¹¹ω·m(歐姆·米)至1×10²⁵ω·m(歐姆·米)，所述第二介質(zhì)層101的厚度介于3nm(納米)至2000nm(納米)。

步驟s12：于第二介質(zhì)層101上沉積字線金屬層。

同樣可以通過ald、pvd或者cvd等方法沉積字線金屬層。

步驟s13：刻蝕所述字線金屬層，得到第一字線201和第二字線202。

通過具有字線光刻圖形的掩膜板定義第一字線201和第二字線202的形狀和間距，并刻蝕所述字線金屬層，從而得到第一字線201和第二字線202。在本發(fā)明實(shí)施例中，對所述第一字線201和第二字線202的形狀和間距不做限定，所述第一字線201和第二字線202可以為任意形狀的字線，例如長條形等，而且所述第一字線201和第二字線202可以存在間距、相互平行。本發(fā)明實(shí)施例將以圖3所示的相互平行的、長條形的第一字線201和第二字線202為例詳細(xì)介紹存儲單元的制造方法。在一示例性實(shí)施例中，所述第一字線201和第二字線202可以包括w、ti、ni、al、pt和摻雜多晶硅的一種或多種，且所述第一字線201和第二字線202的電阻率介于2×10^-8ω·m(歐姆·米)至1×10²ω·m(歐姆·米)。

步驟s14：沉積第一材料掩埋第一字線201和第二字線202。

通過步驟s13定義完成第一字線201和第二字線202之后，繼續(xù)沉積第一材料掩埋第一字線201和第二字線202，形成新的第二介質(zhì)層101。

在步驟s2中，參見圖3為本發(fā)明實(shí)施例執(zhí)行步驟s2中所使用的第一光刻圖形的示意圖，同時參見圖4為本發(fā)明實(shí)施例提供的圖3中所示a-a方向的截面結(jié)構(gòu)示意圖。如圖3所示，該第一光刻圖形11定義了多個矩形開口，所述矩形開口的長度方向與第一字線201或第二字線202存在第一角度α，而且，所述矩形開口與第一字線201和第二字線202均部分重合；所述第一光刻圖形用于定義后續(xù)步驟中的柵電極、功函數(shù)墻以及隆起道區(qū)的區(qū)域和形狀。當(dāng)然，需要說明的是，該第一光刻圖形所定義的開口僅是一示例性實(shí)施例，在具體實(shí)施時，也可以為除矩形之外的其他形狀，例如橢圓形、扇環(huán)形狀等，在本發(fā)明實(shí)施例中不做限定；在一優(yōu)選實(shí)施例中，所述開口的形狀可以為弧形，這樣可以定義出弧形的柵電極、功函數(shù)墻以及隆起道區(qū)，而且只要所述第一光刻圖形11所定義的開口與字線存在圖3所示的設(shè)置方式均應(yīng)落入本發(fā)明的保護(hù)范圍。

如圖4所示，基于第一光刻圖形11，刻蝕第二介質(zhì)層101，于第一字線201上形成第一柵溝槽(圖中未標(biāo)識)，于第二字線202上形成第二柵溝槽(圖中未標(biāo)識)；于第一柵溝槽和第二柵溝槽內(nèi)均填充柵金屬，從而形成第一柵電極110和第二柵電極120，第一柵電極110與第一字線201電接觸，第二柵電極120與第二字線202電接觸。根據(jù)第一光刻圖形11所定義的開口，第一柵電極110的長度方向與第一字線201、以及第二柵電極120與第二字線202均成第一角度α，第一柵電極110的部分底面與第一字線201相重合，第二柵電極120的部分底面與第二字線202相重合。優(yōu)選地，第一柵電極110與第一字線201重合面積與第一柵電極110底面積的比例、以及第二柵電極120與第二字線202重合面積與第二柵電極120底面積的比例均介于35％至99.8％。其中，所述第一柵電極110和第二柵電極120可以使用tin、tisix、cosix和nisix的一種或多種的組合，電阻率介于2×10^-8ω·m至1×10²ω·m之間。

在步驟s3中，同樣參見圖3和圖4，基于第一光刻圖形11所定義的開口，于第一柵電極110上形成第一功函數(shù)墻111，并于第一功函數(shù)墻111表面形成第一柵介質(zhì)層112；于第二柵電極120上形成第二功函數(shù)墻121，并于第二功函數(shù)墻121表面形成第二柵介質(zhì)層122；其中，所述第一功函數(shù)墻111的長度方向與第一字線201、以及第二功函數(shù)墻121的長度方向與第二字線202均成第一角度α。可選地，本發(fā)明實(shí)施例中的第一角度α介于25度至35度，這樣通過控制第一角度α，可以優(yōu)化存儲單元的排布，使得利用所述存儲單元制備存儲器時能夠達(dá)到最優(yōu)布局，從而提高存儲器的集成度。而且，所述第一功函數(shù)墻111和第一字線201的交疊部分，與所述第二功函數(shù)墻121和第二字線202的交疊部分對稱設(shè)置，在一示例性實(shí)施例中，所述對稱設(shè)置可以理解為沿器件延伸方向例如圖3所示的a-a方向的對稱設(shè)置。另外，所述第一功函數(shù)墻111和第二功函數(shù)墻121可以使用tin層或摻雜多晶硅層，通過調(diào)控第一功函數(shù)墻111和第二功函數(shù)墻121與有源層102的功函數(shù)差，能夠在相應(yīng)的隆起道區(qū)內(nèi)形成內(nèi)建電勢，例如對于增強(qiáng)型的晶體管而言，可以通過控制功函數(shù)差在有源層102內(nèi)形成耗盡區(qū)，進(jìn)而通過施加?xùn)烹妷旱窒麅?nèi)建電勢，控制溝道導(dǎo)通。另外，對于第一柵介質(zhì)層112以及第二柵介質(zhì)層122，當(dāng)所述第一功函數(shù)墻111和第二功函數(shù)墻121為tin時可以通過沉積的方式在第一功函數(shù)墻111和第二功函數(shù)墻121的頂面和兩個側(cè)面分別形成第一柵介質(zhì)層112和第二柵介質(zhì)層122；當(dāng)所述第一功函數(shù)墻111和第二功函數(shù)墻121為多晶硅時，可以通過氧化的方式，在第一功函數(shù)墻111和第二功函數(shù)墻121的頂面和兩個側(cè)面分別形成第一柵介質(zhì)層112和第二柵介質(zhì)層122；所述第一柵介質(zhì)層112和第二柵介質(zhì)層122可以為sin、sion和sio2的一種或多種的組合，且電阻率介于2×10¹¹ω·m(歐姆·米)至1×10²⁵ω·m(歐姆·米)。

在步驟s4中，參見圖5，沉積有源層102，于覆蓋第一功函數(shù)墻111的有源層102形成第一隆起道區(qū)1021，于覆蓋第二功函數(shù)墻121的有源層102形成第二隆起道區(qū)1022，于第一功函數(shù)墻111和第二功函數(shù)墻121之間的有源層102形成漏區(qū)1023，于靠近第一功函數(shù)墻111的剩余有源層102形成第一源區(qū)1024，于靠近第二功函數(shù)墻121的剩余有源層102形成第二源區(qū)1025。需要說明的是，如圖5所示，所述第一隆起道區(qū)1021為覆蓋在所述第一功函數(shù)墻111的兩個側(cè)面和頂面的有源層102，所述第二隆起道區(qū)1022為覆蓋在第一功函數(shù)墻111的兩個側(cè)面和頂面的有源層102；所述漏區(qū)1023為第一功函數(shù)墻111和第二功函數(shù)墻121之間的有源層102；所述第一源區(qū)1024為分布在第一功函數(shù)墻111邊緣、位于第二介質(zhì)層101之上的有源層102，所述第二源區(qū)1025為分布在第二功函數(shù)墻121邊緣、位于第二介質(zhì)層101之上的有源層102。在本發(fā)明實(shí)施例中，所述有源層102可以為硅外延層或多晶硅層，且所述有源層102可以進(jìn)行n型或者p型摻雜，在本發(fā)明實(shí)施例中對摻雜濃度不做限定，本領(lǐng)域技術(shù)人員可以根據(jù)實(shí)際晶體管需求設(shè)置相應(yīng)的摻雜濃度；而且，所述有源層102的厚度介于3nm(納米)至2000nm(納米)。

在步驟s5中，于有源層102表面形成第一介質(zhì)層103，所述第一介質(zhì)層具有一在所述第一功函數(shù)墻和所述第二功函數(shù)墻之間的電極孔1031；于第一源區(qū)1024對應(yīng)的第一介質(zhì)層103側(cè)面、第二源區(qū)1025對應(yīng)的第一介質(zhì)層103側(cè)面、以及漏區(qū)1023對應(yīng)的第一介質(zhì)層103側(cè)面形成第一材料的第一側(cè)墻104；于第一側(cè)墻104側(cè)面形成第二材料的第二側(cè)墻105。同樣參見圖5，如圖5所示，于有源層102表面形成第一介質(zhì)層103，所述第一介質(zhì)層103可以為sin、sion和sio2的一種或多種的組合，電阻率介于2×10¹¹ω·m(歐姆·米)至1×10²⁵ω·m(歐姆·米)之間，而且所述第一介質(zhì)層103可以選用與第二側(cè)墻105相同的材料即第二材料。為了形成第一側(cè)墻104和第二側(cè)墻105，在本發(fā)明實(shí)施例中，步驟s5還可以包括：

步驟s51：基于第四光刻圖形，刻蝕邊緣的有源層102和第一介質(zhì)層103。

參見圖6，為本發(fā)明實(shí)施例提供的一種第四光刻圖形的結(jié)構(gòu)示意圖，同時參見圖7，為按照圖6所示的光刻圖形所形成的存儲單元結(jié)構(gòu)的b-b截面示意圖。所述第四光刻圖形14與第一光刻圖形11的排布方向相同，用于在相鄰的存儲單元之間形成保護(hù)側(cè)墻。根據(jù)圖6所示的第四光刻圖形14，刻蝕存儲單元邊緣的有源層102和第一介質(zhì)層103，從而形成如圖7所示的結(jié)構(gòu)。

步驟s52：沉積第一材料，于第一源區(qū)1024對應(yīng)的第一介質(zhì)層103側(cè)面、第二源區(qū)1025對應(yīng)的第一介質(zhì)層103側(cè)面、以及漏區(qū)1023對應(yīng)的第一介質(zhì)層103側(cè)面形成第一材料的第一側(cè)墻104。

如圖8所示，沉積第一材料，這樣就在第一源區(qū)1024的上方、第一介質(zhì)層103的側(cè)面形成第一側(cè)墻1041、在第二源區(qū)1025的上方、第一介質(zhì)層103的側(cè)面形成第一側(cè)墻1042、以及在漏區(qū)1023的上方、第一介質(zhì)層103的側(cè)面形成第一側(cè)墻1043，同時在本步驟中，第一側(cè)墻104還覆蓋于存儲單元邊緣的側(cè)面。

步驟s53：基于第四光刻圖形14，刻蝕邊緣的第一側(cè)墻104。

參見圖9，基于第四光刻圖形14，刻蝕存儲單元邊緣的第一側(cè)墻104。

在第一種實(shí)施情況下，在執(zhí)行步驟s53時，可以根據(jù)第四光刻圖形14進(jìn)行刻蝕，知道暴露第二介質(zhì)層101為止。

在第二種實(shí)施情況下，還可以基于第四光刻圖形14，在刻蝕掉邊緣的第一側(cè)墻104之后，繼續(xù)刻蝕邊緣的第二介質(zhì)層101，使刻蝕后的第二介質(zhì)層101頂面與未刻蝕的第二介質(zhì)層101頂面存在間距d，最終形成如圖9所示的結(jié)構(gòu)。而且，在具體實(shí)施時，所述間距d介于第一功函數(shù)墻111高度或第二功函數(shù)墻121高度的1％至98％。

步驟s54：沉積第二材料的介質(zhì)層，于第一側(cè)墻104的側(cè)面形成第二側(cè)墻105，并拋光以暴露第一側(cè)墻104的頂面。

參見圖10，于存儲單元的表面沉積第二材料的介質(zhì)層，拋光并暴露第一側(cè)墻104的頂面，這樣就在第一側(cè)墻1041和第一側(cè)墻1042的側(cè)面分別形成了第二側(cè)墻105，所述第二側(cè)墻105用于電學(xué)絕緣相鄰的兩個存儲單元，防止產(chǎn)生干擾或擊穿等。而且，所述第二材料可以為sin、sion和sio2的一種或多種的組合，且電阻率介于2×10¹¹ω·m(歐姆·米)至1×10²⁵ω·m(歐姆·米)，但是在本發(fā)明實(shí)施例中所述第二材料與第一材料需要不同，并且在刻蝕的時候存在選擇性的差異，例如所述第一材料可以為sio2，所述第二材料可以為sin等，當(dāng)然在具體實(shí)施時，可以選擇使用不同的第一材料和第二材料的組合，在本發(fā)明實(shí)施例中不做限定。

在步驟s6中，參見圖11，為本發(fā)明實(shí)施例提供的一種第二光刻圖形的示意圖，所述第二光刻圖形12長度方向上與字線的夾角與第一光刻圖形11與字線的夾角一致，所述第二光刻圖12形用于定義每個存儲單元中共用的漏電極106。如圖12所示，基于第二光刻圖形12，刻蝕漏區(qū)1023上的第一側(cè)墻1043，形成電極孔1031，并于所述電極孔1031內(nèi)形成漏電極106，本實(shí)施例在函數(shù)墻的夾合空隙就可以做成漏電極，可以大大縮小存儲單元的尺寸；在一示例性實(shí)施例中，所述漏電極106可以包括第一金屬層1061和第二金屬層1062，具體的漏電極106的形成過程可以包括：于電極孔1031內(nèi)沉積第一金屬層1061，然后于第一金屬層1061上沉積第二金屬層1062并填滿所述電極孔1031。在具體實(shí)施時，所述第一金屬層1061包括tin、tisix、cosix和nisix的一種或多種的組合，所述第二金屬層1062包括w、ti、ni、al、pt和摻雜多晶硅的一種或多種的組合，而且所述第一金屬層1061和第二金屬層1062的電阻率介于2×10^-8ω·m(歐姆·米)至1×10²ω·m(歐姆·米)。

在步驟s7中，參見圖13為本發(fā)明實(shí)施例所形成的位線的結(jié)構(gòu)示意圖，同時參見圖14，為圖13所示結(jié)構(gòu)的沿d-d方向的截面圖，在第二光刻圖形12所定義的漏電極106上形成位線300，所述位線300與漏電極106電接觸。在圖13中同時還示出了第四光刻圖形14，由于第四光刻圖14形用于分隔相鄰的存儲單元，因此第四光刻圖形14沿存儲單元中有源層102的延伸方向覆蓋相應(yīng)的存儲單元，這樣如圖13所示，位線300與存儲單元的有源層102的延伸方向存在第二角度β；而且，在本發(fā)明實(shí)施例中第一字線201和第二字線202相互平行，因此位線300與第一字線201和第二字線202分別所成的角度相等，即存在第三角度γ。為了保證多個存儲單元的最優(yōu)分布，可選地，所述第二角度介于12°至60°之間，所述第三角度介于28度至90度。在本發(fā)明實(shí)施例中，所述位線300包括w、ti、ni、al、pt和摻雜多晶硅的一種或多種的組合，電阻率介于2×10^-8ω·m(歐姆·米)至1×10²ω·m(歐姆·米)。參見圖14，通過沉積第一介質(zhì)層103，于位線300的頂部和側(cè)面形成保護(hù)層；當(dāng)然需要說明的是，作為位線300的保護(hù)層可以不選用第一介質(zhì)層103，還可以為其他任意材質(zhì)的絕緣材料作為保護(hù)層，在本發(fā)明實(shí)施例中不做限定。

在步驟s8中，參見圖15，依次交替沉積第一材料和第二材料形成具有多層結(jié)構(gòu)的多介質(zhì)層107。在一示例性實(shí)施例中，所述多層介質(zhì)層包括4層材料層，即材料層1071、材料層1072、材料層1073和材料層1074，其中材料層1071與材料層1073為第一材料的材料層，材料層1072與材料層1074為第二材料的材料層。當(dāng)然，在具體實(shí)施時，所述多介質(zhì)層107可以包括任意多層的材料層，例如6層、8層等，在本發(fā)明實(shí)施例中不做限定。參見圖16，為本發(fā)明實(shí)施例提供的第三光刻圖形的結(jié)構(gòu)示意圖，所述第三光刻圖形13用于定義第一電容的位置區(qū)域以及第二電容的位置區(qū)域，而且，通過第三光刻圖形13定義第一電容于第一源區(qū)1024對應(yīng)位置上、定義第二電容于第二源區(qū)1025對應(yīng)位置上。參見圖17，為圖16所示的e-e方向的剖面圖，基于第三光刻圖形13，自對準(zhǔn)選擇性刻蝕第一材料和第二材料直至暴露有源層102，這樣通過刻蝕掉第三光刻圖形13所定義區(qū)域的多介質(zhì)層107、以及第一側(cè)墻1041和第一側(cè)墻1042，于有源層102的第一源區(qū)1024上形成第一電容溝槽401，以及于有源層102的第二源區(qū)1025上形成第二電容溝槽402，其中，對應(yīng)于所述有源層側(cè)邊設(shè)置的第二側(cè)墻105，與所述第一介質(zhì)層103構(gòu)成所述第一電容溝槽401與所述第一源區(qū)1024連接的第一延伸孔4011，以及第二電容溝槽402與所述第二源區(qū)1025連接的第二延伸孔4021；而且，由于第一材料與第二材料在刻蝕的時候具有刻蝕差異，例如第一材料為sio2，第二材料為sin，大部分的第一材料被刻蝕掉，小部分的第二材料被刻蝕掉，形成階梯狀的電容溝槽。本發(fā)明實(shí)施例通過多介質(zhì)層107的不同材料層交替設(shè)置、以及選擇性刻蝕方式能夠定義出結(jié)構(gòu)復(fù)雜的電容溝槽，為增大電容面積進(jìn)而增大電容量提供基礎(chǔ)，而且由于電容對準(zhǔn)定義在第一源區(qū)1024和第二源區(qū)1025上，也能夠進(jìn)一步減少存儲單元的面積，提高集成度。

在步驟s9中，參見圖18至圖20于第一電容溝槽401內(nèi)依次形成第一電容下極板410、第一電容介質(zhì)層411、第一電容上極板412，形成第一電容；于第二電容溝槽402內(nèi)依次形成第二電容下極板420、第二電容介質(zhì)層421、第二電容上極板422，形成第二電容。在一示例性實(shí)施例中，步驟s9還可以包括：

步驟s91：于第一電容溝槽401內(nèi)形成第一電容下極板410，于第二電容溝槽402內(nèi)形成第二電容下極板420，第一電容下極板410與第一電容溝槽401共形，第二電容下極板420與第二電容溝槽402共形。

如圖18所示，于第一電容溝槽401內(nèi)形成第一電容下極板410，所述第一電容下極板410覆蓋在第一電容溝槽401的內(nèi)壁上，形成與第一電容溝槽401共形的第一電容下極板410；于第二電容溝槽402內(nèi)形成第二電容下極板420，所述第二電容下極板420覆蓋在第二電容溝槽402內(nèi)壁上，形成與第二電容溝槽402共形的第二電容下極板420。在本發(fā)明實(shí)施例中，所述第一電容下極板410和第二電容下極板420可以選用包括tin、tisix、cosix和nisix的一種或多種的組合。

步驟s92：刻蝕位線300上多介質(zhì)層107頂部的第二材料，并暴露第一材料。

同樣參見圖18，基于介質(zhì)層光刻圖形，刻蝕位線300上的多介質(zhì)層107頂部的材料層1074，以及部分第一電容下極板410和第二電容下極板420，并暴露出材料層1073，其中材料層1074為第二材料的材料層，材料層1073為第一材料的材料層。

步驟s93：蝕去暴露出的第一材料。

如圖19所示，蝕去暴露出的所有的第一材料，其中包括材料層1073和材料層1071，這樣第一電容下極板410和材料層1072、材料層1074構(gòu)成制備第一電容的框架結(jié)構(gòu)，同樣地，第二電容下極板420和材料層1072、材料層1074構(gòu)成制備第二電容的框架結(jié)構(gòu)。

步驟s94：于第一電容下極板410的內(nèi)壁和暴露的外壁形成第一電容下極板410，于第二電容下極板420的內(nèi)壁和暴露的外壁形成第二電容介質(zhì)層421。

同樣參見圖19，于第一電容下極板410的內(nèi)壁和暴露的外壁形成第一電容介質(zhì)層411，于第二電容下極板420內(nèi)壁和暴露的外壁形成第二電容介質(zhì)層421，由于第一電容下極板410以及第二電容下極板420的內(nèi)壁和部分的外壁上都分別沉積了第一電容介質(zhì)層411和第二電容介質(zhì)層421，這樣能夠形成三明治結(jié)構(gòu)的電容，進(jìn)一步增大了電容的有效面積從而增大電容。而且，在本發(fā)明實(shí)施例中，為了保證高電容，所述第一電容介質(zhì)層411和第二電容介質(zhì)層421選用相對介電常數(shù)大于10的材料，例如所述第一電容介質(zhì)層411和第二電容介質(zhì)層421可以包括zrox、hfox、zrtiox、ruox、sbox和alox一種或多種的組合。

步驟s95：于第一電容下極板410上形成上第一電容上極板412，于第二電容介質(zhì)層421上形成第二電容上極板422。

如圖19所示，繼續(xù)于在第一電容介質(zhì)層411上形成第一電容上極板412，于第二電容介質(zhì)層421上形成第二電容上極板422；這樣，第一電容下極板410和第一電容上極板412共同夾住第一電容介質(zhì)層411，形成三明治結(jié)構(gòu)的第一電容；第二電容下極板420和第二電容上極板422共同夾住第二電容介質(zhì)層421，形成三明治結(jié)構(gòu)的第二電容。而且，需要說明的是，根據(jù)圖16的光刻圖形所定義的電容形狀，在本發(fā)明實(shí)施例中所述第一電容和第二電容均是圓柱狀的電容。

在步驟s10中，同樣參見圖19，于第一電容上極板412和第二電容上極板422上形成上電極500。在一示例性實(shí)施例中，所述上電極500包括第一電極層5001和第二電極層5002。所述上電極500的形成過程可以包括：于存儲單元的表面沉積第一電極層5001，且該第一電極層5001填滿第一電容溝槽401和第二電容溝槽402；于第一電極層5001上沉積形成第二電極層5002。其中，所述第一電極層5001可以包括w、ti、ni、al、pt和摻雜多晶硅的一種或多種的組合，所述第二電極層5002可以包括tin、tisix、cosix和nisix的一種或多種的組合，而且第一電極層5001和第二電極層5002的電阻率介于2×10^-8ω·m至1×10²ω·m。

參見圖20，本發(fā)明實(shí)施例所提供的存儲單元包括兩個晶體管和兩個電容，其中兩個晶體管共用一個漏電極106，在作為存儲器中的一個重復(fù)模塊工作時，一個晶體管和相應(yīng)的電容可以作為一個重復(fù)單元并完成數(shù)據(jù)的存儲和讀取的操作。如圖20所示，該重復(fù)單元占用的面積為2倍字線半間距2hpbl和2倍位線半間距2hpwl的乘積，其中字線半間距和位線半間距可以相等以f作為標(biāo)記作為最小尺寸，則該重復(fù)單元所占用的面積為4f²，由此本發(fā)明實(shí)施例提供的存儲單元能夠?qū)崿F(xiàn)4f²密集排列從而具有很高的集成度。

由上述實(shí)施例的描述可見，本發(fā)明實(shí)施例提供的一種存儲單元的制造方法，通過提供襯底100，并于所述襯底100上形成被第二介質(zhì)層101掩埋的第一字線201和第二字線202；基于第一光刻圖形11刻蝕第二介質(zhì)層101，于第一字線201上形成第一柵溝槽，于第二字線202上第二柵溝槽；于第一柵溝槽和第二柵內(nèi)填充柵金屬形成第一柵電極110，于第二柵溝槽內(nèi)填充柵金屬形成第二柵電極120；基于第一光刻圖形11，于第一柵電極110上形成第一功函數(shù)墻111，并于第一功函數(shù)墻111表面形成第一柵介質(zhì)層112；于第二柵電極120上形成第二功函數(shù)墻121，并于第二功函數(shù)墻121表面形成第二柵介質(zhì)層122；其中，所述第一功函數(shù)墻111的長度方向與第一字線201，以及第二功函數(shù)墻121的長度方向與第二字線202，均成第一角度；沉積有源層102，于覆蓋第一功函數(shù)墻111的有源層102形成第一隆起道區(qū)1021，于覆蓋第二功函數(shù)墻121的有源層102形成第二隆起道區(qū)1022，于第一功函數(shù)墻111和第二功函數(shù)墻121之間的有源層102形成漏區(qū)1023，于靠近第一功函數(shù)墻111的剩余有源層102形成第一源區(qū)1024，于靠近第二功函數(shù)墻121的剩余有源層102形成第二源區(qū)1025；于有源層102表面形成第一介質(zhì)層103；于第一源區(qū)1024對應(yīng)的第一介質(zhì)層103側(cè)面、第二源區(qū)1025對應(yīng)的第一介質(zhì)層103側(cè)面、以及漏區(qū)1023對應(yīng)的第一介質(zhì)層103側(cè)面形成第一材料的第一側(cè)墻104；于第一側(cè)墻104側(cè)面形成第二材料的第二側(cè)墻105；基于第二光刻圖形12，刻蝕漏區(qū)1023上的第一側(cè)墻104，形成電極孔1031，并于所述電極孔1031內(nèi)形成漏電極106；于所述漏電極106上沉積形成位線300，所述位線300與漏電極106電接觸，所述位線300與有源層102的延伸方向成第二角度、與第一字線201和第二字線202分別成第三角度；于位線300的頂部和側(cè)面形成保護(hù)層；依次交替沉積第一材料和第二材料形成具有多層結(jié)構(gòu)的多介質(zhì)層107；基于第三光刻圖形13，自對準(zhǔn)選擇性刻蝕第一材料和第二材料直至暴露有源層102，于有源層102的第一源區(qū)1024上形成包括多個階梯狀結(jié)構(gòu)的第一電容溝槽401，以及于有源層102的第二源區(qū)1025上形成包括多個階梯狀結(jié)構(gòu)的第二電容溝槽402；于第一電容溝槽401內(nèi)依次形成第一電容下極板410、第一電容介質(zhì)層411、第一電容上極板412，形成第一電容；于第二電容溝槽402內(nèi)依次形成第二電容下極板420、第二電容介質(zhì)層421、第二電容上極板422，形成第二電容；于第一電容上極板412和第二電容上極板422上形成上電極500。該方法制備的存儲單元中晶體管的隆起道區(qū)沿著功函數(shù)墻的側(cè)面和頂面分布，形成垂直溝道的的晶體管結(jié)構(gòu)，這樣即使在橫向上溝道尺寸縮小，在垂直方向上依然存在隆起道區(qū)，從而抑制短溝道效應(yīng)，使得晶體管能夠在工藝微縮情況下依然具有良好性能；而且，與晶體管電連接的電容，采用了階梯狀的溝槽進(jìn)行制備，且該電容具有雙層介質(zhì)層，有效增大了電容的面積，進(jìn)而提高了電容量；另外，該存儲單元中的重復(fù)單元占用面積能夠達(dá)到4f²，具有很高的集成度。

與本發(fā)明實(shí)施例提供的一種存儲單元的制造方法相對應(yīng)，本發(fā)明實(shí)施例還提供了一種存儲單元，如圖19所示，所述存儲單元包括：一基材；第一字線201和第二字線202，掩埋于所述基材內(nèi)；第一功函數(shù)墻111和第二功函數(shù)墻121，所述第一功函數(shù)墻111設(shè)置于所述基材上并等電位連接所述第一字線201，所述第二功函數(shù)墻121設(shè)置于所述基材上并等電位連接所述第二字線202，所述第一功函數(shù)墻111的長度方向與所述第一字線201之間的夾角以及所述第二功函數(shù)墻121的長度方向與所述第二字線202之間的夾角均成大于0度且小于90度的第一角度，所述第一功函數(shù)墻111的第一部位交疊在所述第一字線201上，所述第二功函數(shù)墻121的第二部位交疊在所述第二字線202上，所述第一功函數(shù)墻111與所述第二功函數(shù)墻121為對稱設(shè)置；第一柵介質(zhì)層112和第二柵介質(zhì)層122，所述第一柵介質(zhì)層112形成于所述第一功函數(shù)墻111的表面，所述第二柵介質(zhì)層122形成于所述第二功函數(shù)墻121的表面；有源層102，沉積于所述基材上，所述有源層102包含一形成于所述第一功函數(shù)墻111和所述第二功函數(shù)墻121之間并呈谷狀凹陷的漏區(qū)1023、一延伸至所述基材上且在所述第一功函數(shù)墻111的一外側(cè)的第一源區(qū)1024、一延伸至所述基材上且在所述第二功函數(shù)墻121的一外側(cè)的第二源區(qū)1025，并且所述有源層102順從所述第一功函數(shù)墻111和所述第二功函數(shù)墻121的外形輪廓而覆蓋于所述第一柵介質(zhì)層112和所述第二柵介質(zhì)層122，以立體膜層覆蓋(3dfilmcoating)方式一體連接所述漏區(qū)1023在所述第一源區(qū)1024與所述第二源區(qū)1025之間；第一介質(zhì)層103，覆蓋于所述有源層102上，所述漏區(qū)1023、所述第一源區(qū)1024與所述第二源區(qū)1025外露于所述第一介質(zhì)層103，所述第一介質(zhì)層103具有一在所述第一功函數(shù)墻111和所述第二功函數(shù)墻121之間的電極孔1031；漏電極106，設(shè)置于所述電極孔1031中並并與所述漏區(qū)1023電接觸；以及位線300，電接觸所述漏電極106，所述位線300與所述有源層102的延伸方向成第二角度，所述位線300與所述第一字線201之間的夾角及與所述第二字線202之間的夾角均成第三角度。

所述基材包含一襯底100以及設(shè)置在所述襯底100上的第二介質(zhì)層101，所述第一字線201和第二字線202被所述第二介質(zhì)層101相互隔開。

所述存儲單元更包括第一柵電極110和第二柵電極120，所述第一柵電極110穿過所述第一介質(zhì)層103而設(shè)置于所述第一字線201上并與所述第一字線201部分重合，所述第二柵電極120穿過所述第一介質(zhì)層103而設(shè)置于所述第二字線202上并與所述第二字線202部分重合。

所述存儲單元更包括：第一電容溝槽401和第二電容溝槽402，所述第一電容溝槽401設(shè)置于所述第一源區(qū)1024上，所述第二電容溝槽402設(shè)置于所述第二源區(qū)1025上；第一電容下極板410和第二電容下極板420，所述第一電容下極板410與所述第一源區(qū)1024電接觸，所述第一電容下極板410沿所述第一電容溝槽401的內(nèi)壁向遠(yuǎn)離所述襯底100的方向延伸，所述第一電容下極板410包括多個階梯狀結(jié)構(gòu)，所述第二電容下極板420與所述第二源區(qū)1025電接觸，所述第二電容下極板420沿所述第二電容溝槽402的內(nèi)壁向遠(yuǎn)離所述襯底100的方向延伸，所述第二電容下極板420包括多個階梯狀結(jié)構(gòu)；第一電容介質(zhì)層411和第二電容介質(zhì)層421，所述第一電容介質(zhì)層411形成于所述第一電容下極板410暴露的表面，所述第二電容介質(zhì)層421形成于所述第二電容下極板420暴露的表面；第一電容上極板412和第二電容上極板422，所述第一電容上極板412形成于所述第一電容介質(zhì)層411暴露的表面，所述第二電容上極板422形成于所述第二電容介質(zhì)層421暴露的表面；以及與所述第一電容上極板412和所述第二電容上極板422均電接觸的上電極500。

所述第一電容上極板412、第一電容介質(zhì)層411、第一電容下極板410構(gòu)成第一電容，所述第二電容上極板422、第二電容介質(zhì)層421、第二電容下極板420構(gòu)成第二電容，所述第一電容和第二電容均為圓柱狀電容。

所述存儲單元更包括對應(yīng)于所述有源層102側(cè)邊設(shè)置的側(cè)墻結(jié)構(gòu)105，所述側(cè)墻結(jié)構(gòu)105與所述第一介質(zhì)層103構(gòu)成所述第一電容溝槽401與所述第一源區(qū)1024連接的第一延伸孔4011，以及第二電容溝槽402與所述第二源區(qū)1025連接的第二延伸孔4021。

所述漏電極106包括第一金屬層1061以及沉積在所述第一金屬層1061上的第二金屬層1062，所述第一金屬層1061與所述漏區(qū)1023電接觸；其中，所述上電極500包括第一電極層5001，以及沉積在所述第一電極層5001上的第二電極層5002，所述第一電極層5001與第一電容上極板412和第二電容上極板422均電接觸。

所述第一字線201、所述第二字線202、所述位線300、所述第一電極層5001和所述第二金屬層1062的材質(zhì)包括鎢(w)、鈦(ti)、鎳(ni)、鋁(al)、鉑(pt)和摻雜多晶硅的一種或多種的組合；所述第二電極層5002、所述第一金屬層1061、所述第一柵電極110和所述第二柵電極120的材質(zhì)包括氮化鈦(tin)、鈦硅化物(tisix)、鈷硅化物(cosix)和鎳硅化物(nisix)的一種或多種的組合；所述第一字線201、所述第二字線202、所述位線300、所述第一金屬層1061、所述第二金屬層1062、所述第一電極層5001、所述第二電極層5002、所述第一柵電極110和所述第二柵電極120的電阻率介于2×10^-8ω·m至1×10²ω·m。

所述有源層102包括硅外延層或多晶硅層，且所述有源層102的厚度介于3nm至2000nm之間。

所述第一功函數(shù)墻111和所述第二功函數(shù)墻121的材質(zhì)包括氮化鈦(tin)或摻雜多晶硅，且所述第一功函數(shù)墻111與所述有源層102的第一隆起道區(qū)1021存在功函數(shù)差，所述第二功函數(shù)墻121與所述有源層102的第二隆起道區(qū)1022存在功函數(shù)差。

所述第一介質(zhì)層103、所述第二介質(zhì)層101、所述第一柵介質(zhì)層112和所述第二柵介質(zhì)層122的材質(zhì)包括氮化硅(sin)、氮氧化硅(sion)和氧化硅(sio2)的一種或多種的組合，且具有介于2×10¹¹ω·m至1×10²⁵ω·m之間的電阻率。

所述第一電容介質(zhì)層411和所述第二電容介質(zhì)層421的材質(zhì)包括氧化鋯(zrox)、氧化鉿(hfox)、氧化鈦鋯(zrtiox)、氧化釕(ruox)、氧化(sbox)和氧化鋁(alox)一種或多種的組合，且具有大于10的相對介電常數(shù)。

所述存儲單元中重復(fù)單元的面積為2倍字線半間距和2倍位線300半間距的乘積。

所述第一功函數(shù)墻111的長度方向與所述第一字線之間的夾角以及所述第二功函數(shù)墻121的長度方向與所述第二字線202之間的夾角均成大于0度且小于90度的第一角度，所述位線300與所述有源層102的延伸方向成第二角度，所述位線300與所述第一字線201之間的夾角及與所述第二字線202之間的夾角均成第三角度，其中所述第一角度介于25度至35度之間，所述第二角度介于12度至60度之間，所述第三角度介于28度至90度之間。

任一的所述第一功函數(shù)墻111的圖形和所述第二功函數(shù)墻121的圖形均包括弧形或矩形。

作為示例，所述存儲單元更包括：第一電容溝槽401和第二電容溝槽402，所述第一電容溝槽401設(shè)置于所述第一源區(qū)1024上，所述第二電容溝槽402設(shè)置于所述第二源區(qū)1025上；第一電容下極板410和第二電容下極板420，所述第一電容下極板410與所述第一源區(qū)1024電接觸，所述第一電容下極板410沿所述第一電容溝槽401的內(nèi)壁向遠(yuǎn)離所述基材的方向延伸，所述第一電容下極板410包括多個階梯狀結(jié)構(gòu)，所述第二電容下極板420與所述第二源區(qū)1025電接觸，所述第二電容下極板420沿所述第二電容溝槽402的內(nèi)壁向遠(yuǎn)離所述基材的方向延伸，所述第二電容下極板420包括多個階梯狀結(jié)構(gòu)；第一電容介質(zhì)層411和第二電容介質(zhì)層421，所述第一電容介質(zhì)層411形成于所述第一電容下極板410暴露的表面，所述第二電容介質(zhì)層421形成于所述第二電容下極板420暴露的表面；第一電容上極板412和第二電容上極板422，所述第一電容上極板412形成于所述第一電容介質(zhì)層411暴露的表面，所述第二電容上極板422形成于所述第二電容介質(zhì)層421暴露的表面；以及與所述第一電容上極板412和所述第二電容上極板422均電接觸的上電極500。

優(yōu)選地，所述第一電容上極板412、第一電容介質(zhì)層411、第一電容下極板410構(gòu)成第一電容，所述第二電容上極板422、第二電容介質(zhì)層421、第二電容下極板420構(gòu)成第二電容，所述第一電容和第二電容為具有延伸根部的不規(guī)則柱狀電容。

本發(fā)明實(shí)施例與上述制造方法實(shí)施例相同之處，可參見上述制造方法實(shí)施例的描述，在此不再贅述。

本發(fā)明實(shí)施例還提供了一種存儲器，該存儲器至少包括上述制造方法和存儲單元裝置實(shí)施例所描述的存儲單元。

參見圖20，沿字線延伸方向相鄰的存儲單元中，同一存儲單元的第一電容和第二電容，以及另外一個存儲單元的第一電容或第二電容，通過三角形上電極500相互連接，構(gòu)成一個電容組；而且，在存儲單元排布上，一存儲單元中第一電容和第二電容連線方向，與另外一存儲單元中第一電容和上述一存儲單元中第二電容連線方向的角度δ介于58度至62度，從而形成三角形的排列方式。當(dāng)然需要說明的是，上述存儲單元的排布方式僅是一示例性實(shí)施例，在具體實(shí)施時，凡是將相鄰存儲單元中的電容以角度δ進(jìn)行排布的方式均應(yīng)落入本發(fā)明的保護(hù)范圍。

綜上所述，本發(fā)明提供了一種存儲單元及存儲器。存儲單元中的晶體管采用垂直溝道結(jié)構(gòu)，使得晶體管的隆起道區(qū)沿著功函數(shù)墻的側(cè)面和頂面分布；存儲單元中的電容通過形成階梯狀結(jié)構(gòu)的電容框架，并采用了雙面電容的結(jié)構(gòu)，增加電容面積。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價值。

上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。