專利名稱：一種基于soi基底的反熔絲單元結(jié)構(gòu)及制備工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種反熔絲單元結(jié)構(gòu)及制備工藝，尤其是一種基于SOI基底的反熔絲
單元結(jié)構(gòu)及制備工藝。
背景技術(shù)：
反熔絲技術(shù)當(dāng)今已有很廣泛的應(yīng)用，主要用于基于反熔絲的PROM、FPGA、PAL等電 路中，是一次編程存儲器的最有效解決方法。反熔絲單元在未編程狀態(tài)下具有高阻特征，典 型值大于109Q ，編程過后具有低阻特征，電阻值一般小于200Q ，更深層次的意義是基于反 熔絲的器件表現(xiàn)出非常好的抗輻射能力，使得在軍事和太空領(lǐng)域得到了很好的應(yīng)用。
反熔絲單元的基本結(jié)構(gòu)是三明治結(jié)構(gòu)。頂層和底層都為導(dǎo)電極板，可以是金屬、高 摻雜多晶硅或高摻雜硅襯底。中間是一層絕緣介質(zhì)層，可以是普通的SiOySiN，也可以是非 晶硅或Si02/SiN/Si02復(fù)合介質(zhì)結(jié)構(gòu)，不同的絕緣介質(zhì)層其絕緣性能、擊穿特性、擊穿后的 電阻大小和可靠性都存在差異。編程的基本原理是，當(dāng)反熔絲開始編程時(shí)，在兩個(gè)導(dǎo)電極板 間加上偏壓，介質(zhì)層的能帶發(fā)生彎曲，形成三角形的勢壘，這相對減少了有效隧穿層厚度， 大量的隧穿載流子聚集在絕緣介質(zhì)層的頂部和底部界面處，這種效應(yīng)引起了電流快速并持 續(xù)地上升到擊穿電流，形成介質(zhì)的FN擊穿。當(dāng)反熔絲擊穿后，由于有大電流產(chǎn)生了焦耳加 熱效應(yīng)，擊穿產(chǎn)生的高溫使得介質(zhì)層熔通，產(chǎn)生了穩(wěn)定的導(dǎo)電通路。 以體硅為基底的反熔絲電路，如反熔絲PROM、 FPGA等，雖然反熔絲存儲單元具有 很強(qiáng)的抗輻射能力，但外圍電路和常規(guī)電路相比并不具有抗輻射優(yōu)勢，因此反熔絲單元的 抗輻射優(yōu)勢并不能得到充分的體現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種基于SOI基底的反熔絲單 元結(jié)構(gòu)及制備工藝，其工藝簡單，兼容性及抗輻射性能好。 按照本發(fā)明提供的技術(shù)方案，所述反熔絲結(jié)構(gòu)，包括體硅襯底及位于體硅襯底上 的二氧化硅埋層；所述二氧化硅埋層上至少布置一個(gè)MOSFET阱區(qū)及至少一個(gè)反熔絲下極 板，所述MOSFET阱區(qū)與反熔絲下極板利用二氧化硅間隔層相間隔；所述MOSFET阱區(qū)及反 熔絲下極板上均生長有第一二氧化硅層，所述第一二氧化硅層上設(shè)置有第一氮化硅層，所 述第一氮化硅層上熱氧化生長有第二二氧化硅層，所述第一二氧化硅層、第一氮化硅層及 第二二氧化硅層分別作為MOSFET的柵介質(zhì)與反熔絲的高阻介質(zhì)；所述第二二氧化硅層上 依次布置有多晶硅層及硅化物層；所述MOSFET阱區(qū)上對應(yīng)的多晶硅層與硅化物層作為 MOSFET的柵極，所述反熔絲下極板區(qū)對應(yīng)的多晶硅層與硅化物層作為反熔絲的上極板；所 述MOSFET阱區(qū)上設(shè)置有MOSFET的源極與漏極。 所述硅化物層為WSi或TiSi。所述二氧化硅埋層的厚度為50 3000nm。所述第
一二氧化硅層的厚度為2 20nm。所述第一二氧化硅層上通過淀積或N2下退火形成氮化 硅層，所述氮化硅層的厚度為8 15nm。所述第二二氧化硅層的厚度為2 5nm。所述多晶硅層的厚度為150 350nm。所述硅化物層的厚度為50 200nm。
所述反熔絲工藝包括如下步驟 步驟一、在體硅襯底上依次布置二氧化硅埋層及硅膜，在硅膜上熱氧化生長一層 20 40nm的第三二氧化硅層，在第三二氧化硅層上通過低壓化學(xué)氣相沉積一層100 200nm的第二氮化硅層； 步驟二、通過對第三二氧化硅層及第二氮化硅層上利用光刻和腐蝕工藝，形成相 間隔的第一有源區(qū)與場區(qū)； 步驟三、在場區(qū)處，通過熱氧化，形成600 800nm的二氧化硅間隔層，所述二氧化 硅間隔層將第一有源區(qū)相隔離；通過濕法蝕刻，去除第一有源區(qū)上的第三二氧化硅層及第 二氮化硅層，形成孤立的第二有源區(qū)； 步驟四、在第二有源區(qū)上，分別通過MOSFET的阱區(qū)、反熔絲下極板區(qū)域的光刻及 離子注入，形成MOSFET阱區(qū)與反熔絲下極板區(qū)； 步驟五、在MOSFET阱區(qū)與反熔絲下極板區(qū)上均生長第一二氧化硅層，在第一二氧 化硅層的表面上布置氮化硅層，在氮化硅層的表面通過熱氧化生長第二二氧化硅層；
步驟六、在第二二氧化硅層的表面通過低壓化學(xué)氣相沉積一層多晶硅層，在多晶 硅層上布置硅化物層； 步驟七、多晶硅層與硅化物層通過干法腐蝕，分別形成MOSFET的柵極及反熔絲的 下極板； 步驟八、通過離子注入的方式，在MOSFET阱區(qū)上分別形成MOSFET的源極及漏極。
在第二有源區(qū)上，通過光刻、注入能量為40 120Kev，密度為1013 1015個(gè)/cm2 的N型雜質(zhì)離子的方式，在第二有源區(qū)上形成反熔絲下極板區(qū)；所述N型雜質(zhì)離子為P或 As。 本發(fā)明的優(yōu)點(diǎn)充分利用SOI工藝技術(shù)和反熔絲技術(shù)在抗輻射上的天然優(yōu)勢，一 種利用Si02/SiN/Si02的復(fù)合介質(zhì)同時(shí)作為反熔絲單元的高阻介質(zhì)層和MOSFET的柵介質(zhì)， 簡化了通常的反熔絲介質(zhì)和MOSFET的柵介質(zhì)分開制備的工藝制程，又增強(qiáng)了 MOSFET的抗 總劑量輻射能力。硅化物層復(fù)合柵結(jié)構(gòu)以提高反熔絲在編程過程中的過電流能力。工藝簡 單、和標(biāo)準(zhǔn)SOI CMOS工藝兼容性好，MOSFET和反熔絲結(jié)構(gòu)緊湊、占用面積小、具有非常好的 抗總劑量輻射和抗單粒子能力。


圖A-l A-7為本發(fā)明反熔絲和MOSFET結(jié)構(gòu)具體工藝實(shí)施的剖面圖，其中 圖A-l為本發(fā)明完成有源區(qū)氧化和有源區(qū)SiN淀積的剖面示意圖。 圖A-2為本發(fā)明完成有源區(qū)腐蝕后的剖面示意圖。 圖A-3為本發(fā)明完成隔離場區(qū)氧化的剖面示意圖。 圖A-4為本發(fā)明完成MOSFET阱注入和反熔絲下極板注入的剖面示意圖。 圖A-5為本發(fā)明完成0N0反熔絲介質(zhì)和MOSFET柵的剖面示意圖。 圖A-6為本發(fā)明完成反熔絲上極板和MOSFET柵淀積的剖面示意圖。 圖A-7為本發(fā)明完成反熔絲上極板和MOSFET柵腐蝕的剖面示意圖。 圖A-8為本發(fā)明完成MOSFET源漏后的剖面示意圖。
具體實(shí)施例方式
下面結(jié)合具體附圖和實(shí)施例對本發(fā)明作進(jìn)一步說明。 圖A-1 圖A-8中圖上標(biāo)識數(shù)字說明100-體硅襯底，101-二氧化硅埋層，102-硅膜，103-第三二氧化硅層，104-第二氮化硅層，105-第一有源區(qū)，106-場區(qū)，107- 二氧化硅間隔層，108-第二有源區(qū)，109-M0SFET阱區(qū)，110-反熔絲下極板，111-第一二氧化硅層，112-第一氮化硅層，113-第二二氧化硅層，114-多晶硅層，115-硅化物層，116-M0SFET的柵極，117-反熔絲的上極板，118-M0SFET的源極，119-M0SFET的漏極。 如圖A-8所示所述二氧化硅埋層101位于體硅襯底100上，所述二氧化硅埋層101上至少布置一個(gè)M0SFET阱區(qū)109及至少一個(gè)反熔絲下極板110，所述M0SFET阱區(qū)109與反熔絲下極板110利用二氧化硅間隔層107相間隔；所述M0SFET阱區(qū)109及反熔絲下極板110上均生長有第一二氧化硅層lll，所述第一二氧化硅層111上設(shè)置有第一氮化硅層112)，所述第一氮化硅層112上熱氧化生長有第二二氧化硅層113，所述第一二氧化硅層111、第一氮化硅層112及第二二氧化硅層113分別作為M0SFET的柵介質(zhì)與反熔絲的高阻介質(zhì)；所述第二二氧化硅層113上依次布置有多晶硅層114及硅化物層115 ;所述M0SFET阱區(qū)109上對應(yīng)的多晶硅層114與硅化物層115作為M0SFET的柵極116，所述反熔絲下極板110上對應(yīng)的多晶硅層114與硅化物層115作為反熔絲的上極板117 ;所述M0SFET阱區(qū)109上設(shè)置有M0SFET的源極118與漏極119。
上述反熔絲的結(jié)構(gòu)，實(shí)現(xiàn)包括如下工藝步驟 步驟一、在體硅襯底100上通過鍵合或氧粒子注入的方式形成一層厚度為50 3000nm的二氧化硅埋層101和厚度為50 1500nm的硅膜102，在硅膜102上通過熱氧化生長一層20 40nm的第三二氧化硅層103，在第三二氧化硅層103上通過低壓化學(xué)氣相沉積一層100 200nm的第二氮化硅層104，如圖A-l所示； 步驟二、通過對第三二氧化硅層103及第二氮化硅層104上利用光刻和腐蝕工藝，形成相間隔的第一有源區(qū)105與場區(qū)106，如圖A-2所示； 步驟三、在場區(qū)106處，通過熱氧化，形成600 800nm的二氧化硅間隔層107，所述二氧化硅間隔層107將兩側(cè)的第一有源區(qū)105相隔離；通過濕法蝕刻，去除第一有源區(qū)105上的第三二氧化硅層103及第二氮化硅層104，形成孤立的第二有源區(qū)108，所述二氧化硅間隔層107將第二有源區(qū)108相間隔，如圖A-3所示； 步驟四、在第二有源區(qū)108上，分別通過M0SFET的阱區(qū)、反熔絲下極板區(qū)域的光刻及離子注入，形成M0SFET阱區(qū)109與反熔絲下極板110，所述二氧化硅埋層101上至少包括一個(gè)M0SFET阱區(qū)109及至少一個(gè)反熔絲下極板110，M0SFET阱區(qū)109與反熔絲下極板110利用二氧化硅間隔層107相隔離，所述M0SFET阱區(qū)109用于對反熔絲編程狀態(tài)的控制；所述反熔絲下極板110通過在第二有源區(qū)108上，利用光刻、注入能量為40 120Kev，密度為10i3 10i5個(gè)/cm2的p或As的n型雜質(zhì)離子的方式形成；如圖a-4所示； 步驟五、在M0SFET阱區(qū)109與反熔絲下極板110上均生長厚度為2 20nm的第一二氧化硅層lll，在第一二氧化硅層111上通過淀積或^下退火的方式形成一層厚度為8 15nm的第一氮化硅層112，在第一氮化硅層112的表面通過熱氧化生長第二二氧化硅層113，所述M0SFET阱區(qū)109上的第一二氧化硅 111、第一氮化硅層112及第二二氧化硅層113作為M0SFET的柵介質(zhì)；所述反熔絲下極板110上的第一二氧化硅層111、第一氮化硅層112及第二二氧化硅層113作為反熔絲的介質(zhì)層，形成了 0N0的介質(zhì)層，M0SFET的柵介質(zhì)與反熔絲的介質(zhì)層同時(shí)形成，簡化了通常的反熔絲的介質(zhì)層和MOSFET的柵介質(zhì)分開制備的工藝流程，同時(shí)增強(qiáng)了 M0SFET的抗總劑量輻射能力，如圖A-5所示；
步驟六、在第二二氧化硅層113的表面通過低壓化學(xué)氣相沉積一層厚度為150 350nm的多晶硅層114，在多晶硅層114上布置硅化物層115，所述多晶硅層114與硅化物層115的復(fù)合柵結(jié)構(gòu)，用以提高反熔絲在編程過程中的過電流能力，工藝簡單，和標(biāo)準(zhǔn)的SOICMOS工藝兼容性好，所述硅化物層115為WSi或TiSi，所述硅化物層115的厚度為50 200nm，如圖A-6所示; 步驟七、多晶硅層114與硅化物層115通過干法腐蝕，分別形成M0SFET的柵極116及反熔絲的下極板117，所述M0SFET和反熔絲結(jié)構(gòu)緊湊，占用面積小，具有非常好的抗總劑量輻射和抗單粒子能力，如圖A-7所示； 步驟八、通過離子注入的方式，在M0SFET阱區(qū)109上分別形成M0SFET的源極118及漏極119，所述M0SFET的柵極116、源極118及漏極119形成，如圖A-8所示。
本發(fā)明是基于S0I基片的反熔絲單元結(jié)構(gòu)及其制備工藝，充分利用S0I工藝技術(shù)和反熔絲技術(shù)在抗輻射上的天然優(yōu)勢，使得基于此工藝技術(shù)的PR0M和FPGA電路具有天然的抗輻射性能。 一種第一二氧化硅層111、第一氮化硅層112及第二二氧化硅層113形成的復(fù)合介質(zhì)同時(shí)作為反熔絲單元的介質(zhì)層和MOSFET的柵介質(zhì)，簡化了通常的反熔絲介質(zhì)和M0SFET的柵介質(zhì)分開制備的工藝制程，又增強(qiáng)了 M0SFET的抗總劑量輻射能力。多晶硅層114與硅化物層115形成的復(fù)合柵結(jié)構(gòu)以提高反熔絲在編程過程中的過電流能力。此技術(shù)具有工藝簡單、和標(biāo)準(zhǔn)SOI CMOS工藝兼容性好，M0SFET和反熔絲結(jié)構(gòu)緊湊、占用面積小、具有非常好的抗總劑量輻射和抗單粒子能力等特點(diǎn)，可用于抗輻射PR0M、 FPGA等電路的研制。
權(quán)利要求
一種反熔絲結(jié)構(gòu)，包括體硅襯底(100)及位于體硅襯底(100)上的二氧化硅埋層(101)，其特征是所述二氧化硅埋層(101)上至少布置一個(gè)MOSFET阱區(qū)(109)及至少一個(gè)反熔絲下極板(110)，所述MOSFET阱區(qū)(109)與反熔絲下極板(110)利用二氧化硅間隔層(107)相間隔；所述MOSFET阱區(qū)(109)及反熔絲下極板(110)上均生長有第一二氧化硅層(111)，所述第一二氧化硅層(111)上設(shè)置有第一氮化硅層(112)，所述第一氮化硅層(112)上熱氧化生長有第二二氧化硅層(113)，所述第一二氧化硅層(111)、第一氮化硅層(112)及第二二氧化硅層(113)分別作為MOSFET的柵介質(zhì)與反熔絲的高阻介質(zhì)；所述第二二氧化硅層(113)上依次布置有多晶硅層(114)及硅化物層(115)；所述MOSFET阱區(qū)(109)上對應(yīng)的多晶硅層(114)與硅化物層(115)作為MOSFET的柵極(116)，所述反熔絲下極板(110)上對應(yīng)的多晶硅層(114)與硅化物層(115)作為反熔絲的上極板(117)；所述MOSFET阱區(qū)(109)上設(shè)置有MOSFET的源極(118)與漏極(119)。
2. 根據(jù)權(quán)利要求l所述的反熔絲結(jié)構(gòu)，其特征是所述硅化物層(115)為WSi或TiSi。
3. 根據(jù)權(quán)利要求l所述的反熔絲結(jié)構(gòu)，其特征是所述二氧化硅埋層(101)的厚度為 50 3000nm。
4. 根據(jù)權(quán)利要求l所述的反熔絲結(jié)構(gòu)，其特征是所述第一二氧化硅層(111)的厚度為2 20nm。
5. 根據(jù)權(quán)利要求l所述的反熔絲結(jié)構(gòu)，其特征是所述第一二氧化硅層(111)上通過 淀積或N2下退火形成氮化硅層(112)，所述氮化硅層(112)的厚度為8 15nm。
6. 根據(jù)權(quán)利要求l所述的反熔絲結(jié)構(gòu)，其特征是所述第二二氧化硅層(113)的厚度 為2 5nm。
7. 根據(jù)權(quán)利要求l所述的反熔絲結(jié)構(gòu)，其特征是所述多晶硅層(114)的厚度為150 350歷。
8. 根據(jù)權(quán)利要求l所述的反熔絲結(jié)構(gòu)，其特征是所述硅化物層(115)的厚度為50 200nm。
9. 一種反熔絲的制備工藝，其特征是，所述工藝包括如下步驟步驟一、在體硅襯底(100)上依次布置二氧化硅埋層(101)及硅膜(102)，在硅膜(102) 上熱氧化生長一層20 40nm的第三二氧化硅層(103)，在第三二氧化硅層(103)上 通過低壓化學(xué)氣相沉積一層100 200nm的第二氮化硅層(104);步驟二、通過對第三二氧化硅層(103)及第二氮化硅層(104)上利用光刻和腐蝕工藝， 形成相間隔的第一有源區(qū)(105)與場區(qū)(106);步驟三、在場區(qū)(106)處，通過熱氧化，形成600 800nm的二氧化硅間隔層(107)， 所述二氧化硅間隔層(107)將第一有源區(qū)(105)相隔離；通過濕法蝕刻，去除第一有源區(qū) (105)上的第三二氧化硅層(103)及第二氮化硅層(104)，形成孤立的第二有源區(qū)(108);步驟四、在第二有源區(qū)(108)上，分別通過MOSFET的阱區(qū)、反熔絲下極板區(qū)域的光刻及 離子注入，形成M0SFET阱區(qū)(109)與反熔絲下極板區(qū)(110);步驟五、在M0SFET阱區(qū)(109)與反熔絲下極板區(qū)(110)上均生長第一二氧化硅層 (lll)，在第一二氧化硅層(111)的表面上布置氮化硅層(112)，在氮化硅層(112)的表面通 過熱氧化生長第二二氧化硅層(113);步驟六、在第二二氧化硅層(113)的表面通過低壓化學(xué)氣相沉積一層多晶硅層(114)，在多晶硅層(114)上布置硅化物層(115);步驟七、多晶硅層(114)與硅化物層(115)通過干法腐蝕，分別形成MOSFET的柵極 (116)及反熔絲的下極板(117);步驟八、通過離子注入的方式，在MOSFET阱區(qū)(109)上分別形成MOSFET的源極(118) 及漏極(119)。
10.根據(jù)權(quán)利要求9所述的反熔絲的制備工藝，其特征是在第二有源區(qū)(108)上，通 過光刻、注入能量為40 120Kev，密度為1013 1015個(gè)/cm2的N型雜質(zhì)離子的方式，在第 二有源區(qū)(108)上形成反熔絲下極板區(qū)(110);所述N型雜質(zhì)離子為P或As。
全文摘要
本發(fā)明涉及一種基于SOI基底的反熔絲單元結(jié)構(gòu)及制備工藝，其包括體硅襯底及位于體硅襯底上的二氧化硅埋層；二氧化硅埋層上至少布置一個(gè)MOSFET阱區(qū)及至少一個(gè)反熔絲下極板，MOSFET阱區(qū)與反熔絲下極板利用二氧化硅間隔層相間隔；所述MOSFET阱區(qū)及反熔絲下極板上均生長有第一二氧化硅層、第一氮化硅層及第二二氧化硅層，第一二氧化硅層、第一氮化硅層及第二二氧化硅層分別作為MOSFET的柵介質(zhì)與反熔絲的高阻介質(zhì)；第二二氧化硅層上依次布置有多晶硅層及硅化物層；MOSFET阱區(qū)上對應(yīng)的多晶硅層與硅化物層作為MOSFET的柵極，反熔絲下極板區(qū)對應(yīng)的多晶硅層與硅化物層作為反熔絲的上極板；MOSFET阱區(qū)上設(shè)置有MOSFET的源極與漏極，其工藝簡單，兼容性及抗輻射性能好。
文檔編號H01L21/84GK101740569SQ200910264969
公開日2010年6月16日 申請日期2009年12月15日 優(yōu)先權(quán)日2009年12月15日
發(fā)明者洪根深, 肖志強(qiáng), 高向東 申請人:無錫中微晶園電子有限公司