專利名稱：具有用于反向偏置編程的高k反熔絲的存儲器單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器裝置，且更具體來說涉及配備有反熔絲的存儲器單元。
技術(shù)背景發(fā)明內(nèi)容本發(fā)明提供一種集成電路及相關(guān)聯(lián)的編程方法。所述集成電路包括具有二極管及 與所述二極管連通的反熔絲的存儲器單元。所述反熔絲經(jīng)構(gòu)造以包括具有K大于3.9 的高K介電材料。此外，利用反向偏置所述存儲器單元的二極管的編程脈沖對所述存 儲器單元進行編程。


圖1是根據(jù)一個實施例顯示包括存儲器單元的集成電路的一部分的截面圖。 圖2根據(jù)另一實施例圖解說明用于對存儲器單元陣列進行編程的方法。 圖3是根據(jù)另一實施例顯示二極管的電流對電壓關(guān)系的曲線圖。 圖4根據(jù)另一實施例顯示三維存儲器單元陣列。
具體實施方式
圖1是顯示根據(jù)一個實施例包括存儲器單元100的集成電路的一部分的截面圖。 盡管僅顯示所述集成電路的一部分，但應(yīng)了解多個存儲器單元IOO可互連成沿兩個方向跨越的陣列。此外，盡管最初將在僅一個層級的存儲器單元ioo的背景下描述僅一個存儲器單元100，但應(yīng)進一步注意，在某些可選實施例中，可垂直地設(shè)置多個層級 的存儲器單元100以形成三維存儲器單元100陣列。將在參照圖4期間在下文中更加 詳細的闡述關(guān)于所述三維陣列實施例的更多信息。如圖1中所示，存儲器單元100配備有二極管105及與二極管105連通的反熔絲 110。 二極管105及反熔絲110定位于字線102與位線104之間。在一個實施例中，反 熔絲110可為二極管各部分之間的介電層，以便在反熔絲110斷裂之后形成二極管 105。將在下文中更加詳細地闡述關(guān)于可能的反熔絲構(gòu)造及相關(guān)操作的更多信息。作為選項，字線102及位線104可采取軌道的形式以用于互連多個存儲器單元100。大體來說，二極管105可包括第一部分106，其第一重摻雜半導(dǎo)體材料具有第 一導(dǎo)電類型(例如，P型、N型)；及至少一個其它部分，其本征半導(dǎo)體材料或摻雜 半導(dǎo)體材料具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型(例如，N型、P型)。在 各種實施例中，反熔絲110可與二極管105的第一部分106接觸(如圖所示)及/或與 二極管105的所述至少一個其它部分接觸。相對于圖1中所示的二極管105的至少一個其它部分，二極管105的第二部分108 可提供有具有第二導(dǎo)電類型的重摻雜半導(dǎo)體材料。此外，二極管105還可包括第三部分109，所述第三部分包括本征或輕摻雜半導(dǎo)體材料。盡管可利用任何材料來構(gòu)造二 極管105,但在一個實施例中，可利用多晶半導(dǎo)體材料(例如，多晶硅)來構(gòu)造二極 管105。當(dāng)然，可利用任何能夠提供二極管105的材料。如進一步顯示，可將二極管105的第一部分106垂直地設(shè)置在二極管105的第二 部分108上。此外，可將二極管105的第三部分109垂直地設(shè)置在二極管105的第一 部分106與二極管105的第二部分108之間。盡管圖1中顯示了一種配置，但應(yīng)注意， 可將二極管105的各部分構(gòu)造為軌道、柱及/或任何其它需要的配置。盡管將反熔絲110描繪成垂直地設(shè)置在二極管105的第一部分106上，但在各種 實施例中，可將反熔絲110垂直地設(shè)置在二極管105的第二部分108以下，及/或垂直 地設(shè)置在二極管105的第一部分106與二極管105的第二部分108之間。舉例來說， 可將反熔絲110垂直地設(shè)置在二極管105的第二部分108與二極管105的第三部分109 之間，及/或設(shè)置在二極管105的第一部分106與二極管105的第三部分109之間。在 一個實施例中，可將反熔絲110設(shè)置在一種導(dǎo)電類型的正濃度與另一種導(dǎo)電類型的負 濃度之間(例如，在P+與N-導(dǎo)電類型之間或在N+與P-導(dǎo)電類型之間)。在使用中，以如下方式將每一存儲器單元100設(shè)置在字線102與位線104之間 可通過將編程電壓施加到相關(guān)聯(lián)字線102與位線104之間對個別存儲器單元100進行 編程。此外，當(dāng)存儲器單元100處于未編程狀態(tài)時，反熔絲IIO可提供對電壓感應(yīng)電 流的阻擋。當(dāng)將充足的編程電壓施加到存儲器單元100時，反熔絲110經(jīng)歷介電擊穿， 且形成穿過反熔絲IIO的永久性導(dǎo)電路徑。此后，二極管105自由地充當(dāng)單向閥，從 而允許電流僅沿一個方向流動。在上述編程期間，存儲器單元100經(jīng)受反向偏置其二極管105的編程脈沖。出于 不久將變得明了的原因，反熔絲110包括具有K大于3.9的高K介電材料。應(yīng)注意， 可在構(gòu)造反熔絲IIO時采用任何髙K介電材料。僅為舉例說明，所述高K介電材料可 為氧化鈦、氧化鉅、氧化鉿及/或氧化鋁。所述列舉并非窮盡性的且不應(yīng)解釋為以任何 方式進行限制，因此可采用具有K大于3.9的任何高K介電材料。通過利用具有高K介電反熔絲110的所述反向偏置編程，可提供將在下文中更加 詳細地加以闡述的各種可選有益特征。然而，應(yīng)注意，闡述下列有益特征是僅出于說 明性目的，而不應(yīng)解釋為以任何方式進行限制。當(dāng)然，可構(gòu)想出其中不存在所述特征的實施例。設(shè)想可利用反向偏置編程技術(shù)及較低K介電反熔絲(例如，二氧化硅)對存儲 器單元進行編程。不同于正向偏置編程技術(shù)，上述反向偏置需要較高的偏置電壓。具 體來說，如將在參照圖3期間變得更加明了，相對于正向偏置，在預(yù)定電壓下為反向 偏置提供的電流量較小。為此，較低K介電反熔絲需要更大的負電壓來提供使所述反 熔絲斷裂必需的電流。所述負電壓是如此高以致于在編程期間可發(fā)生二極管的全反向 擊穿。所述擊穿是其中穿過二極管的電流量隨著電壓而急劇上升的情形(出于包括功 率消耗在內(nèi)的多種原因，并不希望此情形發(fā)生)。因此，在結(jié)合較低K介電反熔絲使 用時，升高的反向偏置電壓在反熔絲斷裂時可能使相關(guān)聯(lián)的二極管升溫及/或損壞以及 消耗大量功率。通過在圖1的存儲器單元的背景下利用包括具有K大于3.9的高K介電材料的反 熔絲，需要較低的編程電壓。具體來說，相對于較低K介電對應(yīng)物，高K介電反熔絲 在斷裂點處展示較低的電流密度。為此，反熔絲在低于二極管的反向擊穿電壓的電壓 下反向斷裂。借助這種特征，不僅存在可能減少任何損壞的可能性，而且還存在減少 所需電流及功率的可選性。盡管高K介電反熔絲可提供上述益處，但其還可在讀取操作期間展示不需要的額 外泄漏?？梢暻闆r通過將高K介電反熔絲加厚到發(fā)生斷裂的電壓的點(這類似于較低 K介電對應(yīng)物)來解決此類泄漏。借助這種設(shè)計，泄漏可少于較低K介電反熔絲所展 示的泄漏且相關(guān)聯(lián)的驅(qū)動器及感測放大器可使用相同電壓。當(dāng)然，當(dāng)較厚的高K介電 反熔絲斷裂時，電流密度遠遠低于較低K介電反熔絲的電流密度，從而提供上述益處。 應(yīng)注意，如將在參照圖3期間變得更加明了，在較高K的情況下，可從二極管的反向 擊穿提供較大的限度。所述實施例進一步促進將在下文中更加詳細地加以闡述的較低功率、多位/層級編 程?？刹捎貌煌亩O管結(jié)構(gòu)。舉例來說，如在共同待決申請案中所闡述的那樣，已 在反向偏置編程框架中利用了P+N二極管配置(即，第一部分106包括P+導(dǎo)電類型， 而第二部分108包括N導(dǎo)電類型)。在另一實施例的背景下，可進一步采用諸如N+P 的額外二極管結(jié)構(gòu)(即，第一部分106包括N+導(dǎo)電類型的而第二部分108包括P導(dǎo) 電類型)。將在參照隨后圖式期間在下文中更加詳細地闡述關(guān)于上述可選益處、各種可選架 構(gòu)特征及/或編程技術(shù)的更多說明性信息。應(yīng)注意，闡述下列信息是出于說明性目的， 而不應(yīng)解釋為以任何方式進行限制?？梢暻闆r合并任何下列特征而排除或不排除所描 述的其它特征。圖2根據(jù)另一實施例圖解說明用于對存儲器單元陣列進行編程的方法200。作為 選項，可利用方法200來對類似于圖1的存儲器單元100的存儲器單元進行編程。當(dāng) 然，然而，可實施方法200來對任何需要的存儲器單元進行編程。此外，盡管在本方 法200的背景下闡述各種操作，但可省略各種操作，且/或當(dāng)然可根據(jù)需要使用未圖解說明的額外操作。最初，在操作202中，開始對至少一個存儲器單元(例如，圖1的存儲器單元100) 進行編程的編程事件，所述至少一個存儲器單元包括二極管及與所述二極管連通的反 熔絲。響應(yīng)于操作202中的所述開始事件，將編程電壓施加到所述至少一個存儲器單 元以反向偏置所述存儲器單元的二極管。如圖所示，可同時將所述編程電壓施加到多個存儲器單元。注意圖2的位1、位 2及位N。當(dāng)然，也涵蓋其中每次對單個存儲器單元進行編程的其它實施例。通過對 所述存儲器單元同時進行編程，可增加隨時間被編程的存儲器單元的數(shù)目。如先前所 提及，可依靠高K介電反熔絲可能需要較少電流的事實促進所述同時存儲器單元編程。此外，可通過減少反熔絲斷裂所需的電流以及通過加厚高K介電反熔絲提供減少 的泄漏來實現(xiàn)上述情形。通過減少反熔絲斷裂所需的電流，電壓從線到二極管的下降 較小。為此，多數(shù)電壓跨越二極管而不是在線中下降，此使得用于同時存儲器單元編 程的功率充足。在一個實施例中，上述編程脈沖可在時間上略長，從而在整體上，可 對更多的存儲器單元進行編程，以使得脈沖長度可上升2-10X的倍數(shù)(舉例來說)， 但將被編程的存儲器單元的數(shù)目可上升10到10,000的倍數(shù)(舉例來說)。作為選項，在操作206中，可在第一吸收條件下將第一吸收脈沖施加到第一存儲 器單元(例如，位1)，所述第一吸收脈沖正向偏置所述存儲器單元的二極管。同樣 地，在操作208中，可在第二吸收條件下將第二吸收脈沖施加到第二存儲器單元(例 如，位2)，所述第二吸收脈沖也正向偏置所述存儲器單元的二極管。如在操作210 中所指示，出于不久將變得明了的原因，可將額外的吸收脈沖施加到額外的存儲器單 元(例如，位N)。應(yīng)注意，吸收脈沖為選項且可以上述方式一次一個地施加到適宜的存儲器單元， 以便為每一位設(shè)定多個層級。當(dāng)然，如果僅存在"接通"及"關(guān)閉"狀態(tài)，則所述吸 收脈沖可能是不必要的。此外，如果在正向偏壓所述二極管時所需電流為足夠高，則 因功率限制而減少可被同時編程的位數(shù)目。因此，如在圖2中所反映，可將不同的吸收脈沖施加到存儲器單元，這將導(dǎo)致每 一存儲器單元的二極管在被接通時能夠展示多個不同電阻中的一者。特定來說，在反烙絲斷裂后，可通過使用所述吸收脈沖迫使較大電流通過其中而使所述二極管具有較 低的電阻。這種現(xiàn)象是由穿過反熔絲形成的細絲因被額外電流加熱而變大所產(chǎn)生。因 此，在一個假設(shè)的多層級編程實例中，"O"狀態(tài)可展示跨越所述單元的IO兆歐，"1" 狀態(tài)可展示1000歐姆，"2"狀態(tài)可展示500歐姆，且"3"狀態(tài)可展示100歐姆。當(dāng) 然，所述電阻水平實質(zhì)上僅為說明性且不應(yīng)解釋為以任何方式進行限制。為此，可通過在高正向偏置下進行吸收來設(shè)定每一存儲器單元的接通電流。此外， 可通過挑選吸收條件(其為賦予一個存儲器單元與另一存儲器單元不同的接通條件) 來設(shè)定接通位的電平。舉例來說，第一存儲器單元可通過3V的正向電壓來設(shè)定或編 程，且可在2V下通過500nA的電流(由于第一電阻的存在)。此外，第二存儲器單元可設(shè)定為5V的正向偏置，這可導(dǎo)致所述第二存儲器單元在2V下通過多于luA的 電流(由于第二電阻的存在)。圖3是根據(jù)另一實施例顯示二極管的電流對電壓關(guān)系的曲線圖300。作為選項， 曲線圖300中所示的電流對電壓的關(guān)系可反映圖1的存儲器單元100的操作。如圖所示，在反熔絲斷裂的電壓-VR與二極管因反向偏置擊穿而損壞的電壓-VB之間提供額外緩沖器302或限度。為此，避免在編程期間損壞二極管，同時提供先前論述的各種可 選益處。如圖所示，在將特定存儲器單元編程之后，經(jīng)編程存儲器單元的電流對電壓 的關(guān)系不同于未編程存儲器單元的電流對電壓的關(guān)系。因此，在使用中，斷裂時的介電強度及電流密度兩者隨著反熔絲的介電常數(shù)的增 大而降低。二極管及反熔絲在編程之前及編程之后作用就如兩個串聯(lián)電阻器。如果正 向偏置所述二極管，則其展示較低電阻使得多數(shù)電壓跨越反熔絲下降。在反向偏置中， 所述二極管具有高電阻。為了對在反向偏置時跨越反熔絲形成的字段進行編程，反熔 絲應(yīng)展示相對于被反向偏置二極管更高的電阻。當(dāng)反向偏置電平仍充分處在反向偏置 擊穿電壓以下時，需要存在此條件(參見緩沖器302)。這是防止二極管實際上反向 擊穿(其可導(dǎo)致二極管的損壞)所必須的。圖4根據(jù)另一實施例顯示三維存儲器單元陣列400。如圖所示，存儲器單元陣列 400可包括多于一個層級的字線402及/或多于一個層級的位線404，其中存儲器單元 406 (例如，圖1的存儲器單元100的二極管105及反熔絲110)形成在所述層級之間。 在本說明的背景下，所述三維陣列實施例的"層級"包括大致定位于共同近似平面中 的多個字線402、多個位線404，及/或多個存儲器單元406。此外，作為選項，位線404層級及/或字線402層級可以單片三維存儲器陣列形式 單片地形成在襯底上。雖然所述襯底可由所需的任何材料來形成，但在一個實施例中， 所述襯底可包括單晶硅。單片三維存儲器陣列是其中多個存儲器層級形成在單個襯底(例如，晶片)上而 無介入襯底的單片三維存儲器陣列。形成一個存儲器層級的層直接沉積或生長在現(xiàn)有 層級的層上方。相反，已通過將存儲器層級形成在單獨襯底上且將所述存儲器層級粘 附在頂部上來構(gòu)造堆疊存儲器?？稍诮雍现笆挂r底變薄或?qū)⑵鋸拇鎯ζ鲗蛹壱瞥?但由于存儲器層級最初形成在單獨襯底上，因此所述存儲器并非真正的單片三維存儲 器陣列。在另一可選實施例中，上面構(gòu)造有存儲器單元的襯底可包括已在單個晶體晶片中 形成的支撐電路，其中所述襯底由經(jīng)平面化的二氧化硅層覆蓋。視情況，在此氧化物 層中可形成開口以適應(yīng)在存儲器層級與其下面的上述電路之間形成電連接?？稍谟谢?沒有下伏粘附促進層(例如，Ti/TiN)的情況下在晶片上方形成鎢(W)層。接下來，可沉積阻擋金屬層(例如，TiN)以防止在首先N+摻雜硅層且隨后(在 相一操作中)N-硅層的后續(xù)沉積期間形成WSi。然后，使用光致抗蝕劑掩模及等離子 輔助干蝕刻將此層堆疊圖案化成軌道。 一旦在圖案化后晶片被清理，便可沉積二氧化的間隙。然后，對此氧化物層進行化學(xué)機械拋光以暴露軌道 頂部處的硅。此后，將p型摻雜物植入晶片以在N-硅的頂部中形成薄層。然后，在所 述表面上沉積或生長反熔絲。隨后，依序沉積TiN、 W及TiN。接下來，沉積P+及P-材料或非慘雜Si。實施 類似的遮掩及蝕刻操作，以使新軌道的主方向垂直于第一軌道的方向。第二圖案化步 驟中的一個不同之處是蝕刻可能需要繼續(xù)通過第二堆疊的層?？赡苓M一步需要在第二 堆疊的軌道之間移除被植入到下部堆疊中的P+材料以防止其短接在一起。 一旦移除所 述P+材料，便可剩下完整或被部分蝕刻的N-材料。所述操作產(chǎn)生字線及位線，其中 在所述字線與位線之間構(gòu)造有二極管/反熔絲組合。預(yù)計可重復(fù)數(shù)次所述過程來構(gòu)造三 維結(jié)構(gòu)。上述說明僅描述了本發(fā)明許多種可能實施方案中的幾種。出于此原因，本詳細說 明打算作為說明性而非限定性說明?？筛鶕?jù)本文中所闡述的說明對本文所揭示實施例 作出各種變化及修改，這并不背離本發(fā)明的范圍及精神。打算僅由上述權(quán)利要求書(包 括所有等效物)來界定本發(fā)明的范圍。此外，上文所描述的實施例是具體計劃為單獨 使用以及以各種組合形式使用。因此，本發(fā)明的范圍未必不包括未在本文中描述的其 它實施例、變化形式及改進形式。
權(quán)利要求
1、一種集成電路，其包含存儲器單元，其包括二極管；及反熔絲，其與所述二極管連通；其中所述反熔絲包括具有K大于3.9的高K介電材料；其中利用反向偏置所述存儲器單元的所述二極管的編程脈沖對所述存儲器單元進行編程。
2、 如權(quán)利要求1所述的集成電路，其中所述二極管包括第一部分，其包括具 有第一導(dǎo)電類型的第一重摻雜半導(dǎo)體材料；及第二部分，其包括具有第二導(dǎo)電類型的 本征半導(dǎo)體材料或摻雜半導(dǎo)體材料，所述第二導(dǎo)電類型與所述第一導(dǎo)電類型相反。
3、 如權(quán)利要求2所述的集成電路，其中所述反熔絲與所述二極管的所述第一部 分接觸。
4、 如權(quán)利要求2所述的集成電路，其中所述反熔絲與所述二極管的所述第二部 分接觸。
5、 如權(quán)利要求2所述的集成電路，其中所述二極管的所述第一部分垂直地設(shè)置 在所述二極管的所述第二部分上。
6、 如權(quán)利要求5所述的集成電路，其中所述反熔絲垂直地設(shè)置在所述二極管的 所述第二部分以下。
7、 如權(quán)利要求5所述的集成電路，其中將所述反熔絲垂直地設(shè)置在所述二極管 的所述第一部分與所述二極管的所述第二部分之間。
8、 如權(quán)利要求5所述的集成電路，其中將所述反熔絲垂直地設(shè)置在所述二極管 的所述第一部分上。
9、 如權(quán)利要求2所述的集成電路，其中所述二極管的所述第二部分包括具有所 述第二導(dǎo)電類型的重摻雜半導(dǎo)體材料，且其中所述二極管進一步包括第三部分，所述 二極管的所述第三部分包括本征或輕摻雜半導(dǎo)體材料，所述二極管的所述第三部分垂 直地設(shè)置在所述二極管的所述第一部分與所述二極管的所述第二部分之間。
10、 如權(quán)利要求9所述的集成電路，其中將所述反熔絲垂直地設(shè)置在所述二極管 的所述第二部分與所述二極管的所述第三部分之間。
11、 如權(quán)利要求9所述的集成電路，其中所述反熔絲垂直地設(shè)置在所述二極管的 所述第一部分與所述二極管的所述第三部分之間。
12、 如權(quán)利要求1所述的集成電路，其中所述高K介電材料是氧化鈦。
13、 如權(quán)利要求l所述的集成電路，其中所述高K介電材料是氧化鉭。
14、 如權(quán)利要求l所述的集成電路，其中所述高K介電材料是氧化鉿。
15、 如權(quán)利要求l所述的集成電路，其中所述高K介電材料是氧化鋁。
16、 如權(quán)利要求l所述的集成電路，其中所述存儲器單元包括在一包括多個字線 及多個位線的存儲器單元陣列中。
17、 如權(quán)利要求16所述的集成電路，其中所述存儲器單元陣列包含多于一個層級的所述字線或多于一個層級的所述位線。
18、 如權(quán)利要求17所述的集成電路，其中所述多于一個層級的位線或多于一個 層級的字線以單片三維存儲器陣列的形式單片地形成在襯底上。
19、 如權(quán)利要求18所述的集成電路，其中所述襯底包含單晶硅。
20、 如權(quán)利要求l所述的集成電路，其中所述二極管包含多晶半導(dǎo)體材料。
21、 如權(quán)利要求20所述的集成電路，其中所述二極管包含多晶硅。
22、 一種用于對存儲器進行編程的方法，所述方法包含 將編程脈沖施加到包括二極管及與所述二極管連通的反熔絲的存儲器單元； 其中所述反烙絲包括具有K大于3.9的高K介電材料； 其中所述編程脈沖反向偏置所述存儲器單元的所述二極管。
23、 如權(quán)利要求22所述的方法，其中在多個可用存儲器狀態(tài)中的一者下對所述 存儲器單元進行編程。
24、 如權(quán)利要求23所述的方法，其中通過將正向偏置所述存儲器單元的所述二 極管的不同吸收脈沖施加到所述存儲器單元而在多于一個存儲器狀態(tài)下對所述存儲器 單元進行編程。
25、 如權(quán)利要求24所述的方法，其中所述施加所述不同吸收脈沖導(dǎo)致所述存儲 器單元的所述二極管在接通時包括不同的電阻。
26、 如權(quán)利要求22所述的方法，且其進一步包含將第一吸收脈沖施加到所述 存儲器單元的所述二極管，及將不同于所述第一吸收脈沖的第二吸收脈沖施加到另一 存儲器單元的二極管。
27、 如權(quán)利要求22所述的方法，其中將編程脈沖同時施加到多個存儲器單元。
28、 如權(quán)利要求27所述的方法，其中在將所述編程脈沖同時施加到所述存儲器 單元時，隨時間被編程的存儲器單元的數(shù)目增加。
29、 一種單片集成電路，其包含單片三維存儲器單元陣列，所述存儲器單元包括多個字線及多個位線，所述三維 存儲器單元陣列具有多于一個層級的所述字線或多于一個層級的所述位線；其中所述存儲器單元中的至少一者包括 二極管，及反熔絲，其與所述二極管連通； 其中所述反熔絲包括具有K大于3.9的高K介電材料；其中利用反向偏置所述存儲器單元的所述二極管的編程脈沖對所述至少一個存 儲器單元進行編程。
30、 如權(quán)利要求29所述的集成電路，其中所述二極管包括第一部分，其包括 第一重摻雜材料；第二部分，其包括第二重摻雜材料；及第三部分，其包括本征或輕 摻雜材料。
31、 如權(quán)利要求30所述的集成電路，其中所述反熔絲與所述二極管的所述第一部分接觸。
32、 如權(quán)利要求30所述的集成電路，其中所述反熔絲與所述二極管的所述第二 部分接觸。
33、 如權(quán)利要求29所述的集成電路，其中所述二極管包含多晶半導(dǎo)體材料。
34、 如權(quán)利要求29所述的集成電路，其中所述多于一個層級的位線或多于一個 層級的字線以單片三維存儲器陣列的形式單片地形成在襯底上。
全文摘要
本發(fā)明提供一種集成電路及相關(guān)聯(lián)的編程方法。所述集成電路包括具有二極管及與所述二極管連通的反熔絲的存儲器單元。所述反熔絲經(jīng)構(gòu)造以包括具有K大于3.9的高K介電材料。此外，利用反向偏置所述存儲器單元的二極管的編程脈沖對所述存儲器單元進行編程。
文檔編號G11C17/16GK101258558SQ200680032247
公開日2008年9月3日 申請日期2006年6月19日 優(yōu)先權(quán)日2005年7月1日
發(fā)明者詹姆斯·M·克利夫斯 申請人:桑迪士克3D公司