專利名稱：基于減小的面積、減小的編程電壓的互補金屬氧化物半導體電子熔絲的可掃描式非易失 ...的制作方法
技術領域：
本發(fā)明一般而言涉及電子裝置及集成電路芯片且，更具體而言，涉及用于積體電路電子裝置的非易失性、可以電子方式編程的存儲器。
背景技術：
存在一電子熔絲(于所屬領域中有時被稱作“eFUSE”)的數個用途和應用，所述用途和應用包括例如，用于微處理器芯片中的大型高速緩沖存儲器的陣列冗余、電子芯片識別、部件編號識別、及熱敏二極管校準。于一冗余應用中，例如，自制作中返回的芯片通常需經測試且往往會發(fā)現(xiàn)一定百分比的芯片(例如)因所述制作制程中可能出現(xiàn)的隨機偶然事故而不良。所述良好、可用芯片的百分比通常被稱作“良率”。冗余可允許在所述測試階段編程一芯片，以便不使用所述芯片的缺陷部分而使用非缺陷的冗余部分，由此增加良率且減少因不可用而必須拋棄的芯片的百分比。電子熔絲的多數應用是以某一方式將所述電子熔絲與一存儲器的使用相結合，例如，作為一存儲器位單元的部分。例如，于電子芯片識別或部件編號識別中，一電子熔絲可用于“編程”一可由數個存儲器位單元組成的非易失性存儲器或將信息寫至所述非易失性存儲器內，且隨后可自所述存儲器讀取所述信息作為一唯一芯片識別符或部件編號識別符。同樣，例如，于熱敏二極管校準中，一用電子熔絲編程的非易失性存儲器可用于保存一測試溫度及在所述測試溫度下讀取的熱敏二極管電壓。
圖1顯示一用于寫入、存儲、及讀取一信息位的現(xiàn)有技術存儲器位單元。存儲器位單元100可包括一可掃描式觸發(fā)器或鎖存器102的電路、熔絲感應電路104、熔絲編程電路106、及箝位電路108。存儲器位單元100還可包括一時鐘緩沖器110，時鐘緩沖器110可自一單個相位時鐘提供一時鐘信號112及時鐘信號112的一互補114。圖2顯示另一存儲器位單元101，存儲器位單元101可使用與圖1中所示存儲器位單元100使用的單個相位時鐘信令相反的兩相位時鐘信令。存儲器位單元101類似于存儲器位單元100且可包括可掃描式觸發(fā)器或鎖存器103、熔絲感應電路104、熔絲編程電路106及箝位電路108。除了鎖存器103可由提供時鐘信號116(圖2中標為φ1)及其互補117(φ1b)與時鐘信號118(φ2)及其互補119(φ2b)的兩相位時鐘來驅動外，鎖存器103的電路可類似于鎖存器102的電路。
現(xiàn)在參照圖1及圖2兩者，例如，當通過在其柵極123(“SENSE_FUSE”)處提供一適宜電壓關斷晶體管121(“M7”)(也稱作SENSE_FUSE被設定為“關斷”)時，鎖存器102、103可獨立于所述電路的其余部分(例如，熔絲感應電路104、熔絲編程電路106及箝位電路108)而操作，從而當晶體管121關斷時，鎖存器102、103被有效地隔離。例如，當晶體管121關斷時，鎖存器102、103兩者中的任何一者均可操作為一可掃描式觸發(fā)器。例如，可將一既定數量(假定64個)的鎖存器102鏈接在一起，可將一既定鎖存器102的輸出120(“SOUT”)連接至線內的下一鎖存器102的輸入122(“SIN”)。然后，鎖存器102的鏈(于此情況下為64個鎖存器102)將存儲饋送至第一鎖存器102的輸入122內的一位序列(稱作“掃描輸入”所述序列)；可將鎖存器102的鏈稱作一“掃描鏈”。于此實例中，由于僅存在64個鏈接在一起的鎖存器102，故僅存儲所輸入任一序列的最近輸入的64個位。
存儲器位單元100、101的熔絲編程電路106可包括一熔絲124。例如，可使用如所屬領域中已知的在頂部上具有一金屬化硅化物層的多晶硅制作熔絲124?？删幊檀鎯ζ魑粏卧?00、101，例如，可通過熔斷或不熔斷熔絲124持久地或非易失性地存儲一已掃描輸入的序列。例如，可通過提供跨越所述熔絲的充足電壓及穿過所述熔絲的充足電流以破壞所述熔絲或改變其電特性(例如，所述熔絲的電阻)來熔斷熔絲124。例如，一未熔斷熔絲可在熔絲124的端子126與128之間具有一約100ohms的標稱電阻，且一熔斷熔絲可在端子126與128之間具有一約5,000ohms的標稱電阻。然后，例如，一具有一熔斷熔絲的存儲器位單元100或101可用于非易失性地存儲一“0”位，而一具有一未熔斷熔絲的存儲器位單元100或101可用于非易失性地存儲一“1”位(或依據所使用的邏輯表達，反之亦然)。
可通過于編程晶體管132(“M9”)的柵極130處提供一適宜的“導通”或“關斷”信號編程熔絲124。例如，可提供柵極130處的信號作為“與非”門138及反相器140所提供的“與”邏輯對兩個輸入134及136實施的一“與”運算。例如，可將輸入134同時提供至所有熔絲(例如，一上述鎖存器102鏈的所有熔絲)，以便因所述“與”邏輯的緣故，僅在不僅輸入134為高且彼特定熔絲的不同輸入136也為高時方可熔斷任一特定熔絲。因此，僅在輸入134為高時發(fā)生編程且可在輸入134為低時防止因高輸入136引起的熔絲的偶然熔斷。假設熔斷熔絲124為合意，可將輸入134及136兩者均設定為高，以在編程晶體管132的柵極130處產生一高或“導通”信號，從而允許晶體管132導通以便可將電壓142(“VDD_4_BLOW”)施加至熔絲124的端子126且導致電流經由熔絲124及晶體管132流至(例如)可能為一接地的節(jié)點144。在熔絲編程操作期間，應關斷感應晶體管121及箝位晶體管148。
為熔斷所述熔絲，通常需要10安培(mA)的電流流過熔絲124及晶體管132。傳統(tǒng)存儲器位單元-例如，位單元100、101-通常通過一1.2伏特(V)的電壓驅動晶體管132的柵極130。因此，為使10mA的電流流過編程晶體管132，必需將晶體管132的漏極電壓抬升得極高，此通常通過使VDD_4_BLOW電壓142名義上約為3.5V且至少超過3.0V來實現(xiàn)。因此，在所述熔絲的編程操作期間，編程晶體管132操作于其低效率飽和區(qū)域內。
用于熔斷所述熔絲所需的相對高電壓(VDD_4_BLOW電壓142)會產生數個缺點。例如，必需將任何電鄰接至熔絲124的晶體管-例如，編程晶體管132-制作成一厚的氧化物晶體管以便可避免因與熔絲124相關聯(lián)的高電壓及高電流導致的損壞。(于圖式中，厚氧化物晶體管由用以表示通道的一粗黑帶來指示，且于圖式中，薄氧化物晶體管由一用以表示通道的正常厚度的線來指示。)因此，感應晶體管121通常需要一具有厚氧化物的保護晶體管146(“M8”)，所述保護晶體管可始終偏壓成“導通”且其唯一功能是將感應晶體管121與熔絲124電隔離并保護其免受熔絲124的損害。類似地，箝位晶體管148(“M10”)通常也需要由厚氧化物制成。
另外，編程晶體管132上相對高熔絲熔斷編程電壓142及隨之而來的高漏極電壓(如上所述)需要編程晶體管132在芯片上具有一較大面積。例如，編程晶體管132通常具有一約40微米的寬度且位單元的整體面積通常約為184.85平方微米。
由此看來，需要一種能以一比現(xiàn)有技術低的電壓操作的存儲器位單元。還需要一種能夠減小用以構建非易失性存儲器的積體電路元件大小的非易失性存儲器。

發(fā)明內容
于一實施例中，一熔絲編程電路包括一編程晶體管，其具有一有效飽和操作區(qū)域；一熔絲，其于所述熔絲的一第一端子處連接至所述編程晶體管；及一編程電壓，其連接至所述熔絲且經連接以在所述有效飽和區(qū)域內驅動編程晶體管。
于另一實施例中，一存儲器位單元包括一編程晶體管，其具有一有效飽和操作區(qū)域；一熔絲，其于所述熔絲的一第一端子處連接所述編程晶體管；及一通至一編程電壓的所述熔絲的連接。所述編程電壓于所述熔絲的一第二端子處連接至所述熔絲，且所述編程電壓用于在所述有效飽和區(qū)域內驅動編程晶體管。
于再一實施例中，一存儲器位單元包括一具有一感應節(jié)點的鎖存電路；一具有一熔絲的熔絲編程電路，所述熔絲具有一連接至一編程電壓的第一端子；及一具有不多于一個晶體管的熔絲感應電路。所述熔絲感應電路具有一連接至所述熔絲節(jié)點且于所述熔絲的一第二端子處連接至所述熔絲的單個感應晶體管。所述位單元還包括一具有一箝位晶體管的箝位電路，所述箝位晶體管于所述熔絲的第一端子處連接至所述熔絲且連接至所述編程電壓。
于尚一實施例中，一集成電路芯片包括復數個存儲器位單元。所述復數個存儲器位單元中的至少一者包括一具有一感應節(jié)點的鎖存器；一具有一有效飽和操作區(qū)域的編程晶體管；一于所述熔絲的一第一端子處連接至所述編程晶體管的熔絲；一電流源，其提供一于所述熔絲的一第二端子處連接至所述熔絲的編程電壓；及一連接至所述編程晶體管柵極的邏輯門電路。所述邏輯門電路以所述編程電壓操作，以便當編程所述熔絲時，所述邏輯門電路能在所述有效飽和區(qū)域內驅動編程晶體管。所述位單元也包括一具有不多于一個晶體管的熔絲感應電路。所述熔絲感應電路具有一連接至所述感應節(jié)點且于所述熔絲的一第二端子處連接至所述熔絲的單個感應晶體管。所述位單元還包括一具有一箝位晶體管的箝位電路，所述箝位晶體管于所述熔絲的第一端子處連接至所述熔絲且連接至所述編程電壓。
于一進一步實施例中，一非易失性存儲器包括用于于一有效飽和區(qū)域內操作一編程晶體管的裝置，以使所述編程晶體管汲取一電流穿過一熔絲，從而熔斷所述熔絲。
于一再進一步實施例中，一種用于編程一電子熔絲的方法包括如下步驟提供一具有一有效飽和區(qū)域的編程晶體管；將一熔絲在所述熔絲的一第一端子處連接至所述編程晶體管；于所述熔絲的一第二端子處提供一編程電壓；及于所述有效飽和區(qū)域內操作編程晶體管。
于一再進一步實施例中，一種用于編程及感測一非易失性存儲器的方法包括一用于將一邏輯信號提供至一編程晶體管的步驟；及一用于在所述邏輯信號為高時于其有效飽和區(qū)域內操作所述編程晶體管由此編程一連接至所述編程晶體管的熔絲的步驟。
于一進一步實施例中，一種用于提供關于一集成電路芯片的芯片識別的方法包括步驟將一位序列掃描輸入至一存儲器位單元的掃描鏈內。所述掃描鏈的至少一個特定第一存儲器位單元具有一第一邏輯門電路、一第一編程晶體管及一第一熔絲。所述方法進一步包括步驟將所述位序列的一第一位饋送至所述第一邏輯門電路的一第一輸入；操作所述第一邏輯門電路以將一第一邏輯信號提供至所述第一編程晶體管；及當所述第一邏輯信號為高時于其有效飽和區(qū)域內操作所述第一晶體管，由此編程連接至所述第一編程晶體管的第一熔絲。
通過參照以下圖式、說明及權利要求書，本發(fā)明的此等及其他特征、方面及優(yōu)點將變得更好理解。


圖1是一圖解說明一現(xiàn)有技術的位單元的示意性電路圖；圖2是一圖解說明一現(xiàn)有技術的位單元的示意性電路圖；圖3是一圖解說明根據本發(fā)明一實施例的一實例性存儲器位單元的示意性電路圖；圖4是一圖解說明根據本發(fā)明另一實施例的一實例性存儲器位單元的示意性電路圖；圖5是一圖解說明根據本發(fā)明一實施例的一用于編程及感測一電子熔絲的方法的流程圖。
具體實施例方式
下文所詳細闡述的說明是目前所能設想的實施本發(fā)明的最佳方法。所述說明不應被理解為局限性含義，而應理解為僅出于圖解說明本發(fā)明一般原理之目的，因為本發(fā)明的范圍是由隨附權利要求書予以最佳界定。
大致上，本發(fā)明的實施例為集成電路芯片提供非易失性存儲器及編程，所述集成電路芯片可用于各種裝置及系統(tǒng)中，其中包括計算機、處理器、控制器及通信系統(tǒng)，特定而言，包括(例如)移動電話的移動通信系統(tǒng)。例如，實施例可用于數個功能例如陣列冗余(例如，用于微處理器芯片中的大型高速緩沖存儲器)、電子芯片識別、部件編號識別、及熱敏二極管校準。例如，芯片識別可具有各種用途，其中包括銷售商出于庫存及質量控制目的的跟蹤，允許(例如)對一芯片制造于何地及何時且于所述芯片上啟用何種特征實施跟蹤。芯片識別也可用來提供數個安全特征，例如，在銷售時由消費者或由零售商輸入的一唯一消費者身份(ID)，以出于(例如)金融交易目的以唯一地識別包含所述芯片的一電話，或提供一口令或存取碼以防止(例如)未授權使用一包含所述芯片的裝置。當然，可能存在更多唯一芯片ID的此類用途且甚至可在同一芯片上設置服務于不同目的的數個芯片ID。還例如，一芯片可經設計具有“除錯”特征，所述“除錯”特征對于產品開發(fā)有用但在所述芯片投入制作后仍具功能性卻并非合意。例如，可使用一實施例禁用制作芯片的此等特征。另外，一實施例可用于提供安全特征，例如，對每一芯片是唯一且(例如)可由一產品的制造商或其消費者編程的口令或存取碼。此數個不同的功能可構建于同一集成電路芯片上且可(例如)包含于諸如一移動電話的移動通信裝置中。
于一實施例中，可既通過減小晶體管的面積且通過將兩個晶體管的功能合而為一來顯著地減小非易失性存儲器電路元件的面積(例如，使用一個晶體管來執(zhí)行現(xiàn)有技術中需要兩個晶體管執(zhí)行的一等效功能的實施例)。例如，一實施例是通過將所述感應晶體管及保護晶體管組合成一個感應晶體管以使所述熔絲感應電路中使用不多于一個的晶體管來減小面積。
一存儲器位單元的面積通常是由所述編程晶體管的寬度支配，因為所述編程晶體管是所述位單元中的最大裝置。因此，所述存儲器位單元的面積可因所述編程晶體管大小的減小而顯著減小。不同于于低效率飽和區(qū)域內操作編程晶體管的現(xiàn)有技術，本發(fā)明的一實施例可于有效飽和區(qū)域內操作編程晶體管，因此允許減小所述編程晶體管的大小。例如，當VDS＞＞VGS-VT(也即，漏極-源極電壓遠大于所述柵極-源極電壓超出所述臨限電壓的量)時，可能發(fā)生“低效率飽和”，因為所述柵極處于欠驅動狀態(tài)。相反，當VDS＞VGS-VT(也即，漏極-源極電壓剛好大于所述柵極-源極電壓超出所述臨限電壓的量)時，可能發(fā)生“有效飽和”，因為所述柵極處于良好驅動狀態(tài)。“低效率飽和”為低效的緣由在于設計者可能不得不憑借增加所述晶體管的大小、所述漏極-源極電壓VDS或其兩者以獲得用于編程(例如，熔斷)熔絲的充足電流。因此，本發(fā)明的一實施例可將編程晶體管的寬度自約40微米減小至約24微米。另一實施例可將位單元的整體面積自約184.85平方微米減小至約98.53平方微米-從而提供約為47％的面積減小。本發(fā)明的再一實施例可將編程電壓自一3.5V的現(xiàn)有技術的典型值(其大于所述芯片上本質可用的任何電壓)減小至一約2.6V的標稱值(其為所述芯片上可用的I/O(輸入/輸出)電壓)。
現(xiàn)在參照圖3，圖中顯示根據本發(fā)明一實施例的存儲器位單元300。圖3顯示一用于寫入、存儲、及讀取一位信息的存儲器位單元300。圖3主要在以下方面不同于圖1及2熔絲感應電路晶體管的數量減少(剛剛所述)；于其有效飽和區(qū)域內操作所述編程晶體管所使用的不同電路及電壓(也剛剛所述)。存儲器位單元300可包括用于一可掃描式觸發(fā)器或鎖存器302、熔絲感應電路304、熔絲編程電路306、及箝位電路308的電路。對各種特征及元件(例如，鎖存器302、熔絲感應電路304、熔絲編程電路306、及箝位電路308)的闡述及操作可分別類似于圖1及2中所示對應編號的特征及元件(例如，鎖存器102、熔絲感應電路104、熔絲編程電路106、及箝位電路108)。同樣地，時鐘緩沖器310、時鐘信號312及其互補314可分別對應于時鐘緩沖器110、時鐘信號112及其互補114。
圖4根據另一實施例顯示另一存儲器位單元301，其可使用與圖3中所示存儲器位單元300使用的單相位時鐘信令相反的兩相位時鐘信令。因此，圖4以圖2不同于圖1的相同方式不同于圖3，且圖3及4提供本發(fā)明實施例與現(xiàn)有技術圖1及2的一類似比較及對照。對各種特征及元件的闡述及操作(例如鎖存器303、時鐘信號316(圖4中標為φ1)及其互補317(φ1b)與時鐘信號318(φ2)及其互補319(φ2b)可類似于圖1及2(尤其于圖2中)中所示對應編號的特征及元件(例如鎖存器103、時鐘信號116及其互補117與時鐘信號118及其互補119)。
現(xiàn)在參照圖3及4兩者，對各種特征及元件的闡述及操作可類似于圖1及2中對應編號的特征及元件。例如輸出320、感應晶體管321、輸入322、熔絲324、端子326及328、編程晶體管332的柵極330、至“與非”門338的輸入334及336、及反相器340可分別對應于輸出120、感應晶體管121、輸入122、熔絲124、端子126及128、編程晶體管132的柵極130、至“與非”門138的輸入134及136、及反向器140。
可通過在編程晶體管332(“M9”)的柵極330處提供一適宜的“導通”或“關斷”邏輯信號來編程熔絲324。例如，可提供柵極330處的邏輯信號作為(例如)一包括“與非”門338及反相器340的邏輯門電路337所提供的一AND運算，邏輯電路337具有兩個輸入334及336。用于熔斷或不熔斷熔絲(例如，編程熔絲324)的邏輯可如同上文闡述的那樣。同樣，例如，可通過將輸出356(“FUSE-OUT”)(其具有與SOUT輸出320相同的邏輯值)連接至BLOW-THIS-FUSE輸入336，依據在輸入322處輸入的一位序列編程熔絲324。例如，可自一電流源(例如，如所屬領域中所熟知，一能夠以所述規(guī)定電壓提供一寬廣范圍電流的電路)提供編程電壓342。于熔絲編程操作期間，應關斷感應晶體管321及箝位晶體管348。
如同通至VDD_4_BLOW編程電壓342的“與非”門338及反相器340的連接339及341所指示的那樣，用于驅動編程晶體管332的邏輯可不同于現(xiàn)有技術的邏輯，因為可以一比現(xiàn)有技術邏輯信號的彼電壓高的電壓驅動本發(fā)明的邏輯信號。例如，由于一可能的實施方案用于以更高電壓(例如，編程電壓342)操作所述邏輯門，因此所述邏輯門也可使用厚氧化物晶體管。于圖式中，通過邏輯門338，340上的粗黑帶指示邏輯門338、340內使用厚氧化物晶體管。(于圖式中，厚氧化物晶體管由一用以表示通道的一粗黑帶指示，且于圖式中，薄氧化物晶體管由一用以表示通道的一正常厚度的線指示。)如于圖3及4中所見，與用于以一約1.2V的標稱柵極電壓驅動編程晶體管的現(xiàn)有技術的邏輯門相比，本發(fā)明的一實施例可使用更高電壓的邏輯來以一與VDD_4-BLOW編程電壓342相同的約2.6V的標稱柵極電壓驅動編程晶體管332。因此，編程晶體管332可于其有效飽和區(qū)域(柵極電壓及漏極電壓約相同)內操作，從而允許其以一比現(xiàn)有技術電路低的電壓傳送更多電流。
例如，于現(xiàn)有技術中或于本發(fā)明實施例中，通常需要10mA的電流流過熔絲324及晶體管332，以熔斷熔絲324。然而，當根據本發(fā)明將晶體管332操作于其有效飽和區(qū)域內時，與現(xiàn)有技術中通常所需的約3.5V電壓相比，所述熔絲可以一較低電壓熔斷(例如，如上所述，小于3.0V或名義上約為2.6V)。例如，當操作于所述有效飽和區(qū)域內時，對于一電壓的小改變，穿過所述晶體管的電流改變可相對大，然而，當根據現(xiàn)有技術操作于低效率飽和區(qū)域內時，一穿過所述晶體管的電流的相對大改變需要相對大的電壓改變。因此，當編程晶體管332操作于所述有效飽和區(qū)域內時，可更有效地熔斷熔絲324。
同樣，由于所述有效飽和區(qū)域內較低的操作電壓及較高的操作效率，因此可減小編程晶體管332的大小(如上所述)且感應晶體管321無需一保護晶體管，以致熔絲感應電路304中可使用一單個厚氧化物晶體管321且不多于一個晶體管，而非兩個晶體管(如現(xiàn)有技術中)，從而進一步減小在芯片上所占用的整體面積(也如上述)。
在編程熔絲324后，決定所述熔絲的狀態(tài)可為合意，也即，熔絲324是處于一熔斷狀態(tài)還是處于一未熔斷狀態(tài)，此被稱作“感測所述熔絲”。為感測熔絲324，可將預充電輸入350(“SENT”)設置得較低以導通晶體管M17，以在感應節(jié)點352處施加一預充電電壓(其也被更簡單地稱作預充電)，以使感應節(jié)點352為高。同時，可將輸入323(SENSE_FUSE)及輸入354(CLAMPON)設置得較高以使晶體管321及348兩者均導通，同時將柵極330固持得較低以使編程晶體管332關斷。因此，可為感應節(jié)點352提供一經過熔絲324的接地路徑。因此，如果熔絲324熔斷，感應節(jié)點352仍可保持高(熔絲324使接地路徑打開)且如果熔絲324未熔斷，感應節(jié)點352可變低(熔絲324關斷接地路徑)。因此，當SETN輸入350返回至高且感應晶體管321反向關斷時，如果熔絲324處于熔斷狀態(tài)，則感應節(jié)點352仍可保持高，而如果熔絲324處于未熔斷狀態(tài)，則感應節(jié)點352可保持低。
總之，如果感應節(jié)點352保持低(熔絲324的狀態(tài)為未熔斷)，則熔絲輸出356(“FUSE_OUT”)可變成低(或“0”)。如果感應節(jié)點352保持高(熔絲324的狀態(tài)為熔斷)，則熔絲輸出356可變成高(或“1”)。由于熔絲輸出356及鎖存器輸出320可始終具有相同的邏輯值，因此可自一鏈接在一起的鎖存器302或303的一掃描鏈的輸出320作為一序列來讀出所有熔絲324的狀態(tài)。
圖5闡述一種用于編程及感測一電子熔絲的方法500，其中所述電子熔絲可包含于(例如)一諸如位單元302或303的存儲器位單元中。于步驟502處，可在一芯片上設置一能夠于其有效飽和區(qū)域內操作的編程晶體管-例如已減小面積的編程晶體管332。于步驟304處，可將編程晶體管332連接至一熔絲324的第一端子328。于步驟306處，可在熔絲324的一第二端子326處提供一第一電壓-例如電壓342，所述第一電壓名義上與用于驅動編程晶體管332的柵極330的邏輯門(例如，門338、340)的一邏輯電壓相同，以便于步驟508處，當編程(例如，熔斷)熔絲324時，編程晶體管332可于其有效飽和區(qū)域內操作。于步驟510處，方法500可繼續(xù)一步驟，所述步驟用于通過將一感應晶體管321提供并連接至熔絲324的第一端子328且將一箝位晶體管348提供并連接至熔絲324的第二端子326來感測一編程熔絲-例如，熔絲324。然后，可于步驟512處通過結合一SETN輸入350操作感應晶體管321及箝位晶體管348，來感測熔絲324的狀態(tài)(例如，熔斷或未熔斷)。
當然，應了解，上述內容涉及本發(fā)明的實例性實施例且可在不背離如隨附權利要求書中所闡明的本發(fā)明精神及范圍內作各種修改。
權利要求
1.一種熔絲編程電路，其包括一編程晶體管，其具有一有效飽和區(qū)域；一熔絲，其于所述熔絲的一第一端子處連接至所述編程晶體管；及一編程電壓，其連接至所述熔絲且經連接以于所述有效飽和區(qū)域內驅動所述編程晶體管。
2.如權利要求1所述的熔絲編程電路，其進一步包括一連接至所述編程晶體管的邏輯門，所述邏輯門以一電壓操作以于所述有效飽和區(qū)域內驅動所述編程晶體管。
3.如權利要求1所述的熔絲編程電路，其進一步包括一連接至所述編程晶體管的邏輯門，所述邏輯門以一與所述編程晶體管的所述漏極電壓大約相同的電壓操作。
4.如權利要求1所述的熔絲編程電路，其中所述編程晶體管具有一小于40微米的寬度。
5.如權利要求1所述的熔絲編程電路，其中連接至所述熔絲的所述編程電壓小于3.0伏特。
6.一種存儲器位單元，其包括一編程晶體管，其具有一有效飽和區(qū)域；一熔絲，其于所述熔絲的一第一端子處連接至所述編程晶體管；及一所述熔絲至一編程電壓的連接，其中所述編程電壓于所述熔絲的一第二端子處連接至所述熔絲；及所述編程電壓用于在所述有效飽和區(qū)域內驅動所述編程晶體管。
7.如權利要求6所述的存儲器位單元，其進一步包括一連接至所述編程晶體管的一柵極的邏輯門，且其中所述邏輯門以所述編程電壓操作。
8.如權利要求6所述的存儲器位單元，其中所述編程電壓與所述編程晶體管的所述漏極電壓大約相同。
9.如權利要求6所述的存儲器位單元，其進一步包括一熔絲感應電路，其具有一連接至所述熔絲的所述第一端子的單個感應晶體管。
10.如權利要求6所述的存儲器位單元，其進一步包括一具有一輸入及一輸出的鎖存器；及一連接至所述編程晶體管的一柵極的邏輯門電路，其中所述鎖存器的所述輸出連接至所述邏輯門電路的一輸入。
11.一種存儲器位單元，其包括一具有一感應節(jié)點的鎖存電路；一具有一熔絲的熔絲編程電路，所述熔絲具有一連接至一編程電壓的第一端子；一具有不多于一個晶體管的熔絲感應電路，所述熔絲感應電路具有一連接至所述感應節(jié)點且于所述熔絲的一第二端子處連接至所述熔絲的單個感應晶體管；及一具有一箝位晶體管的箝位電路，所述箝位晶體管于所述熔絲的所述第一端子處連接至所述熔絲且連接至所述編程電壓。
12.如權利要求11所述的存儲器位單元，其中當所述單個感應晶體管及所述箝位晶體管接通時，給所述感應節(jié)點上的一預充電提供一經過所述熔絲的接地路徑；當所述熔絲處于一熔斷狀態(tài)時，所述感應節(jié)點保持高；及當所述熔絲處于一未熔斷狀態(tài)時，所述感應節(jié)點變低。
13.如權利要求11所述的存儲器位單元，其中當所述熔絲感應電路操作時，一對應于所述熔絲的一狀態(tài)的邏輯值出現(xiàn)在所述鎖存器的一鎖存器輸出處。
14.如權利要求11所述的存儲器位單元，其進一步包括一連接至所述熔絲的所述第二端子的編程晶體管，當所述熔絲感應電路操作時所述編程晶體管被關斷。
15.如權利要求11所述的存儲器位單元，其進一步包括一編程晶體管，其具有一連接至所述熔絲的所述第二端子的漏極，以使所述編程晶體管的所述漏極電壓與所述編程電壓相同；及所述編程晶體管以與所述編程電壓相同的柵極電壓操作以使所述編程晶體管的所述柵極電壓與所述漏極電壓相同，且當編程所述熔絲時所述編程晶體管于其有效飽和區(qū)域內操作。
16.如權利要求11所述的存儲器位單元，其進一步包括一具有一約24微米的寬度的編程晶體管。
17.一種集成電路芯片，其包括復數個存儲器位單元，所述復數個存儲器位單元中的至少一者具有一鎖存器，其具有一感應節(jié)點；一編程晶體管，其具有一有效飽和區(qū)域；一熔絲，其于所述熔絲的一第一端子處連接至所述編程晶體管；一電流源，其提供一于所述熔絲的一第二端子處連接至所述熔絲的編程電壓；一邏輯門電路，其連接至所述編程晶體管的所述柵極，且其中所述邏輯門電路以所述編程電壓操作以便在編程所述熔絲時所述邏輯門電路于所述有效飽和區(qū)域內驅動所述編程晶體管；一熔絲感應電路，其具有不多于一個晶體管，所述熔絲感應電路具有一連接至所述感應節(jié)點且于所述熔絲的一第二端子處連接至所述熔絲的單個感應晶體管；及一箝位電路，其具有一個于所述熔絲的所述第一端子處連接至所述熔絲且連接至所述編程電壓的箝位晶體管。
18.如權利要求17所述的集成電路芯片，其中所述復數個存儲器位單元連接成一掃描鏈。
19.一種非易失性存儲器，其包括用于在一有效飽和區(qū)域內操作一編程晶體管的裝置，其中所述編程晶體管汲取一電流穿過一熔絲，從而熔斷所述熔絲。
20.如權利要求19所述的非易失性存儲器，其進一步包括用于通過使用不多于一個晶體管將一鎖存器的一感應節(jié)點連接至所述熔絲來感測所述熔絲的一狀態(tài)的裝置。
21.一種用于編程一電子熔絲的方法，其包括如下步驟提供一具有一有效飽和區(qū)域的編程晶體管；于一熔絲的一第一端子處將所述熔絲連接至所述編程晶體管；于所述熔絲的一第二端子處提供一編程電壓；及于所述有效飽和區(qū)域內操作所述編程晶體管。
22.如權利要求21所述的方法，其進一步包括一步驟將一邏輯門連接至所述編程電阻器，其中僅當來自所述邏輯門的一邏輯信號為高時才于所述有效飽和區(qū)域內操作所述編程晶體管。
23.如權利要求21所述的方法，其進一步包括如下步驟將不多于一個感應晶體管連接至所述熔絲；將一箝位晶體管連接至所述熔絲；及操作所述感應晶體管及所述箝位晶體管以感測所述熔絲的一狀態(tài)。
24.如權利要求21所述的方法，其進一步包括如下步驟于所述編程電阻器的一漏極處將所述熔絲連接至所述編程晶體管；將一邏輯門電路連接至所述編程電阻器的一柵極；及以所述編程電壓操作所述邏輯門電路，以使所述編程電阻器的一柵極電壓處于所述編程電壓處且所述編程晶體管操作于所述有效飽和區(qū)域內。
25.如權利要求21所述的方法，其進一步包括如下步驟提供一具有一感應節(jié)點的鎖存器；在所述感應節(jié)點與所述熔絲之間連接不多于一個感應晶體管；將一箝位晶體管連接至所述熔絲；操作所述感應晶體管及所述箝位晶體管，以自所述感應節(jié)點提供一經過所述熔絲的接地路徑；及于所述鎖存器的一輸出處輸出所述熔絲的一狀態(tài)。
26.一種用于編程及感測一非易失性存儲器的方法，其包括一用于將一邏輯信號提供至一編程晶體管的步驟；及一用于當所述邏輯信號為高時于其有效飽和區(qū)域內操作所述編程晶體管以由此編程一連接至所述編程晶體管的熔絲的步驟。
27.如權利要求26所述的方法，其進一步包括一用于使用連接至所述熔絲的不多于一個感應晶體管感測所述熔絲的一狀態(tài)的步驟。
28.如權利要求26所述的方法，其進一步包括一用于以一編程電壓操作一邏輯門電路以便以所述編程電壓提供所述邏輯信號的步驟。
29.如權利要求26所述的方法，其進一步包括一用于將所述編程電壓經過所述熔絲提供至所述編程晶體管的所述漏極的步驟；及一用于以所述編程電壓將所述邏輯信號提供至所述編程晶體管的所述柵極以使所述編程晶體管操作于其有效飽和區(qū)域內以熔斷所述熔絲的步驟。
30.如權利要求26所述的方法，其進一步包括一用于使用連接在所述感應節(jié)點與所述熔絲之間的不多于一個晶體管提供一自一感應節(jié)點經過所述熔絲的接地路徑的步驟。
31.一種用于在一集成電路芯片上提供一芯片識別的方法，其包括如下步驟將一位序列掃描至一存儲器位單元的掃描鏈內，所述掃描鏈的一第一存儲器位單元具有一第一邏輯門電路、一第一編程晶體管及一第一熔絲；將所述位序列的一第一位饋送至所述第一邏輯門電路的一第一輸入；操作所述第一邏輯門電路以將一第一邏輯信號提供至所述第一編程晶體管；及當所述第一邏輯信號為高時于其有效飽和區(qū)域內操作所述第一編程晶體管，由此編程連接至所述第一編程晶體管的所述第一熔絲。
32.如權利要求31所述的方法，其中操作所述第一邏輯門電路的所述步驟包括以一編程電壓操作所述第一邏輯門電路以便以所述編程電壓提供所述第一邏輯信號。
33.如權利要求31所述的方法，其中操作所述編程晶體管的所述步驟包括將一編程電壓經過所述第一熔絲提供至所述第一編程晶體管的所述漏極；及以所述編程電壓操作所述第一邏輯門電路以使所述第一編程晶體管的一柵極電壓處于所述編程電壓以使所述第一編程晶體管操作于其有效飽和區(qū)域內以熔斷所述第一熔絲。
34.如權利要求31所述的方法，其進一步包括一步驟使用連接至所述第一熔絲的不多于一個感應晶體管感測所述第一熔絲的一狀態(tài)。
35.如權利要求31所述的方法，其進一步包括一步驟使用連接在所述第一感應節(jié)點與所述第一熔絲之間的不多于一個晶體管提供一自一第一感應節(jié)點經過所述第一熔絲的第一接地路徑。
36.如權利要求31所述的方法，其進一步包括一步驟自所述掃描鏈的一輸出以一位序列形式讀出所述第一熔絲的一狀態(tài)。
全文摘要
本發(fā)明涉及一種包括若干存儲器位單元的集成電路芯片。每一位單元包括一具有一感應節(jié)點的鎖存器；一具有一有效飽和操作區(qū)域的編程晶體管；及一熔絲，其于所述熔絲的一第一端子處連接至所述編程晶體管?？捎谒鋈劢z的一第二端子處將一編程電壓供應至所述熔絲；且將一邏輯門電路連接至所述編程晶體管的柵極。所述邏輯門電路以所述編程電壓操作，以便在編程所述熔絲時，所述邏輯門電路在所述有效飽和區(qū)域內驅動所述編程晶體管。所述位單元還包括一具有不多于一個晶體管的熔絲感應電路。所述有效飽和區(qū)域內的操作允許所述編程晶體管為小型的。結合使用不多于一個的感應晶體管，實現(xiàn)了所述芯片上所述位單元面積的顯著減小。
文檔編號G11C17/18GK1993770SQ200580026117
公開日2007年7月4日 申請日期2005年6月21日 優(yōu)先權日2004年6月25日
發(fā)明者格雷戈里·A·烏維加拉 申請人:高通股份有限公司