專利名稱：一種三極管版圖設(shè)計方法、裝置及一種芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及版圖設(shè)計領(lǐng)域，特別是涉及一種三極管版圖設(shè)計方法、裝置及一種芯片。
背景技術(shù)：
集成電路(簡稱IC)的版圖是對應(yīng)于電路元器件結(jié)構(gòu)的幾何圖形組合，這些幾何 圖形是由不同層的圖形相互組合而成，各層版圖相應(yīng)于不同的工藝步驟，每一層版圖用不 同的圖案來表示。版圖設(shè)計就是將電路元器件以及它們之間的連接關(guān)系轉(zhuǎn)換成版圖的形式 來表示，版圖設(shè)計通常使用專門的設(shè)計工具來完成。 雙極結(jié)型晶體管(Bipolar Junction Transistor-BJT)又稱為半導(dǎo)體三極管，它 是通過一定的工藝將兩個PN結(jié)結(jié)合在一起的器件，有PNP和NPN兩種組合結(jié)構(gòu)。三極管的 外部引出三個極凍電極、發(fā)射極和基極，集電極從集電區(qū)引出，發(fā)射極從發(fā)射區(qū)引出，基極 從基區(qū)引出(基區(qū)在集電區(qū)和發(fā)射區(qū)之間)。 在版圖設(shè)計中，需要遵守工藝廠商提供的設(shè)計規(guī)則，設(shè)計規(guī)則是根據(jù)工藝產(chǎn)品在 正常工作條件下的實際工藝水平和成品率要求，設(shè)置的一組同一工藝層及不同工藝層之間 幾何尺寸的限制。三極管的版圖設(shè)計也需要遵循一定的設(shè)計規(guī)則。 參照圖l，是按照傳統(tǒng)的設(shè)計規(guī)則設(shè)計制作的三極管版圖示意圖。所述三極管 版圖為一矩形形狀，最里層是集電區(qū)(emitter)，中間層是基區(qū)(base)，最外層是發(fā)射區(qū) (collector)。所述三個區(qū)域都是雜質(zhì)注入?yún)^(qū)域，三個區(qū)域之間都留有一定的距離(圖中空 白區(qū)域)。 上述版圖設(shè)計雖然可以滿足目前的工藝生產(chǎn)，但按照上述傳統(tǒng)設(shè)計規(guī)則設(shè)計制作 的版圖面積較大，由此生產(chǎn)出來的芯片面積也較大，造價也很高。而芯片技術(shù)的發(fā)展要求芯 片的面積越來越小，但存儲容量越來越大。顯然，上述傳統(tǒng)設(shè)計已不能滿足芯片技術(shù)的發(fā)展。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種三極管版圖設(shè)計方法及裝置，以解決三極 管版圖面積較大的問題。 相應(yīng)的，本發(fā)明還提供了一種包括所述三極管的芯片，以解決芯片面積較大的問 題。 為了解決上述問題，本發(fā)明公開了一種三極管版圖設(shè)計方法，所述三極管版圖依
次包括集電區(qū)、基區(qū)和發(fā)射區(qū)三個區(qū)域，包括 根據(jù)版圖設(shè)計規(guī)則，設(shè)計基區(qū)與發(fā)射區(qū)之間的距離； 去除集電區(qū)與基區(qū)之間的距離，使基區(qū)與集電區(qū)相接，但在集電區(qū)與基區(qū)之間填
充硅進(jìn)行區(qū)域區(qū)分。
優(yōu)選的，所述方法還包括
僅在所述基區(qū)的一側(cè)設(shè)計基區(qū)通孔。
優(yōu)選的，所述方法還包括 僅在所述發(fā)射區(qū)的一側(cè)設(shè)計發(fā)射區(qū)通孔。 優(yōu)選的，所述版圖為長方形，則僅在寬度所在的一個側(cè)邊設(shè)計通孔。
其中，所述版圖設(shè)計規(guī)則為工藝廠商提供的設(shè)計規(guī)則。 本發(fā)明還提供了一種三極管版圖設(shè)計裝置，所述三極管版圖依次包括集電區(qū)、基 區(qū)和發(fā)射區(qū)三個區(qū)域，包括 基區(qū)與發(fā)射區(qū)間隔設(shè)計單元，用于根據(jù)版圖設(shè)計規(guī)則，設(shè)計基區(qū)與發(fā)射區(qū)之間的 距離； 集電區(qū)與基區(qū)間隔設(shè)計單元，用于去除集電區(qū)與基區(qū)之間的距離，使基區(qū)與集電
區(qū)相接，但在集電區(qū)與基區(qū)之間填充硅進(jìn)行區(qū)域區(qū)分。 優(yōu)選的，所述裝置還包括 基區(qū)通孔設(shè)計單元，用于僅在所述基區(qū)的一側(cè)設(shè)計基區(qū)通孔。
優(yōu)選的，所述裝置還包括 發(fā)射區(qū)通孔設(shè)計單元，用于僅在所述發(fā)射區(qū)的一側(cè)設(shè)計發(fā)射區(qū)通孔。 優(yōu)選的，所述版圖為長方形，則僅在寬度所在的一個側(cè)邊設(shè)計通孔。 本發(fā)明還提供了一種芯片，包括三極管，所述三極管包括集電極、基極和發(fā)射極，
其中基極與集電極之間設(shè)置有用于區(qū)分基極和集電極的薄層硅。 優(yōu)選的，所述基極僅有一個側(cè)面上設(shè)置有通孔。 優(yōu)選的，所述發(fā)射極僅有一個側(cè)面上設(shè)置有通孔。 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點 首先，本發(fā)明設(shè)計的三極管版圖，去除了現(xiàn)有技術(shù)中集電區(qū)與基區(qū)之間的距離，使
基區(qū)與集電區(qū)直接相鄰，從而減小了版圖的面積；而且，在集電區(qū)與基區(qū)之間填充硅進(jìn)行區(qū)
域區(qū)分，從而保證了雜質(zhì)注入所述兩個區(qū)域的準(zhǔn)確性，實現(xiàn)了集電區(qū)與基區(qū)的自校準(zhǔn)。 其次，本發(fā)明在三極管版圖中設(shè)計的通孔，僅設(shè)置在一個方向上，如基區(qū)和發(fā)射區(qū)
僅在一側(cè)設(shè)置通孔，相比現(xiàn)有技術(shù)在四周都設(shè)置通孔的設(shè)計，本發(fā)明進(jìn)一步減小了版圖的面積。 綜上所述，本發(fā)明可以實現(xiàn)版圖面積的最小化，比傳統(tǒng)設(shè)計的三極管版圖小30%， 并且不影響性能。


圖1是現(xiàn)有技術(shù)中的三極管版圖示意圖； 圖2是本發(fā)明實施例所述一種改進(jìn)的三極管版圖示意圖； 圖3是本發(fā)明實施例所述一種改進(jìn)的三極管版圖設(shè)計裝置的結(jié)構(gòu)圖。
具體實施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和具體實 施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明。 針對現(xiàn)有的三極管版圖面積較大的問題，本發(fā)明改進(jìn)了傳統(tǒng)三極管版圖的設(shè)計方法，可以減小版圖面積，從而降低芯片的設(shè)計和生產(chǎn)成本。 參照圖2，本發(fā)明實施例所述一種改進(jìn)的三極管版圖示意圖。下面通過該示意圖來 說明本發(fā)明所述改進(jìn)的版圖設(shè)計方法。 所述三極管版圖包括集電區(qū)、基區(qū)和發(fā)射區(qū)三個區(qū)域，分別對應(yīng)三極管的集電極、 基極和發(fā)射極。版圖中，所述集電區(qū)位于版圖的中心，所述基區(qū)圍在集電區(qū)的四周，所述發(fā) 射區(qū)圍在基區(qū)的四周。 現(xiàn)有技術(shù)中，集電區(qū)與基區(qū)之間、基區(qū)與發(fā)射區(qū)之間都按照設(shè)計規(guī)則留有規(guī)定的
距離，用于間隔各個區(qū)域，而這些間隔距離正是造成版圖面積較大的原因。 基于此原因，本發(fā)明的改進(jìn)思路是減小或去除這些間隔距離，從而減小版圖的面
積。但是，基區(qū)與發(fā)射區(qū)之間的規(guī)定距離是不能改變的，這是由工藝設(shè)計要求所決定的，在
實際的半導(dǎo)體工藝應(yīng)用中，由于三極管的基極和發(fā)射極具有不同電位的井，所以不能直接
連接。因此，本發(fā)明將考慮如何改變集電區(qū)與基區(qū)之間的距離來減小版圖面積。 本發(fā)明提出的一種三極管版圖設(shè)計方法是去除傳統(tǒng)設(shè)計的版圖中集電區(qū)與基區(qū)
之間的距離，使基區(qū)直接與集電區(qū)相接，這樣就可以省去很多傳統(tǒng)設(shè)計所需要的面積。 但是，在按照版圖設(shè)計進(jìn)行工藝生產(chǎn)的過程中，集電區(qū)與基區(qū)這兩個區(qū)域都需要
注入一定濃度的雜質(zhì)，如果直接將這兩個區(qū)域連接起來，就很難在雜質(zhì)注入過程中準(zhǔn)確地
區(qū)分出這兩個區(qū)域的邊界，這將造成集電區(qū)和基區(qū)的雜質(zhì)注入存在很大的工藝偏差，而集
電區(qū)的雜質(zhì)注入精確性會對三極管的性能產(chǎn)生很大的影響。 為了解決此問題，本發(fā)明在相接的集電區(qū)與基區(qū)之間設(shè)計填充一薄層硅，用于區(qū) 分這兩個區(qū)域，參照圖2所示。由于工藝生產(chǎn)時填充硅的工序在雜質(zhì)注入工序之前，因此通 過填充硅可以先精確地確定出集電區(qū)與基區(qū)的區(qū)域范圍，保證后續(xù)工序中不同濃度的雜質(zhì) 能分別準(zhǔn)確注入各自的區(qū)域。在集電區(qū)與基區(qū)直接相接的設(shè)計下，所述填充硅的設(shè)計是對 集電區(qū)與基區(qū)兩個區(qū)域范圍的自動校準(zhǔn)。 此外，對于基區(qū)與發(fā)射區(qū)之間的距離，還是按照設(shè)計規(guī)則進(jìn)行設(shè)計，所述設(shè)計規(guī)則 通常由工藝廠商提供。 綜上所述，在三極管版圖的設(shè)計中，將集電區(qū)與基區(qū)相接，并使用硅區(qū)分集電區(qū)與 基區(qū)的設(shè)計方法，真正在工藝上將集電區(qū)與基區(qū)的直接相接變?yōu)楝F(xiàn)實可能。 一方面，由于去 除了傳統(tǒng)版圖中集電區(qū)與基區(qū)之間的規(guī)定距離，使得版圖的面積減小，從而設(shè)計出的芯片 面積減小，節(jié)約了芯片的制造成本；另一方面，使用硅進(jìn)行雜質(zhì)注入?yún)^(qū)域的自校準(zhǔn)，保證了 注入?yún)^(qū)域的準(zhǔn)確性，進(jìn)一步保證了三極管的性能不受任何影響，而且還可以保證不同三極 管版圖之間的匹配。 基于上述三極管版圖設(shè)計方法，本發(fā)明還提供了一種優(yōu)選的設(shè)計方法，可以實現(xiàn) 版圖面積的最小化。 傳統(tǒng)的三極管版圖中，還需要在集電區(qū)、基區(qū)和發(fā)射區(qū)設(shè)計通孔，該通孔用于連接 金屬層。參照圖l所示，該版圖在三個雜質(zhì)注入?yún)^(qū)域的四周都設(shè)計了多個通孔，而通孔也會 占用版圖的面積。因此，本發(fā)明設(shè)計只在一個方向上打注入孔，可以進(jìn)一步減小版圖的面 積。 參照圖2所示，本發(fā)明設(shè)計的版圖中，發(fā)射區(qū)僅在一側(cè)的位置設(shè)計了通孔，基區(qū)也 僅在一側(cè)設(shè)計通孔，而集電區(qū)僅在中心位置留有通孔。這樣，整個版圖中所設(shè)置的通孔數(shù)量大大減少，極大地節(jié)省了版圖的面積。尤其是基區(qū)通孔和發(fā)射區(qū)通孔的減少，更多地節(jié)省了 基區(qū)和發(fā)射區(qū)的面積。 優(yōu)選的，對于形狀為矩形的三極管版圖，為了進(jìn)一步減小版圖面積，還可以將通孔 僅設(shè)置在寬度所在的一個側(cè)邊。例如，發(fā)射區(qū)僅在寬度所在的一個側(cè)邊設(shè)置通孔，基區(qū)也僅 在寬度所在的一個側(cè)邊設(shè)置通孔，集電區(qū)僅在中心位置設(shè)置通孔。 綜上所述，本發(fā)明中所述通孔的設(shè)計，也進(jìn)一步減小了整個三極管版圖的面積，從 而盡可能地實現(xiàn)版圖面積的最小化。基于上述版圖設(shè)計方法，本發(fā)明設(shè)計的三極管版圖比 傳統(tǒng)設(shè)計的三極管版圖小30%，并且不影響性能。 針對上述三極管版圖設(shè)計方法，本方面還提供了相應(yīng)的裝置實施例。
參照圖3，是本發(fā)明實施例所述一種改進(jìn)的三極管版圖設(shè)計裝置的結(jié)構(gòu)圖。
所述裝置主要包括 基區(qū)與發(fā)射區(qū)間隔設(shè)計單元31，用于根據(jù)版圖設(shè)計規(guī)則，設(shè)計基區(qū)與發(fā)射區(qū)之間 的距離； 集電區(qū)與基區(qū)間隔設(shè)計單元32，用于去除集電區(qū)與基區(qū)之間的距離，使基區(qū)與集 電區(qū)相接，但在集電區(qū)與基區(qū)之間填充硅進(jìn)行區(qū)域區(qū)分。 所述裝置由于去除了傳統(tǒng)版圖中集電區(qū)與基區(qū)之間的規(guī)定距離，減小了版圖的面
積，并且使用硅進(jìn)行雜質(zhì)注入?yún)^(qū)域的自校準(zhǔn)，保證了注入?yún)^(qū)域的準(zhǔn)確性。 優(yōu)選的，為了進(jìn)一步減小版圖面積，所述裝置還可以包括 發(fā)射區(qū)通孔設(shè)計單元33，用于僅在所述發(fā)射區(qū)的一側(cè)設(shè)計發(fā)射區(qū)通孔； 基區(qū)通孔設(shè)計單元34，用于僅在所述基區(qū)的一側(cè)設(shè)計基區(qū)通孔。 由于通孔也會占用版圖面積，因此只在版圖的一側(cè)設(shè)計通孔，可以進(jìn)一步節(jié)省版
圖的面積。 優(yōu)選的，如果所述版圖為長方形，則所述發(fā)射區(qū)通孔設(shè)計單元33和基區(qū)通孔設(shè)計 單元34還可以僅在寬度所在的一個側(cè)邊設(shè)計通孔，進(jìn)一步實現(xiàn)版圖面積的最小化。
綜上所述，所述裝置設(shè)計出來的三極管版圖不僅面積減小，而且性能不受影響，符 合了芯片技術(shù)的發(fā)展。 基于上述版圖設(shè)計方法和裝置，本發(fā)明還提供了一種芯片結(jié)構(gòu)，與現(xiàn)有技術(shù)所述 的芯片相比較，面積減小，但性能不受影響。 所述芯片包括按照上述版圖設(shè)計方法設(shè)計出來的三極管，所述三極管包括集電 極、基極和發(fā)射極，與現(xiàn)有技術(shù)不同的是其中的基極與集電極之間設(shè)置有用于區(qū)分基極和 集電極的薄層硅。即基極與集電極相接，但通過薄層硅進(jìn)行區(qū)分。 這樣，就大大減小了基極與集電極之間的距離，從而減小了芯片的整體面積；而
且，通過填充硅海保證了雜質(zhì)注入基極與集電極的準(zhǔn)確性，實現(xiàn)了基極與集電極的自校準(zhǔn)。 優(yōu)選的，為了進(jìn)一步減小芯片面積，還可以將通孔僅設(shè)置在一個方向上。 綜上所述，具有上述結(jié)構(gòu)的芯片比現(xiàn)有技術(shù)設(shè)計的芯片面積小，符合了芯片技術(shù)
的發(fā)展趨勢。 本說明書中的各個實施例均采用遞進(jìn)的方式描述，每個實施例重點說明的都是與 其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。對于裝置實施例 而言，由于其與方法實施例基本相似，所以描述的比較簡單，相關(guān)之處參見方法實施例的部分說明即可。 以上對本發(fā)明所提供的一種三極管版圖設(shè)計方法、裝置及一種芯片，進(jìn)行了詳細(xì) 介紹，本文中應(yīng)用了具體個例對本發(fā)明的原理及實施方式進(jìn)行了闡述，以上實施例的說明 只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本 發(fā)明的思想，在具體實施方式
及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng) 理解為對本發(fā)明的限制。
權(quán)利要求
一種三極管版圖設(shè)計方法，所述三極管版圖依次包括集電區(qū)、基區(qū)和發(fā)射區(qū)三個區(qū)域，其特征在于，包括根據(jù)版圖設(shè)計規(guī)則，設(shè)計基區(qū)與發(fā)射區(qū)之間的距離；去除集電區(qū)與基區(qū)之間的距離，使基區(qū)與集電區(qū)相接，但在集電區(qū)與基區(qū)之間填充硅進(jìn)行區(qū)域區(qū)分。
2. 根據(jù)權(quán)利要求1所述的方法，其特征在于，還包括 僅在所述基區(qū)的一側(cè)設(shè)計基區(qū)通孔。
3. 根據(jù)權(quán)利要求1所述的方法，其特征在于，還包括 僅在所述發(fā)射區(qū)的一側(cè)設(shè)計發(fā)射區(qū)通孔。
4. 根據(jù)權(quán)利要求2或3所述的方法，其特征在于 所述版圖為長方形，則僅在寬度所在的一個側(cè)邊設(shè)計通孔。
5. 根據(jù)權(quán)利要求1所述的方法，其特征在于 所述版圖設(shè)計規(guī)則為工藝廠商提供的設(shè)計規(guī)則。
6. —種三極管版圖設(shè)計裝置，所述三極管版圖依次包括集電區(qū)、基區(qū)和發(fā)射區(qū)三個區(qū) 域，其特征在于，包括基區(qū)與發(fā)射區(qū)間隔設(shè)計單元，用于根據(jù)版圖設(shè)計規(guī)則，設(shè)計基區(qū)與發(fā)射區(qū)之間的距離；集電區(qū)與基區(qū)間隔設(shè)計單元，用于去除集電區(qū)與基區(qū)之間的距離，使基區(qū)與集電區(qū)相 接，但在集電區(qū)與基區(qū)之間填充硅進(jìn)行區(qū)域區(qū)分。
7. 根據(jù)權(quán)利要求6所述的裝置，其特征在于，還包括基區(qū)通孔設(shè)計單元，用于僅在所述基區(qū)的一側(cè)設(shè)計基區(qū)通孔。
8. 根據(jù)權(quán)利要求6所述的裝置，其特征在于，還包括發(fā)射區(qū)通孔設(shè)計單元，用于僅在所述發(fā)射區(qū)的一側(cè)設(shè)計發(fā)射區(qū)通孔。
9. 根據(jù)權(quán)利要求7或8所述的裝置，其特征在于所述版圖為長方形，則僅在寬度所在的一個側(cè)邊設(shè)計通孔。
10. —種芯片，包括三極管，其特征在于，所述三極管包括集電極、基極和發(fā)射極，其 中基極與集電極之間設(shè)置有用于區(qū)分基極和集電極的薄層硅。
11. 根據(jù)權(quán)利要求10所述的芯片，其特征在于所述基極僅有一個側(cè)面上設(shè)置有通孔。
12. 根據(jù)權(quán)利要求IO所述的芯片，其特征在于所述發(fā)射極僅有一個側(cè)面上設(shè)置有通孔。
全文摘要
本發(fā)明提供了一種三極管版圖設(shè)計方法及裝置，以解決三極管版圖面積較大的問題。所述三極管版圖依次包括集電區(qū)、基區(qū)和發(fā)射區(qū)三個區(qū)域，所述方法包括根據(jù)版圖設(shè)計規(guī)則，設(shè)計基區(qū)與發(fā)射區(qū)之間的距離；去除集電區(qū)與基區(qū)之間的距離，使基區(qū)與集電區(qū)相接，但在集電區(qū)與基區(qū)之間填充硅進(jìn)行區(qū)域區(qū)分。本發(fā)明去除了現(xiàn)有技術(shù)中集電區(qū)與基區(qū)之間的距離，使基區(qū)與集電區(qū)直接相鄰，從而減小了版圖的面積；而且，在集電區(qū)與基區(qū)之間填充硅進(jìn)行區(qū)域區(qū)分，從而保證了雜質(zhì)注入所述兩個區(qū)域的準(zhǔn)確性，實現(xiàn)了集電區(qū)與基區(qū)的自校準(zhǔn)。此外，本發(fā)明還提供了一種包括所述三極管的芯片，可以減小芯片面積。
文檔編號G06F17/50GK101719186SQ20091024386
公開日2010年6月2日 申請日期2009年12月23日 優(yōu)先權(quán)日2009年12月23日
發(fā)明者馮春磊 申請人:北京中星微電子有限公司