專利名稱：一種頻率合成器芯片版圖結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計技術(shù)領(lǐng)域，特別涉及一種頻率合成器芯片版圖結(jié)構(gòu)。
背景技術(shù)：
隨著無線通信技術(shù)的發(fā)展，頻率合成器作為本地振蕩器得到越來越廣泛的應(yīng)用。傳統(tǒng)整 數(shù)N分頻頻率合成器的缺點是頻率分辨率等于參考頻率，然而在許多應(yīng)用系統(tǒng)中，對頻率合 成器的頻率分辨率要求較高。Fractional-N頻率合成器是在參考頻率不變的情況下，實現(xiàn)比 任何單環(huán)整數(shù)分頻頻率合成器更小的步進(jìn)，從而解決了傳統(tǒng)整數(shù)分頻頻率合成器頻率分辨率 低的限制。但是這種Fractional-N頻率合成器由于存在大量的數(shù)字單元、模擬單元和射頻單 元，所以使得Fractional-N頻率合成器的版圖設(shè)計顯得十分重要，尤其是具有高頻率S波段 的Fractiona1-N頻率合成器，如果其版圖設(shè)計不合理，就會導(dǎo)致整個Fractiona1-N頻率合成 器設(shè)計失敗，因此有必要提出一種合理的高頻率Fractiona1-N頻率合成器版圖設(shè)計方案。

發(fā)明內(nèi)容
為了解決由于版圖設(shè)計不合理，導(dǎo)致頻率合成器芯片設(shè)計失敗的問題，本發(fā)明提供了一 種頻率合成器芯片版圖結(jié)構(gòu)，所述頻率合成器芯片版圖由第一版圖區(qū)、第二版圖區(qū)、第三版 圖區(qū)、第四版圖區(qū)、第五版圖區(qū)和第六版圖區(qū)組成；所述第一版圖區(qū)、第二版圖區(qū)、第三版 圖區(qū)、第四版圖區(qū)和第五版圖區(qū)位于所述頻率合成器芯片版圖的中央；所述第一版圖區(qū)與第 二版圖區(qū)相連，所述第二版圖區(qū)與第五版圖區(qū)相連，所述第二版圖區(qū)與第四版圖區(qū)相連，所 述第四版圖區(qū)與第三版圖區(qū)相連，所述第四版圖區(qū)與第五版圖區(qū)相連；所述第六版圖區(qū)平均 分布在所述頻率合成器芯片版圖的四周和四個角上。
所述第一版圖區(qū)為振蕩器版圖區(qū)，所述振蕩器版圖區(qū)由一個2. 5圈電感和多個電容及晶 體管組成，所述電容和晶體管以所述電感為中心軸對稱分布。
所述第二版圖區(qū)為振蕩器緩沖版圖區(qū)，所述振蕩器緩沖版圖區(qū)由一個5. 5圈電感和多個 電容及晶體管組成，所述電容和晶體管以所述電感為中心軸對稱分布。
所述第三版圖區(qū)為調(diào)制器版圖區(qū)，所述調(diào)制器版圖區(qū)通過數(shù)字流程自動產(chǎn)生布局布線， 并且在其周圍有深N阱隔離帶。所述第四版圖區(qū)為分頻器、電荷泵和鑒頻鑒相器版圖區(qū)，具體包括一個多模分頻器版圖 、 一個電荷泵版圖和一個鑒頻鑒相器版圖，并且在其周圍有深N阱隔離帶。 所述第五版圖區(qū)為基準(zhǔn)版圖區(qū)，具體包括電流基準(zhǔn)版圖和電壓基準(zhǔn)版圖。 所述第六版圖區(qū)為輸入輸出接口版圖區(qū)，具體包括32個平行式輸入輸出接口版圖和4個 角連接輸入輸出接口版圖；所述32個平行式輸入輸出接口版圖平均分布在所述頻率合成器芯 片版圖的四周，所述4個角連接輸入輸出接口版圖位于所述頻率合成器芯片版圖的四個角上
有益效果本發(fā)明提供的頻率合成器芯片的各個版圖區(qū)布局固定，位置布局合理，優(yōu)化 了頻率合成器芯片的設(shè)計，從而減小了數(shù)字噪聲對模擬/射頻電路的干擾，使數(shù)字模擬信號 不互相干擾。


圖l是本發(fā)明實施例S波段Fractional-N頻率合成器芯片版圖結(jié)構(gòu)示意圖。
具體實施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明實施方式作進(jìn) 一步地詳細(xì)描述。
參見圖l，本實施例以S波段Fractional-N頻率合成器為例，來闡述本發(fā)明實施例提供的 頻率合成器芯片版圖結(jié)構(gòu)，該頻率合成器芯片版圖由第一版圖區(qū)100、第二版圖區(qū)200、第三 版圖區(qū)300、第四版圖區(qū)400、第五版圖區(qū)500和第六版圖區(qū)600組成；第一版圖區(qū)IOO、第二 版圖區(qū)200、第三版圖區(qū)300、第四版圖區(qū)400和第五版圖區(qū)500位于頻率合成器芯片版圖的中 央；第一版圖區(qū)100與第二版圖區(qū)200相連，第二版圖區(qū)200與第五版圖區(qū)500相連，第二版圖 區(qū)200與第四版圖區(qū)400相連，第四版圖區(qū)400與第三版圖區(qū)300相連，第四版圖區(qū)400與第五 版圖區(qū)500相連；第六版圖區(qū)600平均分布在頻率合成器芯片版圖的四周和四個角上。
在實際應(yīng)用中，第一版圖區(qū)100為振蕩器(VCO)版圖區(qū)，振蕩器版圖區(qū)由一個2.5圈電 感和多個電容及晶體管組成，電容和晶體管以電感為中心軸對稱分布；第二版圖區(qū)200為振 蕩器緩沖(VCO Buffer)版圖區(qū)，振蕩器緩沖版圖區(qū)由一個5. 5圈電感和多個電容及晶體管組 成，電容和晶體管以電感為中心軸對稱分布；第三版圖區(qū)300為Sigma-delta調(diào)制器版圖區(qū)， Sigma-delta調(diào)制器版圖區(qū)通過數(shù)字流程自動產(chǎn)生布局布線，并且在其周圍有深N阱隔離帶， 其位置與其它各個版圖區(qū)都有一定距離，這樣可以防止其數(shù)字噪聲通過電容耦合或襯底對其它模擬/射頻模塊進(jìn)行干擾；第四版圖區(qū)400為分頻器、電荷泵和鑒頻鑒相器版圖區(qū)，具體包 括一個多模分頻器版圖、 一個電荷泵版圖和一個鑒頻鑒相器版圖，并且在其周圍有深N阱隔 離帶，以防止其對振蕩器版圖區(qū)干擾；第五版圖區(qū)500為基準(zhǔn)版圖區(qū)，具體包括電流基準(zhǔn)版 圖和電壓基準(zhǔn)版圖；第六版圖區(qū)600為輸入輸出接口 (PAD)版圖區(qū)，具體包括32個平行式輸 入輸出接口版圖和4個角連接輸入輸出接口版圖；32個平行式輸入輸出接口版圖平均分布在 頻率合成器芯片版圖的四周，4個角連接輸入輸出接口版圖位于頻率合成器芯片版圖的四個 角上；各個PAD版圖區(qū)的供電形成一個電源環(huán)，以防止擊穿，從而實現(xiàn)靜電釋放保護(hù)。
本發(fā)明實施例提供的頻率合成器芯片的各個版圖區(qū)布局固定，位置布局合理，優(yōu)化了頻 率合成器芯片的設(shè)計，從而減小了數(shù)字噪聲對模擬/射頻電路的干擾，使數(shù)字模擬信號不互 相干擾。
以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之 內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種頻率合成器芯片版圖結(jié)構(gòu)，其特征在于，所述頻率合成器芯片版圖由第一版圖區(qū)、第二版圖區(qū)、第三版圖區(qū)、第四版圖區(qū)、第五版圖區(qū)和第六版圖區(qū)組成；所述第一版圖區(qū)、第二版圖區(qū)、第三版圖區(qū)、第四版圖區(qū)和第五版圖區(qū)位于所述頻率合成器芯片版圖的中央；所述第一版圖區(qū)與第二版圖區(qū)相連，所述第二版圖區(qū)與第五版圖區(qū)相連，所述第二版圖區(qū)與第四版圖區(qū)相連，所述第四版圖區(qū)與第三版圖區(qū)相連，所述第四版圖區(qū)與第五版圖區(qū)相連；所述第六版圖區(qū)平均分布在所述頻率合成器芯片版圖的四周和四個角上。
2.如權(quán)利要求l所述的頻率合成器芯片版圖結(jié)構(gòu)，其特征在于，所述第一版圖區(qū)為振蕩器 版圖區(qū)，所述振蕩器版圖區(qū)由一個2.5圈電感和多個電容及晶體管組成，所述電容和晶體管 以所述電感為中心軸對稱分布。
3.如權(quán)利要求l所述的頻率合成器芯片版圖結(jié)構(gòu)，其特征在于，所述第二版圖區(qū)為振蕩器 緩沖版圖區(qū)，所述振蕩器緩沖版圖區(qū)由一個5.5圈電感和多個電容及晶體管組成，所述電容 和晶體管以所述電感為中心軸對稱分布。
4.如權(quán)利要求l所述的頻率合成器芯片版圖結(jié)構(gòu)，其特征在于，所述第三版圖區(qū)為調(diào)制器 版圖區(qū)，所述調(diào)制器版圖區(qū)通過數(shù)字流程自動產(chǎn)生布局布線，并且在其周圍有深N阱隔離帶
5.如權(quán)利要求l所述的頻率合成器芯片版圖結(jié)構(gòu)，其特征在于，所述第四版圖區(qū)為分頻器 、電荷泵和鑒頻鑒相器版圖區(qū)，具體包括一個多模分頻器版圖、 一個電荷泵版圖和一個鑒頻 鑒相器版圖，并且在其周圍有深N阱隔離帶。
6.如權(quán)利要求l所述的頻率合成器芯片版圖結(jié)構(gòu)，其特征在于，所述第五版圖區(qū)為基準(zhǔn)版 圖區(qū)，具體包括電流基準(zhǔn)版圖和電壓基準(zhǔn)版圖。
7.如權(quán)利要求l所述的頻率合成器芯片版圖結(jié)構(gòu)，其特征在于，所述第六版圖區(qū)為輸入輸 出接口版圖區(qū)，具體包括32個平行式輸入輸出接口版圖和4個角連接輸入輸出接口版圖；所 述32個平行式輸入輸出接口版圖平均分布在所述頻率合成器芯片版圖的四周，所述4個角連 接輸入輸出接口版圖位于所述頻率合成器芯片版圖的四個角上。
全文摘要
本發(fā)明公開了一種頻率合成器芯片版圖結(jié)構(gòu)，屬于集成電路設(shè)計技術(shù)領(lǐng)域。所述頻率合成器芯片版圖由第一版圖區(qū)、第二版圖區(qū)、第三版圖區(qū)、第四版圖區(qū)、第五版圖區(qū)和第六版圖區(qū)組成；第一版圖區(qū)、第二版圖區(qū)、第三版圖區(qū)、第四版圖區(qū)和第五版圖區(qū)位于頻率合成器芯片版圖的中央；第一版圖區(qū)與第二版圖區(qū)相連，第二版圖區(qū)與第五版圖區(qū)相連，第二版圖區(qū)與第四版圖區(qū)相連，第四版圖區(qū)與第三版圖區(qū)相連，第四版圖區(qū)與第五版圖區(qū)相連；第六版圖區(qū)平均分布在頻率合成器芯片版圖的四周和四個角上。本發(fā)明頻率合成器芯片各個版圖區(qū)布局固定，位置布局合理，優(yōu)化了頻率合成器芯片的設(shè)計，從而減小了數(shù)字噪聲對模擬/射頻電路的干擾，使數(shù)字模擬信號不互相干擾。
文檔編號H01L27/02GK101587509SQ20091030337
公開日2009年11月25日 申請日期2009年6月18日 優(yōu)先權(quán)日2009年6月18日
發(fā)明者杜占坤, 郭桂良, 閻躍鵬 申請人:中國科學(xué)院微電子研究所