專利名稱：一種非接觸IC芯片Pad版圖設(shè)計方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路(IC)設(shè)計技術(shù)領(lǐng)域，尤其涉及一種非接觸IC芯片I^d(焊盤) 版圖設(shè)計方法。
背景技術(shù)：
非接觸IC卡以它使用方便快捷、低故障率、可靠性高、壽命長和高環(huán)境耐受能力等優(yōu)越性得到了廣泛的應(yīng)用。非接觸IC芯片是IC卡的心臟，它帶有IC卡預期應(yīng)用的數(shù)據(jù)。 在芯片上設(shè)有兩個射頻功能焊接點I^d，芯片通過這兩個焊接點Pad與外部(芯片載帶、耦合天線)連接，使得IC卡能以電耦合的方式從外部系統(tǒng)獲取能量并與外部系統(tǒng)進行數(shù)據(jù)交換。所以兩個射頻功能焊接點Pad與載帶框架之間連接的質(zhì)量直接影響非接觸IC卡的正常工作和使用。當前，半導體集成電路制作過程中的設(shè)計、生產(chǎn)、封裝以及產(chǎn)品應(yīng)用等各階段各成體系，這也使非接觸式IC芯片Pad版圖設(shè)計與芯片封裝載帶框架結(jié)構(gòu)和芯片封裝要求沒有很好的結(jié)合。一方面芯片設(shè)計者偏于按照IC芯片電路的配置和選用的芯片載帶框架結(jié)構(gòu)特點來安排芯片Pad的位置，把兩個射頻功能焊接點Pad安排在芯片的一側(cè)，這種形式往往僅適用于某一特定產(chǎn)品或特定的芯片封裝框架結(jié)構(gòu)。另一方面芯片封裝者主要從芯片尺寸與芯片載帶框架的匹配效果，以及芯片封裝的可靠性來評價Pad設(shè)計的是否合理，其中芯片可靠封裝的要求有1)芯片尺寸與所采用的芯片載帶載片臺尺寸相匹配；2)芯片上的兩個射頻功能焊接點連線應(yīng)與芯片載片臺Y軸(本發(fā)明中定義芯片載帶框架的長邊平行的方向定義為Y軸向)同向或二者呈一角(<60° )；3)芯片內(nèi)焊線盡量短；4)芯片內(nèi)焊線不能跨越芯片表面，以免焊線與芯片表面或與芯片上其他功能焊點搭接；5)芯片Pad排布形式能保證該芯片封裝與不同的模塑封裝型式和不同的載帶框架兼容。按當前芯片設(shè)計者的Pad版圖設(shè)計方法，只要把非接觸IC芯片Pad位置排布在芯片不與載片臺Y軸同向的一側(cè)，不僅增加了芯片封裝金絲材料的用量，提高了產(chǎn)品封裝成本；而且在芯片模塑封裝過程中內(nèi)焊線容易變形甚至斷絲，給封裝成品率帶來一定影響，從而產(chǎn)生不可靠封裝的問題。
發(fā)明內(nèi)容
為解決上述非接觸IC芯片Pad版圖設(shè)計方法引起的增加封裝成本及不可靠封裝問題，本發(fā)明提供了一種非接觸式IC芯片Pad版圖設(shè)計方法，該方法采用將兩個射頻功能焊接點Pad安排在芯片的對角位置，從而使得芯片版圖設(shè)計與芯片封裝之間搭建了技術(shù)溝通的橋梁，獲得兼容性更強的芯片版圖設(shè)計。本發(fā)明采用的技術(shù)方案為
一種非接觸IC芯片Pad版圖設(shè)計方法，包括選擇非接觸式IC芯片安裝用的芯片載帶框架的結(jié)構(gòu)類型步驟和安排非接觸式IC芯片的功能焊點步驟，其中，在安排非接觸式IC芯片的功能焊點步驟中，非接觸式IC芯片的兩射頻功能焊點Pad排布在芯片的對角位置，使得當芯片旋轉(zhuǎn)90°放置時可以保證兩個射頻功能焊點Pad連線仍然與Y軸夾角小于60°， 而且芯片內(nèi)焊線不會跨越芯片表面，從而滿足芯片可靠性封裝的要求。在選擇非接觸式IC芯片安裝用的芯片載帶框架的結(jié)構(gòu)類型步驟中，所述的芯片載帶框架上設(shè)置有芯片載片臺。所述的非接觸式IC芯片與所述的芯片載片臺匹配放置。本發(fā)明一種非接觸式IC芯片Pad版圖設(shè)計方法取得的有益效果是1)本發(fā)明的 Pad版圖設(shè)計方法在IC芯片版圖設(shè)計和芯片封裝之間搭建了一座技術(shù)溝通的橋梁，使IC芯片Pad版圖設(shè)計與芯片可靠封裝要求緊密結(jié)合，實現(xiàn)產(chǎn)品模塊質(zhì)量從源頭抓起的原則；2) 采用本發(fā)明的方法進行Pad版圖設(shè)計，芯片可以與不同模塑封裝型式和不同結(jié)構(gòu)的芯片封裝載帶相兼容，并能達到芯片可靠封裝要求，擴大了 IC芯片的應(yīng)用范圍；3) —只芯片(模塊)可以節(jié)省約3/5的金絲(焊線)用量，大大降低了封裝成本；同時，也避免了由于焊線過長，在封裝過程中焊線偏移或斷絲(線)的可能，保證和提高了芯片封裝合格率和IC卡的壽命；4)采用本發(fā)明的Pad版圖設(shè)計方法，加上相應(yīng)工藝配合，能簡化芯片封裝拾片工序，提高拾片效率，減少拾片設(shè)備的磨損，延長設(shè)備使用壽命。
圖1為第一種芯片載帶框架與芯片擺放的結(jié)構(gòu)示意圖； 圖2為第二種芯片載帶框架與芯片擺放的結(jié)構(gòu)示意圖3為第一種非接觸IC芯片的結(jié)構(gòu)示意圖； 圖4為第二種非接觸IC芯片的結(jié)構(gòu)示意圖5為本發(fā)明中第一種非接觸IC芯片與第一種芯片載帶框架裝片后連線示意圖； 圖6為本發(fā)明中第二種非接觸IC芯片與第二種芯片載帶框架裝片后連線示意圖； 圖7為本發(fā)明中第一種非接觸IC芯片與第二種芯片載帶框架裝片后連線示意圖； 圖8為本發(fā)明中第二種非接觸IC芯片與第一種芯片載帶框架裝片后連線示意圖。
具體實施例方式下面結(jié)合
本發(fā)明一種非接觸式IC芯片Pad版圖設(shè)計方法的具體實施方式
及安裝配置使用。參照圖1，圖中第一種非接觸式IC芯片1置于第一種芯片載帶框架3的第一種芯片載片臺6上，其中第一種芯片載帶框架3上設(shè)置有兩個天線焊點5，用于芯片通過這兩個焊點與外部(芯片載帶、耦合天線)連接，使得IC卡能以電耦合的方式從外部系統(tǒng)獲取能量并與外部系統(tǒng)進行數(shù)據(jù)交換。參照圖2，圖中第二種非接觸式IC芯片2置于第二種芯片載帶框架4的第二種芯片載片臺7上，其中第二種芯片載帶框架4上也設(shè)置有兩個天線焊點，圖中標注省略。參照圖3，第一種非接觸式IC芯片1上設(shè)置有功能焊點101、102和103及其它功能焊點，其中功能焊點101和102位于相鄰角位置，功能焊點101和103位于對角位置。目前的Pad版圖設(shè)計方法中一般以功能焊點101和102為兩射頻功能焊點，而本發(fā)明選擇以功能焊點101和103為兩射頻功能焊點。參照圖4，第二種非接觸式IC芯片2上設(shè)置有功能焊點201、202和203，其中功能焊點201和202位于相鄰角位置，功能焊點201和203位于對角位置。目前的Pad版圖設(shè)計方法中一般以功能焊點201和202為兩射頻功能焊點，而本發(fā)明選擇以功能焊點201和 203為兩射頻功能焊點。
參照圖5，依照本發(fā)明的Pad版圖設(shè)計方法，選擇第一種芯片載帶框架3的結(jié)構(gòu)類型后，設(shè)計的第一種非接觸式IC芯片1選擇功能焊點101和103作為兩個射頻功能焊點， 芯片置于與之匹配的芯片載片臺6上后，這兩個射頻功能焊點通過內(nèi)焊線8與第一種芯片載帶框架3連接。本發(fā)明的這種Pad設(shè)計方法能夠保證內(nèi)焊線8不會跨越芯片表面，同時兩射頻功能焊點的連線與Y軸夾角小于60°，從而滿足可靠性封裝要求。參照圖6，依照本發(fā)明的Pad版圖設(shè)計方法，選擇第二種芯片載帶框架4的結(jié)構(gòu)類型后，設(shè)計的第二種非接觸式IC芯片2選擇功能焊點201和203作為兩個射頻功能焊點， 芯片置于與之匹配的芯片載片臺7上后，這兩個射頻功能焊點通過內(nèi)焊線9與第二種芯片載帶框架4連接。本發(fā)明的這種Pad設(shè)計方法能夠保證內(nèi)焊線9不會跨越芯片表面，同時兩射頻功能焊點的連線與Y軸夾角小于60°，從而滿足可靠性封裝要求。參照圖7，依照本發(fā)明的Pad版圖設(shè)計方法，選擇第二種芯片載帶框架4的結(jié)構(gòu)類型后，若設(shè)計的芯片為第一種非接觸式IC芯片1，則仍選擇功能焊點101和103為兩射頻功能焊點，芯片置于與之匹配的芯片載片臺7上后，這兩個射頻功能焊點通過內(nèi)焊線10與第二種芯片載帶框架4連接。本發(fā)明的這種Pad設(shè)計方法也能夠保證內(nèi)焊線10不會跨越芯片表面，同時兩射頻功能焊點的連線與Y軸夾角小于60°，從而也滿足可靠性封裝要求。參照圖8，依照本發(fā)明的Pad版圖設(shè)計方法，選擇第一種芯片載帶框架3的結(jié)構(gòu)類型后，若設(shè)計的芯片為第二種非接觸式IC芯片2，則仍選擇功能焊點201和203為兩射頻功能焊點，芯片置于與之匹配的芯片載片臺6上后，這兩個射頻功能焊點通過內(nèi)焊線11與第一種芯片載帶框架3連接。本發(fā)明的這種Pad設(shè)計方法也能夠保證內(nèi)焊線11不會跨越芯片表面，同時兩射頻功能焊點的連線與Y軸夾角小于60°，從而也滿足可靠性封裝要求。依照上述本發(fā)明的非接觸式IC芯片Pad的版圖設(shè)計方法使得兩種非接觸式IC芯片分別能在兩種芯片載帶框架結(jié)構(gòu)上封裝使用，還滿足可靠性封裝要求。使用中采用的工藝配合如下為了簡化芯片封裝拾片工序，針對芯片封裝商采用的芯片封裝載帶框架結(jié)構(gòu)特點，芯片Wafer粘貼方位做工藝操作配合，采用兩種配合方式1)芯片Wafer經(jīng)減薄、劃片工序后，芯片供應(yīng)商可按常規(guī)粘貼方位將Wafer粘貼在UV膜上，依照本發(fā)明的Pad版圖設(shè)計及該工藝配合后，將芯片放在芯片載帶框架里后形成圖5和圖6的安裝結(jié)果；2)芯片 Wafer經(jīng)減薄、劃片工序后，芯片供應(yīng)商按芯片封裝商的要求并按其采用的芯片載帶框架結(jié)構(gòu)特點，將Wafer按常規(guī)粘貼方位從粘貼標記順時針轉(zhuǎn)90°粘貼在UV膜上即可。依照本發(fā)明的Pad版圖設(shè)計及該這種工藝配合后，將芯片放在芯片載帶框架里后形成圖7和圖8的安裝結(jié)果。
權(quán)利要求
1.一種非接觸IC芯片Pad版圖設(shè)計方法，包括選擇非接觸式IC芯片安裝用的芯片載帶框架的結(jié)構(gòu)類型步驟和安排非接觸式IC芯片的功能焊點步驟，其特征在于，在安排非接觸式IC芯片的功能焊點步驟中，非接觸式IC芯片的兩射頻功能焊點Pad排布在芯片的對角位置。
2.如權(quán)利要求1所述的非接觸IC芯片Pad版圖設(shè)計方法，其特征在于，在選擇非接觸式IC芯片安裝用的芯片載帶框架的結(jié)構(gòu)類型步驟中，所述的芯片載帶框架上設(shè)置有芯片載片臺。
3.如權(quán)利要求1或2之一所述的非接觸IC芯片Pad版圖設(shè)計方法，其特征在于，所述的非接觸式IC芯片與所述的芯片載片臺匹配放置。
全文摘要
本發(fā)明公開一種非接觸IC芯片Pad版圖設(shè)計方法涉及集成電路設(shè)計技術(shù)領(lǐng)域，本發(fā)明提供一種Pad版圖設(shè)計方法，通過將芯片的兩個射頻功能焊點排布在芯片的對角位置，而非目前的相鄰角位置，從而解決了目前非接觸IC芯片的Pad版圖排布與不同芯片封裝載帶間的兼容性問題及可靠性封裝問題，本發(fā)明提出一種Pad版圖設(shè)計方法，在芯片劃片后，能夠根據(jù)芯片供應(yīng)商或芯片封裝商的不同要求進行貼片封裝。本發(fā)明提供的方法使得芯片版圖設(shè)計與芯片封裝之間搭建了技術(shù)溝通的橋梁，獲得兼容性更強的芯片版圖設(shè)計，提高了生產(chǎn)效率。
文檔編號H01L21/60GK102237282SQ20101015951
公開日2011年11月9日 申請日期2010年4月29日 優(yōu)先權(quán)日2010年4月29日
發(fā)明者侯元香, 周崢, 張之津, 薛藝澤 申請人:公安部第一研究所, 北京中盾安全技術(shù)開發(fā)公司