專利名稱：一種晶體管版圖結(jié)構(gòu)及芯片版圖結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本申請涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種晶體管版圖結(jié)構(gòu)及芯片版圖結(jié)構(gòu)。
背景技術(shù)：
目前，在電腦管理芯片的版圖結(jié)構(gòu)中，多個晶體管的源極叉指條和漏極叉指條相互交叉，如圖I所示，在兩個晶體管之間設(shè)置有一個公用接觸孔的條狀襯底。在這種芯片中，晶體管的柵極為條狀結(jié)構(gòu)，且晶體管的面積較大，晶體管和由晶體管集成的芯片的制作成本較高
實(shí)用新型內(nèi)容
本申請所要解決的技術(shù)問題是提供一種晶體管版圖結(jié)構(gòu)及芯片版圖結(jié)構(gòu)，用以解決現(xiàn)有的晶體管版圖結(jié)構(gòu)面積較大，使得晶體管及芯片制作成本較大的技術(shù)問題，以及用以解決現(xiàn)有的晶體管版圖結(jié)構(gòu)中條狀結(jié)構(gòu)的柵極寄生電阻較大，延長晶體管和芯片的啟動時間，進(jìn)而降低晶體管和芯片的工作效率的技術(shù)問題。本申請?zhí)峁┝艘环N晶體管版圖結(jié)構(gòu)，包括柵極區(qū)、源極區(qū)、漏極區(qū)和襯底區(qū)，所述柵極區(qū)、所述源極區(qū)和所述漏極區(qū)位于所述襯底區(qū)上，其中所述柵極區(qū)呈環(huán)狀，將所述源極區(qū)和所述漏極區(qū)隔開；所述漏極區(qū)位于所述柵極區(qū)的環(huán)狀結(jié)構(gòu)形成的內(nèi)部空間，所述源極區(qū)位于所述柵極區(qū)的環(huán)狀結(jié)構(gòu)形成的外部空間。上述晶體管版圖結(jié)構(gòu)，優(yōu)選地，還包括至少一個源極接觸孔、至少一個漏極接觸孔和至少一個襯底接觸孔，所述源極接觸孔位于所述源極區(qū)，所述漏極接觸孔位于所述漏極區(qū)，所述襯底接觸孔位于所述柵極區(qū)的環(huán)狀結(jié)構(gòu)形成的外部空間。上述晶體管版圖結(jié)構(gòu)，優(yōu)選地，所述源極接觸孔均勻分布。上述晶體管版圖結(jié)構(gòu)，優(yōu)選地，所述漏極接觸孔均勻分布。上述晶體管版圖結(jié)構(gòu)，優(yōu)選地，所述襯底接觸孔均勻分布。上述晶體管版圖結(jié)構(gòu)，優(yōu)選地，所述襯底接觸孔與所述源極接觸孔間隔分布，且均勻分布。上述晶體管版圖結(jié)構(gòu)，優(yōu)選地，所述柵極區(qū)呈八邊形結(jié)構(gòu)。本申請還提供了一種芯片版圖結(jié)構(gòu)，包括至少一個如上述任意一項(xiàng)所述的晶體管版圖結(jié)構(gòu)。由上述方案可知，本申請?zhí)峁┑囊环N晶體管版圖結(jié)構(gòu)及芯片版圖結(jié)構(gòu)，其柵極區(qū)為環(huán)狀結(jié)構(gòu)，在保證柵極區(qū)總長度一定的前提下，所述柵極區(qū)所需要占據(jù)的面積達(dá)到最小，即如現(xiàn)有技術(shù)中，柵極區(qū)分為兩條狀區(qū)域，則兩條狀區(qū)域和兩條狀區(qū)域之間的面積即為柵極區(qū)所需要占據(jù)的面積，在所述柵極區(qū)總長度一定的前提下，環(huán)形的柵極區(qū)可大大減少所述柵極區(qū)所需要占據(jù)的面積，即相應(yīng)的減少單個晶體管的面積，并減小了由晶體管集成的芯片的面積，有效降低了晶體管和由晶體管集成的芯片的成本。[0015]此外，本申請?zhí)峁┑囊环N晶體管版圖結(jié)構(gòu)及芯片版圖結(jié)構(gòu)，所述柵極區(qū)為環(huán)狀結(jié)構(gòu)，而且公知的，所述柵極區(qū)內(nèi)設(shè)置有柵極，即所述柵極為環(huán)狀結(jié)構(gòu)，與現(xiàn)有技術(shù)相比，本實(shí)用新型中所提供的環(huán)狀柵極總電阻相當(dāng)于將現(xiàn)有的兩條分離柵極并聯(lián)之后的電阻，則該環(huán)狀結(jié)構(gòu)柵極的寄生電阻要小于現(xiàn)有的晶體管柵極寄生電阻之和，即本申請有效減小了柵極寄生電阻，相應(yīng)的，減小了晶體管和由晶體管集成的芯片的啟動時間，提聞了晶體管和由晶體管集成的芯片的工作效率。

為了更清楚地說明本申請實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為現(xiàn)有技術(shù)中柵極為條狀結(jié)構(gòu)的晶體管版圖結(jié)構(gòu)；圖2為本申請實(shí)施例一提供的一種晶體管版圖結(jié)構(gòu)的結(jié)構(gòu)示意圖；圖3為本申請實(shí)施例一提供的一種晶體管版圖結(jié)構(gòu)的另一結(jié)構(gòu)示意圖；圖4為本申請實(shí)施例二提供的一種晶體管版圖結(jié)構(gòu)的結(jié)構(gòu)示意圖；圖5為本申請實(shí)施例三提供的一種晶體管版圖結(jié)構(gòu)的結(jié)構(gòu)示意圖；圖6為本申請實(shí)施例三提供的一種晶體管版圖結(jié)構(gòu)的另一結(jié)構(gòu)示意圖；圖7為本申請實(shí)施例二提供的一種晶體管版圖結(jié)構(gòu)的另一結(jié)構(gòu)不意圖；圖8為本申請實(shí)施例二提供的一種晶體管版圖結(jié)構(gòu)的另一結(jié)構(gòu)不意圖；圖9為本申請實(shí)施例三提供的一種晶體管版圖結(jié)構(gòu)的另一結(jié)構(gòu)示意圖；圖10為本申請實(shí)施例四提供的一種晶體管版圖結(jié)構(gòu)的結(jié)構(gòu)示意圖；圖11為本申請實(shí)施例五提供的一種芯片版圖結(jié)構(gòu)的結(jié)構(gòu)示意圖；圖12為本申請實(shí)施例五提供的一種芯片版圖結(jié)構(gòu)的另一結(jié)構(gòu)示意圖。
具體實(shí)施方式
下面將結(jié)合本申請實(shí)施例中的附圖,對本申請實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本申請一部分實(shí)施例，而不是全部的實(shí)施例?；诒旧暾堉械膶?shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本申請保護(hù)的范圍。本申請實(shí)施例一提供了一種晶體管版圖結(jié)構(gòu)，如圖2所示，所述晶體管版圖結(jié)構(gòu)包括柵極區(qū)201、源極區(qū)202、漏極區(qū)203和襯底區(qū)204，所述柵極區(qū)201、所述源極區(qū)202和所述漏極區(qū)203位于所述襯底區(qū)204上，其中所述柵極區(qū)201呈環(huán)狀結(jié)構(gòu)，將所述源極區(qū)202和所述漏極區(qū)203隔開；所述漏極區(qū)203位于所述柵極區(qū)201的環(huán)狀結(jié)構(gòu)形成的內(nèi)部空間，所述源極區(qū)202位于所述柵極區(qū)201的環(huán)狀結(jié)構(gòu)形成的外部空間。其中，所述柵極區(qū)201的結(jié)構(gòu)可以為圖2中所示的矩形環(huán)狀結(jié)構(gòu)，還可以為其他形狀的環(huán)形結(jié)構(gòu)，圖2中所示矩形環(huán)狀結(jié)構(gòu)的柵極為本申請實(shí)施例一的一種具體實(shí)現(xiàn)方式，本申請實(shí)施例一中柵極區(qū)201的結(jié)構(gòu)不限于圖2中所示的矩形環(huán)狀結(jié)構(gòu)。[0034]需要說明的是，所述柵極區(qū)201、所述源極區(qū)202和所述漏極區(qū)203覆蓋所述襯底區(qū)，圖2中所示的源極區(qū)202邊緣與所述襯底區(qū)204邊緣為重合覆蓋，本申請附圖2為便于理解，將所述源極區(qū)202與所述襯底區(qū)204之間設(shè)置深色陰影的條狀邊緣。需要說明的是，矩形面積要大于該矩形的兩條對邊形成的環(huán)形面積。例如，如圖I中，兩條條狀柵極區(qū)長度均為a，其之間距離為b，此時，柵極區(qū)形成的面積為a*b ;如圖2中，將所述兩條柵極區(qū)兩端對接，形成一個環(huán)狀柵極區(qū)，其兩條臨邊相加長度為a，若其中一條邊長為b，另一邊長為a-b，此時，柵極形成的面積為b* (a-b)，小于圖I中的柵極面積。需要說明的是，本申請實(shí)施例一還提供了另一種晶體管版圖結(jié)構(gòu)，如圖3所示，所述柵極區(qū)201為圓形環(huán)形結(jié)構(gòu)，此時圓環(huán)的面積為a*a/3. 14，而實(shí)際應(yīng)用中，b要大于a/3. 14，此時，圓形環(huán)狀結(jié)構(gòu)柵極的晶體管版圖結(jié)構(gòu)面積小于兩條對邊長和等于圓形周長的條狀柵極的晶體管版圖結(jié)構(gòu)面積。由上述方案可知，本申請實(shí)施例一提供的一種晶體管版圖結(jié)構(gòu)，其柵極區(qū)為環(huán)狀結(jié)構(gòu)，在保證柵極區(qū)總長度一定的前提下，所述柵極區(qū)所需要占據(jù)的面積達(dá)到最小，即如現(xiàn)有技術(shù)中，柵極區(qū)分為兩條狀區(qū)域，則兩條狀區(qū)域之間的面積即為柵極區(qū)所需要占據(jù)的面積，在所述柵極區(qū)總長度一定的前提下，環(huán)形的柵極區(qū)可大大減少所述柵極區(qū)所需要占據(jù)的面積，即相應(yīng)的減少單個晶體管的整體面積，由此，避免了現(xiàn)有技術(shù)中條狀柵極的晶體管版圖結(jié)構(gòu)，面積較大，造成晶體管和由晶體管集成的芯片的成本較高的技術(shù)問題，減小了晶體管的元器件面積，有效降低了晶體管和由晶體管集成的芯片的成本。需要說明的是，在所述晶體管版圖結(jié)構(gòu)實(shí)際應(yīng)用時，需要設(shè)置兩個引出端，以便與其他器件相連接，如圖4所示，所述柵極區(qū)201包括第一引出端211和第二引出端212。現(xiàn)有技術(shù)中，兩條條狀結(jié)構(gòu)的柵極，其寄生電阻較大，在晶體管和芯片啟動時，延長了晶體管和芯片的啟動時間，進(jìn)而降低晶體管和芯片的工作效率。而所述柵極區(qū)201位于所述第一引出端211和第二引出單212之間的部分柵極區(qū)的寄生電阻為，兩端弧形區(qū)域并聯(lián)形成的電阻，其要遠(yuǎn)小于兩端等長等寬區(qū)域串聯(lián)形成的電阻，即，圖4中所示的柵極區(qū)寄生電阻小于圖I所示的現(xiàn)有晶體管版圖結(jié)構(gòu)中的柵極寄生電阻。由上述方案可知，本申請實(shí)施例二提供的一種晶體管版圖結(jié)構(gòu)，其柵極區(qū)為環(huán)狀結(jié)構(gòu)，且所述柵極區(qū)內(nèi)設(shè)置有柵極，即所述柵極為環(huán)狀結(jié)構(gòu)，與現(xiàn)有技術(shù)相比，本實(shí)用新型中所提供的環(huán)狀柵極總電阻相當(dāng)于將現(xiàn)有的兩條分離柵極并聯(lián)之后的電阻，則該環(huán)狀結(jié)構(gòu)的柵極的寄生電阻要小于現(xiàn)有的晶體管的柵極寄生電阻之和，即本申請有效減小了柵極寄生電阻，相應(yīng)的，減小了晶體管和由晶體管集成的芯片的啟動時間，避免了現(xiàn)有技術(shù)中條狀柵極的晶體管版圖結(jié)構(gòu)，柵極寄生電阻較大，造成晶體管和由晶體管集成的芯片啟動時間較長，降低晶體管和由晶體管集成的芯片的工作效率的技術(shù)問題，提高了晶體管和由晶體管集成的芯片的工作效率。本申請實(shí)施例三提供了一種晶體管版圖結(jié)構(gòu)，所述晶體管版圖結(jié)構(gòu)還包括至少一個源極接觸孔、至少一個漏極接觸孔和至少一個襯底接觸孔，所述源極接觸孔位于所述源極區(qū)，所述漏極接觸孔位于所述漏極區(qū)，所述襯底接觸孔位于所述柵極區(qū)的環(huán)狀結(jié)構(gòu)形成的外部空間，如圖5所示，所述晶體管版圖結(jié)構(gòu)還包括一個源極接觸孔205、一個漏極接觸孔206和一個襯底接觸孔207，所述源極接觸孔205位于所述源極區(qū)202，所述漏極接觸孔206位于所述漏極區(qū)203，所述襯底接觸孔207位于所述柵極區(qū)201的環(huán)狀結(jié)構(gòu)形成的外部空間。其中，優(yōu)選地，本申請實(shí)施例三還提供另一種晶體管版圖結(jié)構(gòu)，如圖6所示，所述晶體管版圖結(jié)構(gòu)包括多個源極接觸孔205，且所述源極接觸孔205均勻分布。其中，優(yōu)選地，本申請實(shí)施例三還提供另一種晶體管版圖結(jié)構(gòu)，如圖7所示，所述晶體管版圖結(jié)構(gòu)包括多個漏極接觸孔206，且所述漏極接觸孔206均勻分布。其中，優(yōu)選地，本申請實(shí)施例三還提供另一種晶體管版圖結(jié)構(gòu)，如圖8所示，所述晶體管版圖結(jié)構(gòu)包括多個襯底接觸孔207，且所述襯底接觸孔207均勻分布。其中，優(yōu)選地，本申請實(shí)施例三還提供另一種晶體管版圖結(jié)構(gòu)，如圖9所示，所述晶體管版圖結(jié)構(gòu)包括多個源極接觸孔205和多個襯底接觸孔207，且，所述襯底接觸孔207 與所述源極接觸孔205間隔分布，且均勻分布于所述柵極區(qū)201的環(huán)狀結(jié)構(gòu)形成的外部空間，即所述襯底接觸孔207與所述源極接觸孔205充分接觸。由上述方案可知，本申請實(shí)施例三提供的一種晶體管版圖結(jié)構(gòu)，其柵極區(qū)為環(huán)狀結(jié)構(gòu)，其襯底接觸孔和源極接觸孔位于所述環(huán)狀結(jié)構(gòu)的柵極形成的外部空間中，優(yōu)選的，所述襯底接觸孔和源極接觸孔均勻間隔分布，使得所述晶體管版圖結(jié)構(gòu)中的源極接觸孔、漏極接觸孔、襯底接觸孔及柵極區(qū)的位置更為集中，在減小晶體管版圖結(jié)構(gòu)面積的同時，將源極接觸孔與襯底接觸孔更加充分接觸，有效避免閂鎖效應(yīng)的發(fā)生，避免了現(xiàn)有技術(shù)中晶體管版圖結(jié)構(gòu)中源極接觸孔與襯底接觸孔無法充分接觸，極易引起閂鎖效應(yīng)，導(dǎo)致晶體管和由晶體管集成的芯片燒毀的技術(shù)問題，保障了晶體管及由晶體管集成的芯片的工作安全。本申請實(shí)施例四提供了一種晶體管版圖結(jié)構(gòu)，如圖10所示，所述晶體管版圖結(jié)構(gòu)包括柵極區(qū)101、源極區(qū)102、漏極區(qū)103和襯底區(qū)104，其中，所述柵極區(qū)101、所述源極區(qū)102、所述漏極區(qū)103位于所述襯底區(qū)104上；所述柵極區(qū)101為八邊形環(huán)狀結(jié)構(gòu)，該環(huán)形結(jié)構(gòu)的每個角度為135度，將所述源極區(qū)102和所述漏極區(qū)103隔開；所述漏極區(qū)103位于所述柵極區(qū)101的環(huán)狀結(jié)構(gòu)形成的內(nèi)部空間，所述源極區(qū)102位于所述柵極區(qū)101的環(huán)狀結(jié)構(gòu)形成的外部空間；其中，所述柵極區(qū)101包括第一引出端111和第二引出端112。其中，所述晶體管版圖結(jié)構(gòu)實(shí)施例四還包括多個源極接觸孔105、多個漏極接觸孔106和多個襯底接觸孔107，所述源極接觸孔105位于所述源極區(qū)102，所述漏極接觸孔106位于所述漏極區(qū)103，所述襯底接觸孔107位于所述柵極區(qū)101的環(huán)狀結(jié)構(gòu)形成的外部空間；且所述源極接觸孔105均勻分布，所述漏極接觸孔106均勻分布，所述襯底接觸孔107均勻分布，并與所述源極接觸孔105間隔分布。需要說明的是，圖10中所示的源極區(qū)102與襯底區(qū)104重疊；所述源極接觸孔105與所述襯底接觸孔107間隔且均勻分布，為便于區(qū)分，在圖10中所述襯底接觸孔107用線框進(jìn)行標(biāo)明。由上述方案可知，本申請實(shí)施例四提供的一種晶體管版圖結(jié)構(gòu)，其柵極區(qū)為環(huán)狀結(jié)構(gòu)，在保證柵極區(qū)總長度一定的前提下，所述柵極區(qū)所需要占據(jù)的面積達(dá)到最小，即如現(xiàn)有技術(shù)中，柵極區(qū)分為兩條狀區(qū)域，則兩條狀區(qū)域之間的面積即為柵極區(qū)所需要占據(jù)的面積，在所述柵極區(qū)總長度一定的前提下，環(huán)形的柵極區(qū)可大大減少所述柵極區(qū)所需要占據(jù)的面積，即相應(yīng)的減少單個晶體管的整體面積，且環(huán)狀結(jié)構(gòu)的柵極區(qū)使得晶體管版圖結(jié)構(gòu)中源極接觸孔、漏極接觸孔、襯底接觸孔的位置更為集中，進(jìn)一步，有效減小晶體管版圖結(jié)構(gòu)的面積，由此，避免了現(xiàn)有技術(shù)中條狀柵極的晶體管版圖結(jié)構(gòu)，面積較大，造成晶體管和由晶體管集成的芯片的成本較高的技術(shù)問題，減小了晶體管的元器件面積，有效降低了晶體管和由晶體管集成的芯片的成本。同時，本申請實(shí)施例四提供的一種晶體管版圖結(jié)構(gòu)，其柵極區(qū)為環(huán)狀結(jié)構(gòu)，且所述柵極區(qū)內(nèi)設(shè)置有柵極，即所述柵極為環(huán)狀結(jié)構(gòu)，與現(xiàn)有技術(shù)相比，本實(shí)用新型中所提供的環(huán)狀柵極總電阻相當(dāng)于將現(xiàn)有的兩條分離柵極并聯(lián)之后的電阻，則該環(huán)狀結(jié)構(gòu)的柵極的寄生電阻要小于現(xiàn)有的晶體管的柵極寄生電阻之和，即本申請有效減小了柵極寄生電阻，相應(yīng)的，減小了晶體管和由晶體管集成的芯片的啟動時間，避免了現(xiàn)有技術(shù)中條狀柵極的晶體管版圖結(jié)構(gòu)，柵極寄生電阻較大，造成晶體管和由晶體管集成的芯片啟動時間較長，降低晶體管和由晶體管集成的芯片的工作效率的技術(shù)問題，提高了晶體管和由晶體管集成的芯片的工作效率。且本申請實(shí)施例四的晶體管版圖結(jié)構(gòu)中，其柵極區(qū)為環(huán)狀結(jié)構(gòu)，襯底接觸孔和源極接觸孔位于所述環(huán)狀結(jié)構(gòu)的柵極區(qū)形成的外部空間中，甚至均勻間隔分布，環(huán)狀結(jié)構(gòu)的柵極區(qū)使得晶體管版圖結(jié)構(gòu)中源極接觸孔、漏極接觸孔、襯底接觸孔的位置更為集中，而且，使得源極接觸孔與襯底接觸孔之間更加充分接觸，在有效減小晶體管版圖結(jié)構(gòu)的面積的同時，有效避免閂鎖效應(yīng)的發(fā)生，保障了晶體管和由晶體管集成的芯片的工作安全。本申請實(shí)施例五還提供了一種芯片版圖結(jié)構(gòu)，所述芯片版圖結(jié)構(gòu)包括至少一個如上述實(shí)施例一至實(shí)施例四中任意一項(xiàng)所述的晶體管版圖結(jié)構(gòu)，如圖11所示，為本申請實(shí)施例五基于本申請實(shí)施例四的芯片版圖結(jié)構(gòu)的結(jié)構(gòu)示意圖，所述芯片版圖結(jié)構(gòu)包括四個如圖10所示的晶體管版圖結(jié)構(gòu)，其中，所述晶體管版圖結(jié)構(gòu)的細(xì)節(jié)結(jié)構(gòu)請參考本申請實(shí)施例四中所述，在此不再詳細(xì)闡述。由上述方案可知，本申請實(shí)施例五提供的一種芯片版圖結(jié)構(gòu)，該芯片版圖結(jié)構(gòu)中，晶體管的柵極區(qū)為環(huán)狀結(jié)構(gòu)，在保證柵極區(qū)總長度一定的前提下，所述柵極區(qū)所需要占據(jù)的面積達(dá)到最小，即如現(xiàn)有技術(shù)中，柵極區(qū)分為兩條狀區(qū)域，則兩條狀區(qū)域之間的面積即為柵極區(qū)所需要占據(jù)的面積，在所述柵極區(qū)總長度一定的前提下，環(huán)形的柵極區(qū)可大大減少所述柵極區(qū)所需要占據(jù)的面積，即相應(yīng)的減少單個晶體管的整體面積，且環(huán)狀結(jié)構(gòu)的柵極區(qū)使得晶體管版圖結(jié)構(gòu)中源極接觸孔、漏極接觸孔、襯底接觸孔的位置更為集中，進(jìn)一步，有效減小芯片版圖結(jié)構(gòu)的面積，由此，避免了現(xiàn)有技術(shù)中條狀晶體管柵極的芯片版圖結(jié)構(gòu)，面積較大，造成由晶體管集成的芯片的制作成本較高的技術(shù)問題，減小了芯片的元器件面積，有效降低了由晶體管集成的芯片的制作成本。本申請實(shí)施例五還提供了另一種芯片版圖結(jié)構(gòu)，如圖12所示，所述芯片版圖結(jié)構(gòu)包括多個如圖10所示的晶體管版圖結(jié)構(gòu)，其中，所述每兩個晶體管的兩個柵極區(qū)引出端對接，所述晶體管版圖結(jié)構(gòu)的細(xì)節(jié)結(jié)構(gòu)請參考本申請實(shí)施例四，在此不再詳細(xì)闡述。由上述方案可知，本申請實(shí)施例五提供的一種芯片版圖結(jié)構(gòu)，其晶體管柵極區(qū)為環(huán)狀結(jié)構(gòu)，且所述柵極區(qū)內(nèi)設(shè)置有柵極，即所述柵極為環(huán)狀結(jié)構(gòu)，與現(xiàn)有技術(shù)相比，本實(shí)用新型中所提供的環(huán)狀柵極總電阻相當(dāng)于將現(xiàn)有的兩條分離柵極并聯(lián)之后的電阻，則該環(huán)狀結(jié)構(gòu)的柵極的寄生電阻要小于現(xiàn)有的晶體管的柵極寄生電阻之和，即本申請有效減小了柵極寄生電阻，相應(yīng)的，減小了由晶體管集成的芯片的啟動時間，避免了現(xiàn)有技術(shù)中條狀柵極的芯片版圖結(jié)構(gòu)，柵極寄生電阻較大，造成由晶體管集成的芯片啟動時間較長，降低由晶體管集成的芯片的工作效率的技術(shù)問題，提高了由晶體管集成的芯片的工作效率。且本申請實(shí)施例五的芯片版圖結(jié)構(gòu)中，其晶體管柵極區(qū)為環(huán)狀結(jié)構(gòu)，襯底接觸孔和源極接觸孔位于所述環(huán)狀結(jié)構(gòu)的柵極區(qū)形成的外部空間中，甚至均勻間隔分布，環(huán)狀結(jié)構(gòu)的柵極區(qū)使得芯片版圖結(jié)構(gòu)中晶體管源極接觸孔、漏極接觸孔、襯底接觸孔的位置更為集中，而且，使得源極接觸孔與襯底接觸孔之間更加充分接觸，在有效減小芯片版圖結(jié)構(gòu)的面積的同時，有效避免閂鎖效應(yīng)的發(fā)生，保障了由晶體管集成的芯片的工作安全。以上對本申請所提供的一種晶體管版圖結(jié)構(gòu)和芯片版圖結(jié)構(gòu)進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個例對本申請的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本申請的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本申請的思 想，在具體實(shí)施方式
及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本申請的限制。
權(quán)利要求1.一種晶體管版圖結(jié)構(gòu)，其特征在于，包括柵極區(qū)、源極區(qū)、漏極區(qū)和襯底區(qū)，所述柵極區(qū)、所述源極區(qū)和所述漏極區(qū)位于所述襯底區(qū)上，其中 所述柵極區(qū)呈環(huán)狀，將所述源極區(qū)和所述漏極區(qū)隔開； 所述漏極區(qū)位于所述柵極區(qū)的環(huán)狀結(jié)構(gòu)形成的內(nèi)部空間，所述源極區(qū)位于所述柵極區(qū)的環(huán)狀結(jié)構(gòu)形成的外部空間。
2.根據(jù)權(quán)利要求I所述的晶體管版圖結(jié)構(gòu)，其特征在于，還包括至少一個源極接觸孔、至少一個漏極接觸孔和至少一個襯底接觸孔，所述源極接觸孔位于所述源極區(qū)，所述漏極接觸孔位于所述漏極區(qū)，所述襯底接觸孔位于所述柵極區(qū)的環(huán)狀結(jié)構(gòu)形成的外部空間。
3.根據(jù)權(quán)利要求2所述的晶體管版圖結(jié)構(gòu)，其特征在于，所述源極接觸孔均勻分布。
4.根據(jù)權(quán)利要求2所述的晶體管版圖結(jié)構(gòu)，其特征在于，所述漏極接觸孔均勻分布。
5.根據(jù)權(quán)利要求2所述的晶體管版圖結(jié)構(gòu)，其特征在于，所述襯底接觸孔均勻分布。
6.根據(jù)權(quán)利要求2所述晶體管版圖結(jié)構(gòu)，其特征在于，所述襯底接觸孔與所述源極接觸孔間隔分布，且均勻分布。
7.根據(jù)權(quán)利要求I所述的晶體管版圖結(jié)構(gòu)，其特征在于，所述柵極區(qū)呈八邊形結(jié)構(gòu)。
8.—種芯片版圖結(jié)構(gòu)，其特征在于，包括至少一個如權(quán)利要求I所述的晶體管版圖結(jié)構(gòu)。
專利摘要本申請?zhí)峁┝艘环N晶體管版圖結(jié)構(gòu)及芯片版圖結(jié)構(gòu)，所述晶體管版圖結(jié)構(gòu)包括柵極區(qū)、源極區(qū)、漏極區(qū)和襯底區(qū)，柵極區(qū)、源極區(qū)和漏極區(qū)位于襯底區(qū)上，其中所述柵極區(qū)呈環(huán)狀，將所述源極區(qū)和所述漏極區(qū)隔開；所述漏極區(qū)位于所述柵極區(qū)的環(huán)狀結(jié)構(gòu)形成的內(nèi)部空間，所述源極區(qū)位于所述柵極區(qū)的環(huán)狀結(jié)構(gòu)形成的外部空間。相對于現(xiàn)有的晶體管版圖結(jié)構(gòu)中，呈條狀結(jié)構(gòu)的柵極區(qū)，本申請實(shí)施例中，環(huán)狀結(jié)構(gòu)的晶體管柵極區(qū)，在所述柵極區(qū)總長度一定的前提下，環(huán)形的柵極區(qū)可大大減少所述柵極區(qū)所需要占據(jù)的面積，即相應(yīng)的減少單個晶體管的面積，并減小了由晶體管集成的芯片的面積，有效降低了晶體管和由晶體管集成的芯片的成本。
文檔編號H01L29/423GK202758893SQ20122038354
公開日2013年2月27日 申請日期2012年8月3日 優(yōu)先權(quán)日2012年8月3日
發(fā)明者雷軍, 謝文剛, 任民 申請人:成都國微電子有限公司