專利名稱：Tft-lcd驅(qū)動(dòng)芯片版圖設(shè)計(jì)中降低寄生參數(shù)影響的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種TFT-IXD驅(qū)動(dòng)芯片版圖設(shè)計(jì)中降低寄生參數(shù)影響的方法。
背景技術(shù)：
集成芯片的工藝層是芯片設(shè)計(jì)的重要組成部分。一層金屬搭在另一層金屬上面， 一個(gè)晶體管靠近另一個(gè)晶體管放置，而且這些晶體管全部都是在襯底上制作的。只要在工 藝制造中引入了兩種不同的工藝層，就會(huì)產(chǎn)生相應(yīng)的寄生器件，這些寄生器件廣泛地分布 在芯片各處，無(wú)法避免。它會(huì)降低電路的速度，改變頻率響應(yīng)或者一些意想不到的事情發(fā) 生。既然寄生是無(wú)法避免的，那么電路設(shè)計(jì)者就要充分將這些因素考慮進(jìn)去，盡量留一些余 量，以便把寄生參數(shù)帶來(lái)的影響降至最低。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的是提供一種TFT-IXD驅(qū)動(dòng)芯片版圖設(shè)計(jì)中降低寄生參數(shù) 影響的方法，能有效的降低TFT-LCD驅(qū)動(dòng)芯片版圖設(shè)計(jì)中存在的寄生參數(shù)，提高的芯片性 能。本發(fā)明采用以下技術(shù)方案實(shí)現(xiàn)，一種TFT-IXD驅(qū)動(dòng)芯片版圖設(shè)計(jì)中降低寄生參數(shù) 影響的方法，其特征在于包括減少寄生電容、降低寄生電阻、降低寄生電感及減少COMS器 件產(chǎn)生的寄生參數(shù)；所述減少寄生電容包括減小導(dǎo)線長(zhǎng)度、選擇合適的金屬層及將敏感信 號(hào)隔離開(kāi)；所述降低寄生電阻采用并聯(lián)布線的方法，將金屬線重疊形成并聯(lián)結(jié)構(gòu)；所述減 少COMS器件產(chǎn)生的寄生參數(shù)即采用減少晶硅柵的串聯(lián)電阻。本發(fā)明在TFT-IXD驅(qū)動(dòng)芯片版圖設(shè)計(jì)通過(guò)減少寄生電容、降低寄生電阻、降低寄 生電感及減少COMS器件產(chǎn)生的寄生參數(shù)等手段，實(shí)現(xiàn)有效的降低TFT-IXD驅(qū)動(dòng)芯片版圖設(shè) 計(jì)中存在的寄生參數(shù)，進(jìn)而提高的芯片性能，具有較好的使用價(jià)值。
具體實(shí)施例方式本發(fā)明提供一種一種TFT-IXD驅(qū)動(dòng)芯片版圖設(shè)計(jì)中降低寄生參數(shù)影響的方法，其 特征在于包括減少寄生電容、降低寄生電阻、降低寄生電感及減少COMS器件產(chǎn)生的寄生 參數(shù)；所述減少寄生電容包括減小導(dǎo)線長(zhǎng)度、選擇合適的金屬層及將敏感信號(hào)隔離開(kāi)；所 述降低寄生電阻采用并聯(lián)布線的方法，將金屬線重疊形成并聯(lián)結(jié)構(gòu)；所述減少COMS器件產(chǎn) 生的寄生參數(shù)即采用減少晶硅柵的串聯(lián)電阻。所述的減少晶硅柵的串聯(lián)電阻是將多個(gè)晶體 硅分成多個(gè)指狀結(jié)構(gòu)，然后用導(dǎo)線將它們并聯(lián)起來(lái)以降低電阻。為了讓一般技術(shù)人員更好的理解本發(fā)明，下面對(duì)本發(fā)明各方法進(jìn)行簡(jiǎn)單介紹 一、減少寄生電容寄生的含義就是本來(lái)沒(méi)有在那個(gè)地方設(shè)計(jì)電容，但由于布線構(gòu)之間
總是有互容，就好像是寄生在布線之間的一樣，當(dāng)芯片的工作頻率超過(guò)20MHz以上時(shí)，對(duì)芯 片的影響就非常的大了，TFT-LCD驅(qū)動(dòng)芯片的工作頻率遠(yuǎn)遠(yuǎn)超出這個(gè)值，因此就不得不在布 置版圖時(shí)采用措施減小其對(duì)芯片影響。
以下的三種方法可以減少寄生電容
(1)、減小導(dǎo)線長(zhǎng)度。導(dǎo)線長(zhǎng)度小的話，與它相互作用而產(chǎn)生的電容例如金屬或者襯底 層的電容就會(huì)相應(yīng)地減小。(2)、選擇合適的金屬層。起主要作用的電容通常是導(dǎo)線與襯底之間的電容。通常 情況下，最高金屬層所形成的電容總是最小的。電容大小與平板的間距成反比，一點(diǎn)距離的 變化就能引起很大的差別。另外值得注意的是并不是所有工藝的最高層金屬與襯底產(chǎn)生的 寄生電容都最小，它還與金屬層的寬度等其它因素有關(guān)。有些工藝中或許是M2對(duì)地的電容 要比M4的對(duì)地電容大，所以我們不能只憑直覺(jué)來(lái)判斷，一定要通過(guò)具體的計(jì)算來(lái)確認(rèn)。(3)、將敏感信號(hào)隔離開(kāi)。在模擬電路版圖設(shè)計(jì)中，我們經(jīng)常會(huì)人為的將敏感信號(hào) 隔離開(kāi)來(lái)，盡量避免在敏感電路上面走線，而只是將金屬線走在電路之間，這樣寄生的參數(shù) 就小一些且相對(duì)容易控制。二、降低寄生電阻由于導(dǎo)線都有一定的阻值，所以在線路中就會(huì)產(chǎn)生一定的寄生 阻值。例如，有一根信號(hào)線需要承載1毫安的電流，工藝手冊(cè)注明每微米可以走0.5毫安 的電流，那么這根金屬層的寬度至少要2微米。我們來(lái)計(jì)算一下這根導(dǎo)線因?yàn)榧纳娮瓒?產(chǎn)生的IR壓降。導(dǎo)線的方塊阻Rsqu是0.05 Ω，R=Rsqu L/ff, V=IR,所以計(jì)算得知電壓 為50毫伏。它對(duì)于一個(gè)電壓非常敏感的電路來(lái)講就會(huì)有很大的影響。TFT-LCD驅(qū)動(dòng)芯片 對(duì)電壓是非常的敏感的，導(dǎo)線上消耗掉太多的壓降的話，將會(huì)導(dǎo)致版圖的設(shè)計(jì)失敗。要降低 寄生電阻，可以采用并聯(lián)布線的辦法。一般情況下，厚的金屬線具有低的方塊電阻，可以將 這幾條金屬重疊形成并聯(lián)結(jié)構(gòu)，大大降低了電阻。因此，并聯(lián)布線是降低大電流路徑電 阻的有效方法，而且還能節(jié)省一定的面積。三、降低寄生電感當(dāng)你的電路是在一個(gè)真正的高頻的情況下工作時(shí)，導(dǎo)線也開(kāi)始 存在了電感效應(yīng)。在TFT-LCD的驅(qū)動(dòng)芯片中，解決寄生電感的方法就是試著去模擬它，把它 當(dāng)成電路中的一部分。首先需要盡早的完成布局，好讓電路設(shè)計(jì)者較早的看到導(dǎo)線究竟能 有多長(zhǎng)，然后估計(jì)出可能引起的電感。版圖設(shè)計(jì)過(guò)程中尤其注意不要因?yàn)殡姼旭詈隙绊?其它部分。四、減少COMS器件產(chǎn)生的寄生參數(shù)CM0S晶體管，當(dāng)源極或漏極上的電壓發(fā)生變 化時(shí)，阱電容會(huì)使這一變化變慢。當(dāng)有一個(gè)電壓加到柵上時(shí)，柵電容會(huì)使它變慢。多晶硅柵 的串聯(lián)電阻與柵電容一起形成了一個(gè)RC時(shí)間常數(shù)，它使器件進(jìn)一步變慢。幾乎器件的每一 個(gè)部分都有某種電容以某種方式使器件的操作變慢。減少CMOS器件寄生參數(shù)的技術(shù)就是 減少柵的串聯(lián)電阻。任何其它在內(nèi)的寄生參數(shù)是沒(méi)有辦法改變的，解決的辦法就是降低多 晶硅柵的串聯(lián)電阻。降低了多晶硅柵的串聯(lián)電阻，就降低了 RC時(shí)間常數(shù)，從而改善了器件 的速度。我們可以通過(guò)把多晶硅柵分成多個(gè)“指狀“結(jié)構(gòu)，然后用導(dǎo)線將它們并聯(lián)起來(lái)以 降低電阻。例如把器件分為兩個(gè)就可以把RC時(shí)間常數(shù)降低4倍。通過(guò)分成多個(gè)器件以及 源漏共享可以大大減小CMOS晶體管上的寄生參數(shù)影響。以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專利范圍所做的均等變化與 修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
一種TFT-LCD驅(qū)動(dòng)芯片版圖設(shè)計(jì)中降低寄生參數(shù)影響的方法，其特征在于包括減少寄生電容、降低寄生電阻、降低寄生電感及減少COMS器件產(chǎn)生的寄生參數(shù)；所述減少寄生電容包括減小導(dǎo)線長(zhǎng)度、選擇合適的金屬層及將敏感信號(hào)隔離開(kāi)；所述降低寄生電阻采用并聯(lián)布線的方法，將金屬線重疊形成并聯(lián)結(jié)構(gòu)；所述減少COMS器件產(chǎn)生的寄生參數(shù)即采用減少晶硅柵的串聯(lián)電阻。
2.根據(jù)權(quán)利要求1所述的TFT-LCD驅(qū)動(dòng)芯片版圖設(shè)計(jì)中降低寄生參數(shù)影響的方法，其 特征在于所述的減少晶硅柵的串聯(lián)電阻是將多個(gè)晶體硅分成多個(gè)指狀結(jié)構(gòu)，然后用導(dǎo)線 將它們并聯(lián)起來(lái)以降低電阻。
全文摘要
本發(fā)明涉及一種TFT-LCD驅(qū)動(dòng)芯片版圖設(shè)計(jì)中降低寄生參數(shù)影響的方法，其特征在于包括減少寄生電容、降低寄生電阻、降低寄生電感及減少COMS器件產(chǎn)生的寄生參數(shù)；所述減少寄生電容包括減小導(dǎo)線長(zhǎng)度、選擇合適的金屬層及將敏感信號(hào)隔離開(kāi)；所述降低寄生電阻采用并聯(lián)布線的方法，將金屬線重疊形成并聯(lián)結(jié)構(gòu)；所述減少COMS器件產(chǎn)生的寄生參數(shù)即采用減少晶硅柵的串聯(lián)電阻。本發(fā)明能有效的降低TFT-LCD驅(qū)動(dòng)芯片版圖設(shè)計(jì)中存在的寄生參數(shù)，提高的芯片性能，具有較好的使用價(jià)值。
文檔編號(hào)G06F17/50GK101882181SQ20101023151
公開(kāi)日2010年11月10日 申請(qǐng)日期2010年7月21日 優(yōu)先權(quán)日2010年7月21日
發(fā)明者林康生, 陳品霞 申請(qǐng)人:博嘉圣(福州)微電子科技有限公司