專利名稱：芯片物理版圖的黑盒邏輯驗(yàn)證方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片物理版圖的驗(yàn)證方法，具體涉及一種芯片物理版圖的黑盒邏輯驗(yàn)證方法。
背景技術(shù)：
芯片版圖設(shè)計(jì)結(jié)束后必須進(jìn)行電路與版圖的邏輯對(duì)比(LVS)，以確保版圖與電路的一致性。目前市場(chǎng)上有多家EDA(電子輔助設(shè)計(jì)軟件)廠商提供LVS工具。如圖I所示，LVS的基本思路是對(duì)物理版圖進(jìn)行抽取，將抽取出的電路網(wǎng)表與設(shè)計(jì)的電路網(wǎng)表進(jìn)行對(duì)比。但是，某些芯片單元(例如IP)無(wú)法進(jìn)行完整的LVS對(duì)比。例如，當(dāng)IP由另一方提供，而該另一方未提供完整的IP內(nèi)核物理版圖，僅提供IP的PIN(輸入輸出端口)信息。這時(shí)，客戶只能通過(guò)BLACK BOX (黑盒)LVS (Layout Versus Schematic版圖與電路圖對(duì)照)方法，將IP默認(rèn)為一個(gè)黑盒，此時(shí)其內(nèi)部電路將不會(huì)被檢查，僅檢查其輸入輸出端與周圍電路的連接關(guān)系。也就是說(shuō)，在使用空IP進(jìn)行BLACK BOX LVS時(shí)，僅檢查IP輸入輸出端的連接性，但是對(duì)于客戶芯片電路伸入IP內(nèi)部的連線，不作任何檢查，當(dāng)BLACK BOX LVS驗(yàn)證通過(guò)即當(dāng)作芯片版圖無(wú)問(wèn)題，不在FAB (芯片制造工廠)進(jìn)行全芯片版圖LVS驗(yàn)證就進(jìn)行流片。這種BLACK BOX LVS方法可以解決客戶無(wú)法獲得IP物理版圖數(shù)據(jù)時(shí)的LVS需求，但是如果作為唯一的物理版圖驗(yàn)證手段，對(duì)含有另一方IP的己方芯片只做BLACK BOX LVS驗(yàn)證即進(jìn)行流片，不再要求在Foundry (代工廠)端作完整芯片的LVS，這種行為存在一個(gè)潛在的風(fēng)險(xiǎn)，即芯片中客戶的布線可能與另一方IP中的金屬短路，但BLACK BOX LVS卻無(wú)法檢查出這類錯(cuò)誤。而DRC(Design Rule Check)也僅能檢查出其中部分類型的錯(cuò)誤。如圖2所示，客戶做的Black Box LVS方法的輸出結(jié)果會(huì)認(rèn)為這種連接方法沒(méi)有問(wèn)題，因?yàn)閮蓚€(gè)端口都連接到了。但是在實(shí)際IP內(nèi)核合成之后，會(huì)發(fā)現(xiàn)電源與地已經(jīng)出現(xiàn)短接，如圖3所示，并且DRC金屬層次檢查也不會(huì)報(bào)錯(cuò)。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種芯片物理版圖的黑盒邏輯驗(yàn)證方法，它可以防止芯片中的客戶電路與另一方IP短路。為解決上述技術(shù)問(wèn)題，本發(fā)明芯片物理版圖的黑盒邏輯驗(yàn)證方法的技術(shù)解決方案為，包括以下步驟第一步，對(duì)芯片進(jìn)行BLACK BOX LVS檢查；第二步，建立各工藝層次庫(kù)；通過(guò)建立的工藝層次庫(kù)，找出該工藝金屬層信息和禁止布線層信息，并將各工藝金屬層的信息以及禁止布線層的信息進(jìn)行儲(chǔ)存；第三步，讀取芯片⑶SII數(shù)據(jù)，以禁止布線層為識(shí)別特征，識(shí)別出芯片中每個(gè)另一方IP的位置和名稱；第四步，將這些另一方IP中的禁止布線層抽出，得到第一數(shù)據(jù)集；
第五步，抽取出芯片中的金屬層信息，利用第三步中獲取的另一方IP的名稱，將芯片中另一方IP內(nèi)部的金屬層信息進(jìn)行剔除，得到第二數(shù)據(jù)集；第六步，對(duì)第一數(shù)據(jù)集和第二數(shù)據(jù)集依照工藝層次庫(kù)的MAP關(guān)系進(jìn)行“邏輯與”的操作；第七步，對(duì)比第一數(shù)據(jù)集與第二數(shù)據(jù)集通過(guò)“邏輯與”的結(jié)果，檢查芯片數(shù)據(jù)是否與另一方IP存在短路現(xiàn)象，并找出短路點(diǎn)。所述另一方IP是任何沒(méi)有實(shí)際版圖，只能進(jìn)行BLACK BOX LVS驗(yàn)證的IP。本發(fā)明可以達(dá)到的技術(shù)效果是 本發(fā)明通過(guò)對(duì)芯片物理版圖的BLACK BOX LVS驗(yàn)證方法的缺陷進(jìn)行補(bǔ)充，在用戶對(duì)芯片做完BLACK BOX LVS之后，追加一步BLACK BOX上方金屬連接性驗(yàn)證檢查，能夠避免客戶電路與另一方IP短路的風(fēng)險(xiǎn)。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明圖I是現(xiàn)有技術(shù)將電路與版圖進(jìn)行邏輯對(duì)比(LVS)的原理示意圖；圖2是現(xiàn)有技術(shù)采用Black Box LVS方法進(jìn)行驗(yàn)證的示意圖；圖3是電源與地出現(xiàn)短接的示意圖；圖4是本發(fā)明芯片物理版圖的黑盒邏輯驗(yàn)證方法的流程圖。
具體實(shí)施例方式如圖4所示，本發(fā)明芯片物理版圖的黑盒邏輯驗(yàn)證方法，是對(duì)現(xiàn)有技術(shù)BLACK BOXLVS(黑盒子法版圖邏輯比較)方法的改進(jìn)，包括以下步驟第一步，利用現(xiàn)有技術(shù)，對(duì)芯片進(jìn)行BLACK BOX LVS檢查；第二步，建立各工藝層次庫(kù)；通過(guò)建立的工藝層次庫(kù)，找出該工藝金屬層信息和禁止布線層信息，并將各工藝金屬層的信息以及禁止布線層的信息進(jìn)行儲(chǔ)存，以便程序利用進(jìn)行接下來(lái)的步驟；第三步，讀取芯片⑶SII數(shù)據(jù)，以禁止布線層為識(shí)別特征，識(shí)別出芯片中每個(gè)另一方IP的位置和名稱；另一方IP可以是任何沒(méi)有實(shí)際版圖，只能進(jìn)行BLACK BOX LVS驗(yàn)證的IP ；禁止布線層為另一方IP中標(biāo)明禁止客戶(使用方)在上方進(jìn)行金屬布線的層次，通過(guò)這個(gè)層次，程序識(shí)別出IP模塊，僅有IP模塊才包含該層次；第四步，將這些另一方IP中的禁止布線層抽出，得到第一數(shù)據(jù)集A ;默認(rèn)禁止布線層為IP內(nèi)金屬區(qū)域，所有進(jìn)入該區(qū)域的非IP內(nèi)金屬都為問(wèn)題金屬；第五步，抽取出芯片中的金屬層信息，利用第三步中獲取的另一方IP的名稱，將芯片中另一方IP內(nèi)部的金屬層信息進(jìn)行剔除，得到第二數(shù)據(jù)集B ;由于IP內(nèi)包含的金屬信息會(huì)干擾驗(yàn)證，所以進(jìn)行刪除；第六步，對(duì)第一數(shù)據(jù)集A和第二數(shù)據(jù)集B依照工藝層次庫(kù)的MAP (圖形)關(guān)系進(jìn)行“邏輯與”的操作；
不同的禁止布線層禁止與之相對(duì)應(yīng)的金屬進(jìn)行布線；第七步，對(duì)比第一數(shù)據(jù)集A與第二數(shù)據(jù)集B通過(guò)“邏輯與”的結(jié)果，檢查芯片數(shù)據(jù)是否與另一方IP存在短路現(xiàn)象，并找出短路點(diǎn)。用戶在Black BOX LVS后追加BLACK BOX上方金屬連接性驗(yàn)證檢查，可在通用物理版圖工具中調(diào)用檢查結(jié)果，馬上就可以獲知己方是否有布線侵犯另一方IP金屬區(qū)域，能夠有效地避免這方面的電路短路問(wèn)題?！?br> 權(quán)利要求
1.一種芯片物理版圖的黑盒邏輯驗(yàn)證方法，其特征在于，包括以下步驟 第一步，對(duì)芯片進(jìn)行BLACK BOX LVS檢查； 第二步，建立各工藝層次庫(kù)；通過(guò)建立的工藝層次庫(kù)，找出該工藝金屬層信息和禁止布線層信息，并將各工藝金屬層的信息以及禁止布線層的信息進(jìn)行儲(chǔ)存； 第三步，讀取芯片GDSII數(shù)據(jù)，以禁止布線層為識(shí)別特征，識(shí)別出芯片中每個(gè)另一方IP的位置和名稱； 第四步，將這些另一方IP中的禁止布線層抽出，得到第一數(shù)據(jù)集； 第五步，抽取出芯片中的金屬層信息，利用第三步中獲取的另一方IP的名稱，將芯片中另一方IP內(nèi)部的金屬層信息進(jìn)行剔除，得到第二數(shù)據(jù)集； 第六步，對(duì)第一數(shù)據(jù)集和第二數(shù)據(jù)集依照工藝層次庫(kù)的MAP關(guān)系進(jìn)行“邏輯與”的操作； 第七步，對(duì)比第一數(shù)據(jù)集與第二數(shù)據(jù)集通過(guò)“邏輯與”的結(jié)果，檢查芯片數(shù)據(jù)是否與另一方IP存在短路現(xiàn)象，并找出短路點(diǎn)。
2.根據(jù)權(quán)利要求I所述的芯片物理版圖的黑盒邏輯驗(yàn)證方法，其特征在于，所述另一方IP是任何沒(méi)有實(shí)際版圖，只能進(jìn)行BLACK BOX LVS驗(yàn)證的IP。
全文摘要
本發(fā)明公開(kāi)了一種芯片物理版圖的黑盒邏輯驗(yàn)證方法，包括以下步驟第一步，對(duì)芯片進(jìn)行BLACK BOX LVS檢查；第二步，找出該工藝金屬層信息和禁止布線層信息；第三步，識(shí)別出芯片中每個(gè)另一方IP的位置和名稱；第四步，將這些另一方IP中的禁止布線層抽出，得到第一數(shù)據(jù)集；第五步，抽取出芯片中的金屬層信息，利用第三步中獲取的另一方IP的名稱，將芯片中另一方IP內(nèi)部的金屬層信息進(jìn)行剔除，得到第二數(shù)據(jù)集；第六步，對(duì)第一數(shù)據(jù)集和第二數(shù)據(jù)集進(jìn)行“邏輯與”的操作；第七步，對(duì)比“邏輯與”的結(jié)果，找出短路點(diǎn)。本發(fā)明在用戶對(duì)芯片做完BLACK BOX LVS之后，追加一步BLACK BOX上方金屬連接性驗(yàn)證檢查，能夠避免客戶電路與另一方IP短路的風(fēng)險(xiǎn)。
文檔編號(hào)G06F17/50GK102955865SQ20111023903
公開(kāi)日2013年3月6日 申請(qǐng)日期2011年8月19日 優(yōu)先權(quán)日2011年8月19日
發(fā)明者潘炯, 倪凌云, 孫長(zhǎng)江 申請(qǐng)人:上海華虹Nec電子有限公司