專利名稱：可編程cmos信號(hào)輸出緩沖器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種可編程CMOS信號(hào)輸出緩沖器，確切說，涉及一 種基于數(shù)字信號(hào)控制的可編程CMOS信號(hào)輸出緩沖器，屬于數(shù)模混 合電路及信號(hào)處理的技術(shù)領(lǐng)域。
背景技術(shù)：
幾乎所有的CMOS電路產(chǎn)品都需要與外部電路進(jìn)行數(shù)據(jù)通信，這 一功能可由10 (input & output)接口實(shí)現(xiàn)，信號(hào)輸出緩沖器是IO接 口中的輸出模塊，也是設(shè)計(jì)難度最高，設(shè)計(jì)情況最為復(fù)雜的模塊。隨著CMOS電路技術(shù)的進(jìn)一步發(fā)展，對(duì)信號(hào)輸出緩沖器提出了更 高的要求。當(dāng)前的一些大規(guī)模的FPGA以及ASIC產(chǎn)品，單片電路的 引腳數(shù)已經(jīng)高達(dá)上千腳，如此大規(guī)模的引腳數(shù)量依然不能滿足電路對(duì) 外數(shù)據(jù)通信的需求。當(dāng)前，CMOS電路數(shù)據(jù)通信領(lǐng)域中，數(shù)據(jù)傳輸量 越來越大、數(shù)據(jù)傳輸協(xié)議越來越細(xì)化并具有針對(duì)性、外部電路情況越 來越復(fù)雜。要求信號(hào)輸出緩沖器支持更多的數(shù)據(jù)傳輸協(xié)議，消耗更少 的功率，提供更快的數(shù)據(jù)傳輸速度和更高的穩(wěn)定性。而傳統(tǒng)的信號(hào)輸出緩沖器結(jié)構(gòu)簡單， 一般只支持單個(gè)或幾個(gè)數(shù)據(jù)傳輸協(xié)議，功能少、 引腳復(fù)用能力差，配置使用也不靈活。發(fā)明內(nèi)容本發(fā)明的目的是推出一種可編程CMOS信號(hào)輸出緩沖器，它的優(yōu) 點(diǎn)是支持16種10數(shù)據(jù)傳輸協(xié)議(HSTLClassI、 HSTL Class III、 HSTL Class IV、 CTT、 AGP2X、 GTL、 GTL+、 SSTL3 Class I、 SSTL3 Class II、 SSTL2 Class I、 SSTL2 Class II、 PCI33—3 、 PCI66—3 、 PCI33一5、 LVTTL、 LVCMOS2)、數(shù)字信號(hào)控制精度高、數(shù)據(jù)傳輸速度快、延遲 時(shí)間短、穩(wěn)定性高、兼容性強(qiáng)、針腳復(fù)用率高、配置使用方便靈活。本發(fā)明的技術(shù)方案是利用數(shù)字信號(hào)對(duì)十二個(gè)編程點(diǎn)進(jìn)行的編程配置，控制信號(hào)輸出緩沖器的驅(qū)動(dòng)能力以及輸出信號(hào)的擺率和速度以 達(dá)到驅(qū)動(dòng)能力和傳輸速度可調(diào)，從而適應(yīng)各種不同數(shù)據(jù)傳輸協(xié)議的要 求。現(xiàn)結(jié)合附圖具體描述本發(fā)明的技術(shù)方案。一種高速可編程CMOS信號(hào)輸出緩沖器，其特征在于，由三級(jí)模 塊級(jí)聯(lián)構(gòu)成，第一級(jí)為電平轉(zhuǎn)換模塊，有數(shù)據(jù)輸入端口 Data in、第 一 MOS管Ml、第二 MOS管M2、第三MOS管M3、第四MOS管 M4、第五MOS管M5、第六MOS管M6，第一 MOS管Ml、第三 MOS管M3和第四MOS管M4是NMOS管，第二 MOS管M2、第五 MOS管M5和第六MOS管M6是PMOS管，第一 MOS管Ml的柵極、 源極、漏極和襯底分別與數(shù)據(jù)輸入端口 Datain、電路核心電壓Vcore、 PI端和電路核心電壓Vcore相連，第二MOS管M2的柵極、源極、 漏極和襯底分別與數(shù)據(jù)輸入端口 Data in、地線、Pl端和地相連，第 三MOS管M3的柵極、源極、漏極和襯底分別與P3端、3.3V供電電 壓V33、 P2端和3.3V供電電壓V33相連，第四MOS管M4的柵極、 源極、漏極和襯底分別與P2端、3.3V供電電壓V33、 P3端和3.3V 供電電壓V33相連，第五MOS管M5的柵極、源極、漏極和襯底分 別與數(shù)據(jù)輸入端口 Data in、地線、P2端和地線相連，第六MOS管 M6的柵極、源極、漏極和襯底分別與P1端、地線、P3端和地線相 連，第二級(jí)為預(yù)驅(qū)動(dòng)模塊，含第七M(jìn)OS管M7、第八MOS管M8、 第九MOS管M9、第十MOS管MIO，第七M(jìn)OS管M7和第九MOS 管M9是PMOS管，第八MOS管M8和第十MOS管M10是NMOS 管，第七M(jìn)OS管M7的柵極、源極、漏極和襯底分別與P3端、3.3V 供電電壓V33、 P4端和3.3V供電電壓V33相連，第八MOS管M8 的柵極、源極、漏極和襯底分別與P3端、地線、P4端和地線相連， 第九MOS管M9的柵極、源極、漏極和襯底分別與P4端、3.3V供電 電壓V33、 P5端和3.3V供電電壓V33相連，第十MOS管M10的柵 極、源極、漏極和襯底分別與P4端、地線、P5端和地線相連，第三 級(jí)為可編程輸出模塊，含第一數(shù)字信號(hào)控制端Cl、第二數(shù)字信號(hào)控制端C2、第三數(shù)字信號(hào)控制端C3、第四數(shù)字信號(hào)控制端C4、第五數(shù) 字信號(hào)控制端C5、第六數(shù)字信號(hào)控制端C6、第七數(shù)字信號(hào)控制端C7、 第八數(shù)字信號(hào)控制端C8、第九數(shù)字信號(hào)控制端C9、第十?dāng)?shù)字信號(hào)控 制端CIO、第十一數(shù)字信號(hào)控制端Cll、第十二數(shù)字信號(hào)控制端C12、 第一二輸入與非門NAND1、第二二輸入與非門NAND2、第三二輸入 與非門NAND3、第四二輸入與非門NAND4、第五二輸入與非門 NAND5、第六二輸入與非門NAND6、第一二輸入或非門N0R1、第 二二輸入或非門NOR2、第三二輸入或非門NOR3、第四二輸入或非 門NOR4、第五二輸入或非門NOR5、第六二輸入或非門NOR6、第 十一 MOS管Mll、第十二 MOS管M12、第十三MOS管M13、第十 四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七 MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十 MOS管M20、第二十一MOS管M21、第二十二MOS管M22，第十 一MOS管Mll、第十二MOS管M12、第十三MOS管M13、第十四 MOS管M14、第十五MOS管M15和第十六MOS管M16是PMOS 管，第十七M(jìn)OS管M17、第十八MOS管M18、第十九MOS管M19、 第二十MOS管M20、第二十一 MOS管M21和第二十二 MOS管M22 是NMOS管，第一二輸入與非門NAND1的輸入端一、輸入端二和輸 出端分別與P5端、第一數(shù)字信號(hào)控制端Cl和P6端相連，第二二輸 入與非門NAND2的輸入端一、輸入端二和輸出端分別與P5端、第 二數(shù)字信號(hào)控制端C2和P7端相連，第三二輸入與非門NAND3的輸 入端一、輸入端二和輸出端分別與P5端、第三數(shù)字信號(hào)控制端C3 和P8端相連，第四二輸入與非門NAND4的輸入端一、輸入端二和 輸出端分別與P5端、第四數(shù)字信號(hào)控制端C4和P9端相連，第五二 輸入與非門NAND5的輸入端一、輸入端第六二輸入與非門NAND6 的輸入端一、輸入端二和輸出端分別與P5端、第六數(shù)字信號(hào)控制C6 和Pll端相連，二和輸出端分別與P5端、第五數(shù)字信號(hào)控制端C5 和P10端相連，第一二輸入或非門N0R1的輸入端一、輸入端二和輸 出端分別與P5端、第七數(shù)字信號(hào)控制端C7和P12端相連，第二二輸入或非門N0R2的輸入端一、輸入端二和輸出端分別與P5端、第 八數(shù)字信號(hào)控制端C8和P13端相連，第三二輸入或非門NOR3的輸 入端一、輸入端二和輸出端分別與P5端、第九數(shù)字信號(hào)控制端C9 和P14端相連，第四二輸入或非門N0R4的輸入端一、輸入端二和輸 出端分別與P5端、第十?dāng)?shù)字信號(hào)控制端C10和P15端相連，第五二 輸入或非門N0R5的輸入端一、輸入端二和輸出端分別與P5端、第 十一數(shù)字信號(hào)控制端Cll和P16端相連，第六二輸入或非門N0R6 的輸入端一、輸入端二和輸出端分別與P5端、第十二數(shù)字信號(hào)控制 端C12和P17端相連，第十一 MOS管Mil的柵極、源極、漏極和襯 底分別與P6端、輸出信號(hào)供電電壓VCCO、數(shù)據(jù)輸出端Data out和 輸出信號(hào)供電電壓VCCO相連，第十二 MOS管M12的柵極、源極、 漏極和襯底分別與P7端、輸出信號(hào)供電電壓VCCO、數(shù)據(jù)輸出端Data out和輸出信號(hào)供電電壓VCCO相連，第十三MOS管M13的柵極、 源極、漏極和襯底分別與P8端、輸出信號(hào)供電電壓VCCO、數(shù)據(jù)輸 出端Data out和輸出信號(hào)供電電壓VCCO相連，第十四MOS管M14 的柵極、源極、漏極和襯底分別與P9端、輸出信號(hào)供電電壓VCCO、 數(shù)據(jù)輸出端Data out和輸出信號(hào)供電電壓VCCO相連，第十五MOS 管M15的柵極、源極、漏極和襯底分別與P10端、輸出信號(hào)供電電 壓VCCO、數(shù)據(jù)輸出端Data out和輸出信號(hào)供電電壓VCCO相連，第 十六MOS管M16的柵極、源極、漏極和襯底分別與Pll端、輸出信 號(hào)供電電壓VCCO、數(shù)據(jù)輸出端Data out和輸出信號(hào)供電電壓VCCO 相連，第十七M(jìn)OS管M17的柵極、源極、漏極和襯底分別與P12端、 地線、數(shù)據(jù)輸出端Data out和地線相連，第十八MOS管M18的柵極、 源極、漏極和襯底分別與P13端、地線、數(shù)據(jù)輸出端Data out和地線 相連，第十九MOS管M19的柵極、源極、漏極和襯底分別與P14端、 地線、數(shù)據(jù)輸出端Data out和地線相連，第二十MOS管M20的柵極、 源極、漏極和襯底分別與P15端、地線、數(shù)據(jù)輸出端Data out和地線 相連，第二十一 MOS管M21的柵極、源極、漏極和襯底分別與P16 端、地線、數(shù)據(jù)輸出端Data out和地線相連，第二十二MOS管M22的柵極、源極、漏極和襯底分別與P17端、地線、數(shù)據(jù)輸出端Data out 和地線相連。與背景技術(shù)相比，本發(fā)明有以下積極效果1、 本發(fā)明的可編程CMOS信號(hào)輸出緩沖器支持16種最常用的數(shù) 據(jù)傳輸協(xié)議，大大增加了引腳的復(fù)用性。2、 本發(fā)明的可編程CMOS信號(hào)輸出緩沖器工作速度在各種協(xié)議 下均保持在250MHz以上，各種協(xié)議下的數(shù)據(jù)傳輸延遲穩(wěn)定在lns左 右，不會(huì)出現(xiàn)延遲大起大落的情況。3、 本發(fā)明的可編程CMOS信號(hào)輸出緩沖器采用數(shù)字信號(hào)精確控 制，支持多種電壓。適用范圍廣，在FPGA、 ASIC等CMOS電路領(lǐng)域 可以無需改動(dòng)直接應(yīng)用。


圖l為本發(fā)明高速可編程CMOS信號(hào)輸出緩沖器系統(tǒng)框圖。 圖2為高速可編程CMOS信號(hào)輸出緩沖器電路圖具體實(shí)施方式
現(xiàn)結(jié)合實(shí)施例詳細(xì)說明本發(fā)明的技術(shù)方案和工作原理。所有的實(shí) 施例均具有上文述及的基本的電路結(jié)構(gòu)。下述的實(shí)施例只羅列每個(gè)實(shí)施例關(guān)鍵的技術(shù)數(shù)據(jù)。實(shí)施例1可編程CMOS信號(hào)輸出緩沖器之一第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6為高電平"1"有效，第七、第八、第九、第十、 第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 CIO、 Cll、 C12為低 電平"0"有效，第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控 制端Cl、 C2、 C3、 C4、 C5、 C6分別為"1、 1、 1、 1、 1、 1"，第七、 第八、第九、第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 C10、 Cll、 C12分別為"0、 1、 0、 1、 1、 1"， Vcco輸入電壓為1.5V 時(shí)，可編程CMOS信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為HSTLClass I，數(shù)據(jù)傳輸延時(shí)為0.915ns。實(shí)施例2可編程CMOS信號(hào)輸出緩沖器之二 除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6分別為"1、 1、 1、 1、 1、 1"，第七、第八、第九、 第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 CIO、 Cll、 C12 分別為"0、 1、 0、 0、 1、 1"， Vcco輸入電壓為1.5V時(shí)，可編程CMOS 信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為HSTL Class III，數(shù)據(jù)傳輸 延時(shí)為0.83ns。實(shí)施例3可編程增益放大器之三除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6分別為"0、 0、 0、 1、 1、 1"，第七、第八、第九、 第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 C10、 Cll、 C12 分別為"0、 0、 0、 0、 0、 0"， Vcco輸入電壓為IV時(shí)，可編程CMOS 信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為HSTL Class IV，數(shù)據(jù)傳輸 延時(shí)為0.755ns。實(shí)施例4可編程增益放大器之四除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6分別為"0、 1、 1、 0、 0、 0"，第七、第八、第九、 第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 C10、 Cll、 C12 分別為"1、 0、 0、 1、 1、 1"， Vcco輸入電壓為3.3V時(shí)，可編程CMOS 信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為CTT，數(shù)據(jù)傳輸延時(shí)為 1.03ns。實(shí)施例5可編程增益放大器之五 除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6分別為"1、 1、 1、 1、 1、 1"，第七、第八、第九、第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 CIO、 Cll、 C12 分別為"0、 0、 0、 0、 0、 0"， Vcco輸入電壓為3.3V時(shí)，可編程CMOS 信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為AGP2X，數(shù)據(jù)傳輸延時(shí)為 0.79ns。實(shí)施例6可編程增益放大器之六 除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6分別為"0、 0、 0、 0、 0、 0"，第七、第八、第九、 第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 CIO、 Cll、 C12 分別為"0、 0、 0、 0、 0、 0"，在無Vcco電壓輸入時(shí)，可編程CMOS 信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為GTL，數(shù)據(jù)傳輸延時(shí)為 0.79ns。實(shí)施例7可編程增益放大器之七 除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6分別為"0、 0、 0、 0、 0、 0"，第七、第八、第九、 第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 CIO、 Cll、 C12 分別為"0、 0、 0、 0、 0、 0"，在無Vcco電壓輸入時(shí)，可編程CMOS 信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為GTL+，數(shù)據(jù)傳輸延時(shí)為 0.84ns。實(shí)施例8可編程增益放大器之八 除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6分別為"1、 1、 1、 0、 0、 0"，第七、第八、第九、 第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 C10、 Cll、 C12 分別為"0、 0、 0、 1、 1、 1"， Vcco輸入電壓為3.3V時(shí)，可編程CMOS 信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為SSTL3 Class I，數(shù)據(jù)傳輸延 時(shí)為0.965ns。實(shí)施例9可編程增益放大器之九除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6分別為"1、 1、 1、 1、 1、 1"，第七、第八、第九、 第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 CIO、 Cll、 C12 分別為"0、 0、 0、 0、 0、 0"， Vcco輸入電壓為3.3V時(shí)，可編程CMOS 信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為SSTL3 Class II，數(shù)據(jù)傳輸 延時(shí)為0.78ns。實(shí)施例10可編程增益放大器之十除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6分別為"1、 1、 1、 1、 1、 1"，第七、第八、第九、 第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 CIO、 Cll、 C12 分別為"0、 0、 0、 0、 0、 0"， Vcco輸入電壓為2.5V時(shí)，可編程CMOS 信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為SSTL2 Class I，數(shù)據(jù)傳輸延 時(shí)為0.855ns。實(shí)施例11可編程增益放大器之十一除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6分別為"1、 1、 1、 1、 1、 1"，第七、第八、第九、 第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 C10、 Cll、 C12 分別為"0、 0、 0、 0、 0、 0"， Vcco輸入電壓為2.5V時(shí)，可編程CMOS 信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為SSTL2 Class II，數(shù)據(jù)傳輸 延時(shí)為1.15ns 。實(shí)施例12可編程增益放大器之十二除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6分別為"1、 1、 1、 1、 1、 1"，第七、第八、第九、 第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 C10、 Cll、 C12 分別為"0、 0、 0、 0、 0、 0", Vcco輸入電壓為3.3V時(shí)，可編程CMOS信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為PCI33—3，數(shù)據(jù)傳輸延時(shí)為 0.785ns。實(shí)施例13可編程增益放大器之十三 除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6分別為"1、 1、 1、 1、 1、 1"，第七、第八、第九、 第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 CIO、 Cll、 C12 分別為"0、 0、 0、 0、 0、 0"， Vcco輸入電壓為3.3V時(shí)，可編程CMOS 信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為PCI66_3，數(shù)據(jù)傳輸延時(shí)為 0.785ns。實(shí)施例14可編程增益放大器之十四 除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6分別為"1、 1、 1、 1、 1、 1"，第七、第八、第九、 第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 CIO、 Cll、 C12 分別為"0、 0、 0、 0、 0、 0"， Vcco輸入電壓為3.3V時(shí)，可編程CMOS 信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為PCI33_5，數(shù)據(jù)傳輸延時(shí)為 0.785ns。實(shí)施例15可編程增益放大器之十五 除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、 C3、 C4、 C5、 C6分別為"1、 1、 1、 1、 1、 1"，第七、第八、第九、 第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 C10、 Cll、 C12 分別為"0、 0、 0、 0、 0、 0"， Vcco輸入電壓為3.3V時(shí)，可編程CMOS 信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為LVTTL，數(shù)據(jù)傳輸延時(shí)為 0.785ns。實(shí)施例16可編程增益放大器之十六 除以下不同外，其余均與實(shí)施例1完全相同。第一、第二、第三、第四、第五、第六數(shù)字信號(hào)控制端C1、 C2、C3、 C4、 C5、 C6分別為"1、 1、 1、 1、 1、 1"，第七、第八、第九、 第十、第十一、第十二數(shù)字信號(hào)控制端C7、 C8、 C9、 CIO、 Cll、 C12 分別為"0、 0、 0、 0、 0、 0"， Vcco輸入電壓為2.5V時(shí)，可編程CMOS 信號(hào)輸出緩沖器所支持的數(shù)據(jù)傳輸協(xié)議為LVCMOS2，數(shù)據(jù)傳輸延時(shí) 為0.8ns。工作原理本發(fā)明采用的第一級(jí)電平轉(zhuǎn)換模塊的主要功能就是將電路內(nèi)部通過數(shù)據(jù)輸入端口 Data in送入的數(shù)據(jù)信號(hào)電平轉(zhuǎn)換到3.3V，從P3 端輸出。該模塊的供電電壓為V33， V33的電平值是由16種協(xié)議中 VCCO的最高值決定的，即V33為3.3V，轉(zhuǎn)換后就可以利用數(shù)據(jù)信 號(hào)對(duì)后級(jí)的輸出驅(qū)動(dòng)管的通斷進(jìn)行完全的控制。經(jīng)過了電平轉(zhuǎn)換后的 數(shù)據(jù)信號(hào)需要驅(qū)動(dòng)后級(jí)的6個(gè)與非門和6個(gè)或非門，從第一級(jí)電平轉(zhuǎn) 換模塊的輸出端P3向后看到的電容很大，為了避免數(shù)據(jù)信號(hào)傳輸過 程中出現(xiàn)上升下降時(shí)間過長、延時(shí)過大等問題，本發(fā)明中采用了第二 級(jí)預(yù)驅(qū)動(dòng)模塊以達(dá)到提升數(shù)據(jù)信號(hào)的驅(qū)動(dòng)能力、減少延遲的目的。預(yù) 驅(qū)動(dòng)模塊由兩級(jí)反相器級(jí)聯(lián)組成，確保在數(shù)據(jù)傳輸?shù)难訒r(shí)和上升下降 時(shí)間在0.2ns以內(nèi)。由于數(shù)據(jù)輸出緩沖器輸出端口 Data out面對(duì)的是 電路外部的復(fù)雜環(huán)境，其所帶的負(fù)載也相對(duì)大很多，要使引腳能夠穩(wěn) 定傳輸正確的數(shù)據(jù)，輸出緩沖器必須提供足夠大的驅(qū)動(dòng)能力。在第三 級(jí)可編程輸出模塊中，由六級(jí)可編程輸出驅(qū)動(dòng)電路級(jí)聯(lián)而成，通過數(shù) 字信號(hào)控制端可分別控制各個(gè)驅(qū)動(dòng)管工作與否，從而改變輸出驅(qū)動(dòng)能 力和信號(hào)擺率。由此可以達(dá)到驅(qū)動(dòng)能力在0-32級(jí)內(nèi)精確可調(diào)。甚至 在某些協(xié)議要求下，可以全部關(guān)閉上拉電路，僅保持下拉電路工作。
權(quán)利要求
1. 一種高速可編程CMOS信號(hào)輸出緩沖器，其特征在于，由三級(jí)模塊級(jí)聯(lián)構(gòu)成，第一級(jí)為電平轉(zhuǎn)換模塊，有數(shù)據(jù)輸入端口(Data in)、第一MOS管(M1)、第MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)，第一MOS管(M1)、第三MOS管(M3)和第四MOS管(M4)是NMOS管，第MOS管(M2)、第五MOS管(M5)和第六MOS管(M6)是PMOS管，第一MOS管(M1)的柵極、源極、漏極和襯底分別與數(shù)據(jù)輸入端口(Data in)、電路核心電壓(Vcore)、P1端和電路核心電壓(Vcore)相連，第MOS管(M2)的柵極、源極、漏極和襯底分別與數(shù)據(jù)輸入端口(Data in)、地線、P1端和地相連，第三MOS管(M3)的柵極、源極、漏極和襯底分別與P3端、3.3V供電電壓(V33)、P2端和3.3V供電電壓(V33)相連，第四MOS管(M4)的柵極、源極、漏極和襯底分別與P2端、3.3V供電電壓(V33)、P3端和3.3V供電電壓(V33)相連，第五MOS管(M5)的柵極、源極、漏極和襯底分別與數(shù)據(jù)輸入端口(Data in)、地線、P2端和地線相連，第六MOS管(M6)的柵極、源極、漏極和襯底分別與P1端、地線、P3端和地線相連，第二級(jí)為預(yù)驅(qū)動(dòng)模塊，含第七M(jìn)OS管(M7)、第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M10)，第七M(jìn)OS管(M7)和第九MOS管(M9)是PMOS管，第八MOS管(M8)和第十MOS管(M10)是NMOS管，第七M(jìn)OS管(M7)的柵極、源極、漏極和襯底分別與P3端、3.3V供電電壓(V33)、P4端和3.3V供電電壓(V33)相連，第八MOS管(M8)的柵極、源極、漏極和襯底分別與P3端、地線、P4端和地線相連，第九MOS管(M9)的柵極、源極、漏極和襯底分別與P4端、3.3V供電電壓(V33)、P5端和3.3V供電電壓(V33)相連，第十MOS管(M10)的柵極、源極、漏極和襯底分別與P4端、地線、P5端和地線相連，第三級(jí)為可編程輸出模塊，含第一數(shù)字信號(hào)控制端(C1)、第二數(shù)字信號(hào)控制端(C2)、第三數(shù)字信號(hào)控制端(C3)、第四數(shù)字信號(hào)控制端(C4)、第五數(shù)字信號(hào)控制端(C5)、第六數(shù)字信號(hào)控制端(C6)、第七數(shù)字信號(hào)控制端(C7)、第八數(shù)字信號(hào)控制端(C8)、第九數(shù)字信號(hào)控制端(C9)、第十?dāng)?shù)字信號(hào)控制端(C10)、第十一數(shù)字信號(hào)控制端(C11)、第十二數(shù)字信號(hào)控制端(C12)、第一二輸入與非門(NAND1)、第二二輸入與非門(NAND2)、第三二輸入與非門(NAND3)、第四二輸入與非門(NAND4)、第五二輸入與非門(NAND5)、第六二輸入與非門(NAND6)、第一二輸入或非門(NOR1)、第二二輸入或非門(NOR2)、第三二輸入或非門(NOR3)、第四二輸入或非門(NOR4)、第五二輸入或非門(NOR5)、第六二輸入或非門(NOR6)、第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第十四MOS管(M14)、第十五MOS管(M15)、第十六MOS管(M16)、第十七M(jìn)OS管(M17)、第十八MOS管(M18)、第十九MOS管(M19)、第二十MOS管(M20)、第二十一MOS管(M21)、第二十二MOS管(M22)，第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第十四MOS管(M14)、第十五MOS管(M15)和第十六MOS管(M16)是PMOS管，第十七M(jìn)OS管(M17)、第十八MOS管(M18)、第十九MOS管(M19)、第二十MOS管(M20)、第二十一MOS管(M21)和第二十二MOS管(M22)是NMOS管，第一二輸入與非門(NAND1)的輸入端一、輸入端二和輸出端分別與P5端、第一數(shù)字信號(hào)控制端(C1)和P6端相連，第二二輸入與非門(NAND2)的輸入端一、輸入端二和輸出端分別與P5端、第二數(shù)字信號(hào)控制端(C2)和P7端相連，第三二輸入與非門(NAND3)的輸入端一、輸入端二和輸出端分別與P5端、第三數(shù)字信號(hào)控制端(C3)和P8端相連，第四二輸入與非門(NAND4)的輸入端一、輸入端二和輸出端分別與P5端、第四數(shù)字信號(hào)控制端(C4)和P9端相連，第五二輸入與非門(NAND5)的輸入端一、輸入端第六二輸入與非門(NAND6)的輸入端一、輸入端二和輸出端分別與P5端、第六數(shù)字信號(hào)控制(C6)和P11端相連，二和輸出端分別與P5端、第五數(shù)字信號(hào)控制端(C5)和P10端相連，第一二輸入或非門(NOR1)的輸入端一、輸入端二和輸出端分別與P5端、第七數(shù)字信號(hào)控制端(C7)和P12端相連，第二二輸入或非門(NOR2)的輸入端一、輸入端二和輸出端分別與P5端、第八數(shù)字信號(hào)控制端(C8)和P13端相連，第三二輸入或非門(NOR3)的輸入端一、輸入端二和輸出端分別與P5端、第九數(shù)字信號(hào)控制端(C9)和P14端相連，第四二輸入或非門(NOR4)的輸入端一、輸入端二和輸出端分別與P5端、第十?dāng)?shù)字信號(hào)控制端(C10)和P15端相連，第五二輸入或非門(NOR5)的輸入端一、輸入端二和輸出端分別與P5端、第十一數(shù)字信號(hào)控制端(C11)和P16端相連，第六二輸入或非門(NOR6)的輸入端一、輸入端二和輸出端分別與P5端、第十二數(shù)字信號(hào)控制端(C12)和P17端相連，第十一MOS管(M11)的柵極、源極、漏極和襯底分別與P6端、輸出信號(hào)供電電壓(VCCO)、數(shù)據(jù)輸出端(Data out)和輸出信號(hào)供電電壓(VCCO)相連，第十MOS管(M12)的柵極、源極、漏極和襯底分別與P7端、輸出信號(hào)供電電壓(VCCO)、數(shù)據(jù)輸出端(Data out)和輸出信號(hào)供電電壓(VCCO)相連，第十三MOS管(M13)的柵極、源極、漏極和襯底分別與P8端、輸出信號(hào)供電電壓(VCCO)、數(shù)據(jù)輸出端(Data out)和輸出信號(hào)供電電壓(VCCO)相連，第十四MOS管(M14)的柵極、源極、漏極和襯底分別與P9端、輸出信號(hào)供電電壓(VCCO)、數(shù)據(jù)輸出端(Data out)和輸出信號(hào)供電電壓(VCCO)相連，第十五MOS管(M15)的柵極、源極、漏極和襯底分別與P10端、輸出信號(hào)供電電壓(VCCO)、數(shù)據(jù)輸出端(Data out)和輸出信號(hào)供電電壓(VCCO)相連，第十六MOS管(M16)的柵極、源極、漏極和襯底分別與P11端、輸出信號(hào)供電電壓(VCCO)、數(shù)據(jù)輸出端(Data out)和輸出信號(hào)供電電壓(VCCO)相連，第十七M(jìn)OS管(M17)的柵極、源極、漏極和襯底分別與P12端、地線、數(shù)據(jù)輸出端(Data out)和地線相連，第十八MO S管(M18)的柵極、源極、漏極和襯底分別與P13端、地線、數(shù)據(jù)輸出端(Dataout)和地線相連，第十九MOS管(M19)的柵極、源極、漏極和襯底分別與P14端、地線、數(shù)據(jù)輸出端(Data out)和地線相連，第二十MOS管(M20)的柵極、源極、漏極和襯底分別與P15端、地線、數(shù)據(jù)輸出端(Data out)和地線相連，第二十一MOS管(M21)的柵極、源極、漏極和襯底分別與P16端、地線、數(shù)據(jù)輸出端(Data out)和地線相連，第二十MOS管(M22)的柵極、源極、漏極和襯底分別與P17端、地線、數(shù)據(jù)輸出端(Data out)和地線相連。
全文摘要
一種可編程CMOS信號(hào)輸出緩沖器，屬于數(shù)模混合電路及信號(hào)處理的技術(shù)領(lǐng)域，利用數(shù)字信號(hào)對(duì)十二個(gè)編程點(diǎn)進(jìn)行的編程配置，控制信號(hào)輸出緩沖器的驅(qū)動(dòng)能力以及輸出信號(hào)的擺率和速度以達(dá)到驅(qū)動(dòng)能力和傳輸速度可調(diào)，從而適應(yīng)各種不同數(shù)據(jù)傳輸協(xié)議的要求，有支持16種IO數(shù)據(jù)傳輸協(xié)議、數(shù)字信號(hào)控制精度高、數(shù)據(jù)傳輸速度快、延遲時(shí)間短、穩(wěn)定性高、兼容性強(qiáng)、針腳復(fù)用率高、配置使用方便靈活的優(yōu)點(diǎn)。
文檔編號(hào)H03K19/0175GK101267200SQ20081003736
公開日2008年9月17日 申請(qǐng)日期2008年5月14日 優(yōu)先權(quán)日2008年5月14日
發(fā)明者琳 劉, 灝 周, 琳 徐, 華 楊, 歐陽煒霞, 賴宗聲, 賴琳暉, 磊 陳, 陳子晏, 奧 雷, 馬和良 申請(qǐng)人:華東師范大學(xué)