專利名稱:可編程輸入范圍模數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域:
本發(fā)明一般涉及模擬輸入信號(hào)的縮放,具體涉及在采集和轉(zhuǎn)換之前將雙極和單極輸入信號(hào)都縮放到ADC的動(dòng)態(tài)范圍,并且更具體地涉及通過高電壓傳輸門將模擬輸入信號(hào)采樣到采樣電容器的選定組合上,以對(duì)ADC的輸入范圍進(jìn)行編程。
背景技術(shù):
傳統(tǒng)地,多輸入、寬動(dòng)態(tài)范圍雙極和單極模數(shù)轉(zhuǎn)換器(ADC)在模擬輸入端使用了電阻分壓器網(wǎng)絡(luò),以便在可以進(jìn)行采集和轉(zhuǎn)換之前將輸入信號(hào)縮放到轉(zhuǎn)換器的動(dòng)態(tài)范圍。在過去非常成功地使用了這一在由ADC轉(zhuǎn)換之前衰減輸入信號(hào)的方法。然而,它具有多個(gè)顯著的缺點(diǎn)。
首先,在傳統(tǒng)的電阻分壓器方案中,模擬輸入源總是見到連至地或某基準(zhǔn)電壓的電阻負(fù)載。該源必須能夠驅(qū)動(dòng)該負(fù)載。其次,電阻分壓器網(wǎng)絡(luò)消耗來自內(nèi)部基準(zhǔn)電壓源(reference)和模擬輸入源兩者的功率。第三問題是該現(xiàn)有技術(shù)不允許用戶采用容易的方法對(duì)容許模擬輸入范圍進(jìn)行編程。第四缺點(diǎn)是輸入電阻器的大小將限制轉(zhuǎn)換器的全功率帶寬這一事實(shí)。
形成電阻分壓器的電阻器網(wǎng)絡(luò)的節(jié)點(diǎn)可以通過集成電路(IC)上的引腳而使得可被用戶訪問。然后,用戶通過硬件連接來配置電阻分壓器網(wǎng)絡(luò),以適于所需的模擬輸入范圍。然而,如果用戶希望改變?cè)摲秶瑒t必須對(duì)硬件重新連線。
在現(xiàn)有技術(shù)中公知的是,使用僅利用5伏器件的工藝來構(gòu)造模數(shù)轉(zhuǎn)換器集成電路。該ADC是使用電容器陣列DAC(CapDAC)實(shí)現(xiàn)的逐次逼近ADC。內(nèi)部基準(zhǔn)電壓源(Vref)設(shè)為5伏電源電壓的一半或者2.5伏。該特定器件可以通過對(duì)于0到Vref范圍采樣到完全CapDAC上而對(duì)于0到2xVref范圍采樣到該陣列的一半上來適應(yīng)兩個(gè)不同的輸入電壓范圍。當(dāng)然,最大輸入電壓被限定為5伏。該器件可從Analog Devices,Inc.獲得,其部件號(hào)碼為AD7866。
另外已經(jīng)建議,通過使用高電壓工藝來制造整個(gè)器件,可以適應(yīng)更高的輸入電壓。在1975年12月的IEEE Journal of Solid State Circuits中,作者James L.McCreary和Paul R.Gray描述了完全以可處理±10伏電源的高電壓工藝制造的SARADC。在基準(zhǔn)電壓設(shè)為10伏的情況下,該器件可以通過采樣到其完全電容器DAC陣列上來處理0到10伏輸入電壓范圍,并且因此可以通過采樣到CapDAC陣列的僅僅一半上來適應(yīng)從-10伏到+10伏的輸入電壓范圍。大概地,在此文章中描述的器件的門長度為6微米左右,因此占用了相當(dāng)大的用于單個(gè)器件的管芯面積。
因此,需要這樣的模擬輸入電壓縮放技術(shù),其可容易適用于集成電路應(yīng)用,無需輸入信號(hào)驅(qū)動(dòng)接地的電阻負(fù)載,最小化功耗,并且在容許模擬輸入電壓范圍需要變更的情況下是可容易編程的。
發(fā)明內(nèi)容
本發(fā)明的輸入電壓范圍可編程的系統(tǒng)和方法滿足了這些和其它需要,其中分裂柵氧化層工藝(split gate oxide process)允許在與標(biāo)準(zhǔn)亞微米5伏CMOS器件的同一硅襯底上使用高電壓開關(guān)(例如,±15伏)。通過該工藝,可以將模擬輸入電壓直接采樣到采樣電容器上,而無需先前的衰減電路。通過僅僅在給定比率的采樣電容器上采樣,可以縮放或衰減模擬輸入,以適于ADC本身的動(dòng)態(tài)范圍。
本發(fā)明的系統(tǒng)適用于在數(shù)據(jù)轉(zhuǎn)換之前對(duì)輸入信號(hào)采樣的ADC實(shí)現(xiàn)。這樣的系統(tǒng)的一個(gè)示例使用逐次逼近ADC或SAR ADC來進(jìn)行數(shù)據(jù)轉(zhuǎn)換。在諸如此的系統(tǒng)中,采樣電容器可以是在SAR ADC本身中使用的實(shí)際電容再分配數(shù)模轉(zhuǎn)換器(CapDAC)、或者單獨(dú)的電容器陣列。通過選擇在CapDAC或單獨(dú)采樣陣列的哪些位上采樣,可以對(duì)輸入范圍進(jìn)行編程。一旦模擬輸入信號(hào)已被衰減成匹配SAR轉(zhuǎn)換器的容許動(dòng)態(tài)范圍,就可以使用傳統(tǒng)的SAR技術(shù)將輸入信號(hào)轉(zhuǎn)換成數(shù)字字。
以這種方式,克服了傳統(tǒng)方法的很多問題。模擬源見到電容負(fù)載而非接地的電阻負(fù)載—因此,無需來自該源的DC功率。其次,沒有附加的功率被消耗在向電阻分壓器網(wǎng)絡(luò)施加偏壓上。最后,通過選擇要采樣到電容再分配DAC或單獨(dú)采樣陣列的哪些位上,可以通過軟件對(duì)模擬輸入范圍進(jìn)行編程。
在本質(zhì)上,本發(fā)明使用電容器陣列將模擬輸入縮放到ADC的范圍中。然而,它以多種方式不同于現(xiàn)有技術(shù)?,F(xiàn)有技術(shù)的器件只能在由連至正被使用的核心轉(zhuǎn)換器的電源限制的范圍內(nèi)工作。在本發(fā)明中,在同一硅襯底上存在高電壓和低電壓MOSFET的組合。這樣,本發(fā)明不由ADC的電源而只由高電壓電源—其僅僅向采樣開關(guān)供電—限制。從而,可以利用亞微米低電壓工藝ADC的速度和電路密度來執(zhí)行實(shí)際的轉(zhuǎn)換,同時(shí)使用高電壓開關(guān)、電容器陣列和某數(shù)字邏輯來以基準(zhǔn)電壓的倍數(shù)改變范圍(高達(dá)高電壓電源的極限)。
本雙電壓器件技術(shù)在以前是不存在的。因此,如果設(shè)計(jì)者希望使用快速、亞微米、低電壓ADC來轉(zhuǎn)換大信號(hào)(大意味著超出0到5v范圍),設(shè)計(jì)者將不得不設(shè)計(jì)某種方式,以在將輸入電壓施加到ADC之前使用電阻器縮放它。本新技術(shù)允許設(shè)計(jì)者回到電容器實(shí)現(xiàn)以便完成此,其中具有所有其固有的優(yōu)點(diǎn)。
根據(jù)本發(fā)明的一方面,一種輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器包括模數(shù)轉(zhuǎn)換器(ADC),具有特征動(dòng)態(tài)范圍;以及輸入電壓縮放網(wǎng)絡(luò),其中將輸入電壓采樣到一個(gè)或多個(gè)選定采樣電容器上,以將輸入電壓縮放成基本上匹配ADC的特征動(dòng)態(tài)范圍。在本發(fā)明的一種形式中,輸入電壓縮放網(wǎng)絡(luò)在輸入放大器中包括并聯(lián)采樣電容器的陣列,其中輸入放大器向ADC提供采樣輸入電壓。在SAR ADC的情況下,輸入放大器可以是采樣和保持放大器(SHA)。
采樣電容器可以介于模擬輸入電壓和從其獲得采樣輸出信號(hào)的輸入放大器之間。例如,ADC本身可以是西格馬-德耳塔轉(zhuǎn)換器、管線轉(zhuǎn)換器或逐次逼近轉(zhuǎn)換器。
高電壓采樣開關(guān)網(wǎng)絡(luò)可以介于輸入電壓和輸入電壓縮放網(wǎng)絡(luò)之間,使得范圍解碼器邏輯選擇在其上對(duì)輸入電壓采樣的輸入電壓縮放網(wǎng)絡(luò)的一個(gè)或多個(gè)元件。輸入電壓范圍可以是雙極的。
在本發(fā)明的另一形式中,低電壓到高電壓電平移動(dòng)器網(wǎng)絡(luò)將控制信號(hào)耦合到高電壓采樣開關(guān)。優(yōu)選地,范圍解碼器邏輯響應(yīng)于寫入到相關(guān)范圍寄存器中的范圍選擇控制字。范圍寄存器可通過數(shù)字通信接口編程。優(yōu)選的是,數(shù)字通信接口可以是串行、雙向通信接口,以允許用戶對(duì)范圍寄存器的編程、以及回讀范圍寄存器內(nèi)容以便進(jìn)行驗(yàn)證以及對(duì)ADC本身的其他功能性進(jìn)行編程。
根據(jù)本發(fā)明的另一方面,一種在單個(gè)襯底上制造的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件包括模數(shù)轉(zhuǎn)換器(ADC)子系統(tǒng),利用標(biāo)準(zhǔn)亞微米低電壓CMOS工藝制造,并且具有特征動(dòng)態(tài)范圍;輸入電壓縮放網(wǎng)絡(luò),其中將輸入電壓采樣到一個(gè)或多個(gè)選定采樣電容器上,以將輸入電壓縮放成基本上匹配ADC的特征動(dòng)態(tài)范圍;以及高電壓MOS采樣開關(guān)網(wǎng)絡(luò),利用分裂柵氧化層工藝制造,以適應(yīng)較高柵電壓,高電壓采樣開關(guān)網(wǎng)絡(luò)介于輸入電壓和輸入電壓縮放網(wǎng)絡(luò)之間,使得將輸入電壓選擇性地采樣到一個(gè)或多個(gè)采樣電容器上。
從下面描述和附圖中,本發(fā)明的其它目的、特征和優(yōu)點(diǎn)將會(huì)變得清楚。
圖1示出了現(xiàn)有技術(shù)的電阻分壓器電路,其用于在轉(zhuǎn)換之前衰減模擬輸入信號(hào);圖2示出了根據(jù)本發(fā)明原理的、采樣到CapDAC陣列上的雙極模擬輸入信號(hào);
圖3是適用于本發(fā)明的開關(guān)晶體管布置的簡(jiǎn)化圖;圖4是包括本發(fā)明原理的完全SARADC的框圖;圖5示出了適于與本發(fā)明一起使用的范圍解碼器邏輯;圖6示出了根據(jù)本發(fā)明可選實(shí)施例的與轉(zhuǎn)換陣列相獨(dú)立的采樣陣列;圖7是典型的采樣和保持電路的示意圖;圖8以示意圖的形式示出了可以如何將施加到采樣和保持電路的模擬輸入信號(hào)縮放到期望范圍;圖9示出了開關(guān)電容積分器;圖10是示出非重疊時(shí)鐘信號(hào)的兩個(gè)相位的時(shí)序圖;圖11示出了在時(shí)鐘信號(hào)的相位1期間圖9的積分器的等效電路;圖12示出了在時(shí)鐘信號(hào)的相位2期間圖9的積分器的等效電路;圖13以框圖的形式示出了基本管線轉(zhuǎn)換器架構(gòu);圖14是圖13的管線轉(zhuǎn)換器的單個(gè)級(jí)的簡(jiǎn)化框圖;圖15是第一階西格馬-德耳塔樣式模數(shù)轉(zhuǎn)換器的表示。
具體實(shí)施例方式
這里描述了一種可編程輸入范圍ADC,當(dāng)與現(xiàn)有技術(shù)相比時(shí),其提供了顯著的優(yōu)點(diǎn)。在本發(fā)明的一種形式中,轉(zhuǎn)換系統(tǒng)可以被實(shí)現(xiàn)為SARADC。圖1示出了傳統(tǒng)的用于在轉(zhuǎn)換之前衰減寬范圍雙極和單極模擬輸入信號(hào)的方法。在本示例中為+2.5伏的基準(zhǔn)電壓Vref被施加到緩沖器102的輸入端。經(jīng)過緩沖的基準(zhǔn)電壓被施加到由電阻器R1、R2和R3形成的電阻分壓器的頂部。
在本示例性電路中范圍在-10伏和+10伏之間的模擬輸入信號(hào)Ain被施加到分壓器輸入端103?;鶞?zhǔn)電壓Vref作為分壓器的偏壓,因而分壓器網(wǎng)絡(luò)對(duì)輸入信號(hào)進(jìn)行縮放和電平移動(dòng)。模擬輸入電壓Ain在從-10伏變至+10伏時(shí),在公共節(jié)點(diǎn)104處產(chǎn)生從零伏到+2.5伏的變化。具有其縮放的輸出電壓的該輸出節(jié)點(diǎn)104一般耦合到SAR ADC的采樣和保持輸入端。應(yīng)當(dāng)注意,該現(xiàn)有技術(shù)網(wǎng)絡(luò)中的模擬輸入信號(hào)Ain必須驅(qū)動(dòng)接地的40K(千歐)。
圖2示出了根據(jù)本發(fā)明一種形式的采樣到8位CapDAC陣列上的雙極(±10伏)模擬輸入信號(hào)。連至模擬輸入信號(hào)的開關(guān)是能夠?qū)﹄p極輸入信號(hào)直接采樣的±15伏開關(guān)。下面更詳細(xì)地描述這些開關(guān)。
應(yīng)當(dāng)注意,對(duì)于圖2,ADC的比較器和所有SAR邏輯可以使用5伏亞微米CMOS技術(shù)來實(shí)現(xiàn)。僅僅模擬輸入開關(guān)需要使用±15伏CMOS器件來制造,其中該CMOS器件使用較厚的柵氧化層,以應(yīng)付所需的較高柵電壓。
針對(duì)±10伏輸入范圍的采樣期間的電荷方程式如下Qncp=Ctot*{-Ain*(32C/256C)+Vcom}=Ctot*Vncp(1)其中Ctot=256C也就是,采樣模擬輸入電壓將為Vncp=-Ain/8+Vcom(2)如果Vcom等于1.25伏,則對(duì)于±10伏范圍內(nèi)的任何模擬輸入電壓,采樣模擬輸入在0伏和2.5伏之間。如果基準(zhǔn)電壓為2.5伏,則模擬輸入保持在轉(zhuǎn)換器的動(dòng)態(tài)范圍之內(nèi),并且可以使用通常的SAR技術(shù)來轉(zhuǎn)換雙極輸入信號(hào)。
為了對(duì)輸入范圍進(jìn)行編程,簡(jiǎn)單地選擇要采樣到CapDAC陣列的哪些位上。下面表1示出了8位示例
在本例中,只需三個(gè)位來選擇范圍極性位(指示輸入信號(hào)是雙極還是單極)和兩個(gè)范圍位。下面表2示出了用于多個(gè)輸入范圍的選擇位值。
應(yīng)當(dāng)注意,對(duì)于雙極信號(hào),MSB(極性位)在采樣期間保持為基準(zhǔn)電壓。這樣的原因在本描述的后面將會(huì)變得清楚。
如上所述,圖2示出了電容再分配DAC或者CapDAC,其由二進(jìn)制加權(quán)電容器C7到C0的集合以及最靠近于比較器204的“偽”電容器(或端接電容器)CD組成。CD的值基本上等于LSB電容器C0的電容。在圖2的電路中,端接電容器不對(duì)模擬輸入進(jìn)行采樣,而是保持接地,以幫助最小化偏移。圖2的8位電容器陣列是在采樣模式中示出的。該陣列的總電容是256C,其中C是所示實(shí)現(xiàn)的單位電容。
在該示例性實(shí)施例中,MSB B7在采樣期間通過開關(guān)S7綁于Vref202,其中開關(guān)S7是下面將進(jìn)一步討論的模擬開關(guān)陣列207的一部分。第三最高有效位B5通過開關(guān)S5綁于模擬輸入電壓201。當(dāng)采樣周期結(jié)束時(shí),從模擬輸入累積的電荷通過將S5轉(zhuǎn)接到地208而傳輸?shù)诫娙萜麝嚵械纳蠘O板。首先斷開公共模式開關(guān)206,以便使采樣電容器兩端的總電荷守恒。
這樣,在本示例中,以8的因數(shù)衰減模擬輸入信號(hào)。因此,假定在+10和-10伏之間變化的輸入信號(hào),則比較器204實(shí)際上見到±1.25伏。如果公共模式電壓Vcom 203是1.25伏,則輸入信號(hào)保持在比較器204的公共模式范圍內(nèi)。然后,可以使用公知的漸次逼近技術(shù)來數(shù)字化輸入信號(hào)。
MSB位試驗(yàn)的檢查是指導(dǎo)性的。如前所述,MSB在采樣期間綁于Vref(2.5伏)。在采樣之后,MSB保持為Vref,直至判定了如何處置MSB。僅僅作為示例,如果模擬輸入信號(hào)恰好為正(例如,+10伏),則比較器的正相輸入端(NCP節(jié)點(diǎn)205)的電壓將由上面方程式(2)給定為-Ain/8+Vcom。在公共模式電壓Vcom是+1.25伏的情況下,則Vncp=0伏。比較器204的輸出將是邏輯低電平。
期望使NCP節(jié)點(diǎn)收斂于公共模式電壓。為了完成這一點(diǎn),MSB保持連接到Vref,因?yàn)閷⒃擖c(diǎn)轉(zhuǎn)接到地將把負(fù)電荷傳輸?shù)诫娙萜麝嚵械纳蠘O板,并且使NCP電壓從公共模式電壓發(fā)散。SAR邏輯可以被構(gòu)造成在這些情形之下將數(shù)據(jù)輸出的第一位設(shè)為邏輯“1”,因?yàn)樵撨壿媽⒅垒斎胧请p極的。
第二MSB B6位試驗(yàn)通過使用開關(guān)S6將B6從地轉(zhuǎn)接到Vref而開始。這將加權(quán)Vref/4的正電荷傳輸?shù)诫娙萜麝嚵械纳蠘O板。NCP電壓205的方程式現(xiàn)在變成Vncp=-Ain/8+Vcom+Vref/4 (3)由于本示例中的采樣模擬輸入信號(hào)為+10伏,公共模式電壓為+1.25伏,并且基準(zhǔn)電壓Vref為+2.5伏,因此NCP節(jié)點(diǎn)205處的電壓為0.625伏。比較器輸出仍然為邏輯低,但是NCP電壓開始在公共模式電壓上收斂。因此,第二MSB B6保持綁于Vref,并且SAR邏輯將此解釋為邏輯“1”,并且將數(shù)據(jù)輸出的第二位設(shè)為“1”。以相同方式發(fā)生剩余位試驗(yàn),直至測(cè)試了所有8位,并且NCP節(jié)點(diǎn)205在公共模式電壓的1LSB內(nèi)。
在模擬輸入電壓為負(fù)的情況下,將發(fā)生相反情況。如果施加-10伏的輸入電壓作為模擬輸入信號(hào),則上面方程式(2)指示NCP節(jié)點(diǎn)電壓將為2.5伏。比較器輸出將為邏輯高,并且SAR邏輯將對(duì)此進(jìn)行解釋,將MSB從Vref轉(zhuǎn)接到地,并且將數(shù)據(jù)輸出的第一位設(shè)為邏輯“0”。對(duì)于第二MSB位試驗(yàn),B6將被轉(zhuǎn)接到Vref,NCP節(jié)點(diǎn)將穩(wěn)定為+1.875伏,并且比較器輸出將仍然為高。SAR邏輯將通過將該位轉(zhuǎn)接到地而拒絕它。這樣,SAR處理將繼續(xù),直至NCP節(jié)點(diǎn)在公共模式電壓上收斂。在位試驗(yàn)期間NCP電壓的方程式由下面方程式(4)給出Vncp=-Ain/8+Vcom+[-B7*(Vref/2)+B6*(Vref/4)+...+B0*(Vref/256]Vref/2項(xiàng)(MSB)具有負(fù)號(hào),并且還乘以位7的反相值。這是因?yàn)楫?dāng)B7為邏輯“0”(即,如果實(shí)際模擬輸入電壓的極性為負(fù))時(shí)僅僅包括Vref/2項(xiàng)。因此,MSB表現(xiàn)得如同符號(hào)位一樣。
圖3是適用于本發(fā)明的開關(guān)布置的簡(jiǎn)化圖。為了適應(yīng)從-10到+10伏的范圍內(nèi)的模擬輸入信號(hào),由一對(duì)并聯(lián)的高電壓PMOS 301和NMOS 302晶體管形成傳輸門。優(yōu)選地,所示器件將經(jīng)受得住任何兩個(gè)端子之間的30伏電壓差,并且在處理±10伏范圍內(nèi)的輸入信號(hào)時(shí)提供足夠的安全裕度。
當(dāng)然,所述范圍僅僅是示例。使用適當(dāng)?shù)闹圃旒夹g(shù),用作開關(guān)的器件也可以被設(shè)計(jì)成以其他電源電壓和輸入電壓范圍工作。在這里描述的示例性實(shí)施例中選擇的電壓說明了這樣的事實(shí),即現(xiàn)在可以高效地制造集成電路,以包括具有相差很大的工作電壓的器件。
高電壓器件301、302獲得模擬輸入信號(hào),并且將其直接轉(zhuǎn)接到采樣電容器303上。當(dāng)然,高電壓晶體管301、302的柵極需要高電壓控制信號(hào),但是可以通過簡(jiǎn)單的從5伏CMOS電平的電平移動(dòng)來提供這些控制信號(hào)。
允許高電壓和低電壓MOS器件駐留在單個(gè)硅襯底上的實(shí)際工藝技術(shù)涉及利用具有附加加工步驟的標(biāo)準(zhǔn)亞微米CMOS工藝。例如,這些步驟可以包括構(gòu)造隱埋層、用于高電壓器件的隔離阱、以及當(dāng)與低電壓CMOS相比時(shí)用于高電壓器件的較厚柵氧化層。在布局和工藝中都必須相當(dāng)小心,以確保沒有低電壓器件太緊鄰于高電壓器件。
圖4是根據(jù)本發(fā)明的、并且在總體上以標(biāo)號(hào)400表示的包括可編程輸入范圍特性的完全SAR ADC系統(tǒng)的框圖。通過高電壓開關(guān)402的陣列將模擬輸入信號(hào)401施加到CapDAC陣列403的一個(gè)或多個(gè)電容器。也以公知方式控制信號(hào)采集和轉(zhuǎn)換的SAR邏輯406控制將輸入信號(hào)采樣到CapDAC陣列的哪些電容器上。
SAR邏輯406基于從范圍寄存器409接收范圍編程輸入的范圍解碼器邏輯407而完成此。隨后將更詳細(xì)地描述范圍解碼器邏輯407。目前只需注意,范圍寄存器409的內(nèi)容可以通過在傳統(tǒng)的串行端口410上向寄存器寫入來變更。允許用戶訪問范圍寄存器409提供了對(duì)SAR ADC 400的范圍的軟件編程能力。
圖5提供了范圍解碼器邏輯的詳細(xì)視圖。當(dāng)然,多種邏輯實(shí)現(xiàn)都將滿足此應(yīng)用的需要。圖5的實(shí)現(xiàn)僅僅是一種令人滿意的生成SAR ADC的適當(dāng)范圍集的方式。存在三個(gè)輸入信號(hào),其控制SAR ADC的范圍。存在極性位501、范圍1位502和范圍0位503。這些信號(hào)中的每一個(gè)被施加到反相器504,從而這些信號(hào)及其邏輯補(bǔ)碼都可用于解碼器部件。
解碼器本身是被施加輸入信號(hào)和其補(bǔ)碼的唯一組合的NOR門陣列。例如,在模擬輸入信號(hào)是雙極的并且其預(yù)期電壓擺動(dòng)在-10和+10伏之間的情況下,極性位501的補(bǔ)碼隨同范圍1和范圍0位一起被施加到NOR門505。如圖所示,在本例中,將輸入信號(hào)采樣到CapDAC陣列的第三MSB上,以便進(jìn)行適當(dāng)?shù)目s放。將控制位的唯一組合映射到不同NOR門的輸入上,從而可以通過軟件編程為SAR ADC選擇六個(gè)不同的輸入范圍。
圖6示出了本發(fā)明的可選實(shí)施例,其中將模擬輸入信號(hào)采樣到單獨(dú)的采樣陣列601上,而不是選擇直接采樣到CapDAC轉(zhuǎn)換陣列602的選定電容器上。在此實(shí)現(xiàn)中,選擇邏輯選擇采樣陣列601的一個(gè)或多個(gè)元件,以便對(duì)SAR ADC的范圍進(jìn)行編程。該配置的主要優(yōu)點(diǎn)是大大減少所需高電壓開關(guān)的數(shù)目??梢灶A(yù)期,如果使用單獨(dú)的采樣陣列,則也存在相關(guān)聯(lián)的管芯面積節(jié)省。
如前所述,本發(fā)明的系統(tǒng)可以采用用于執(zhí)行數(shù)據(jù)轉(zhuǎn)換的SAR ADC實(shí)現(xiàn)。然而,本發(fā)明也容易地適用于任何轉(zhuǎn)換技術(shù),其中在轉(zhuǎn)換之前將模擬輸入信號(hào)采樣到某形式的存儲(chǔ)器件(例如,電容器)上。在深入研究可用的數(shù)據(jù)轉(zhuǎn)換技術(shù)之前,再考慮對(duì)模擬信號(hào)采樣的主題是值得的。
大多數(shù)模數(shù)轉(zhuǎn)換器基于這樣的原理工作,即,在某個(gè)時(shí)間點(diǎn),待轉(zhuǎn)換的信號(hào)必須被采樣到某種形式的存儲(chǔ)器件上。然后,可以通過公知的轉(zhuǎn)換技術(shù)/架構(gòu)將所存儲(chǔ)的信號(hào)轉(zhuǎn)換成數(shù)字字。通常(但不是必需的)的是,使用電容器作為用于存儲(chǔ)采樣模擬信號(hào)的存儲(chǔ)器件。
示例的樣本和保持(S/H)電路是圖7的開關(guān)電容器電路。該電路由以下部件組成三個(gè)基本元件,開關(guān)S1、S2和S3;電容器CH,用于對(duì)輸入進(jìn)行采樣;以及跨導(dǎo)放大器703。在采樣期間,S1和S2閉合,而S3斷開。電容器CH被充電至輸入電壓701-該時(shí)間周期通常被稱作跟蹤時(shí)間。當(dāng)S1和S2斷開而S3閉合時(shí),該電路切換到保持模式。電容器CH上所存儲(chǔ)的模擬輸入信號(hào)連接在跨導(dǎo)放大器703的輸入端和輸出端之間—因此,模擬輸入電壓出現(xiàn)在S/H輸出端702。通過將該輸出節(jié)點(diǎn)702連接到模數(shù)轉(zhuǎn)換器,可以將該信號(hào)轉(zhuǎn)換成數(shù)字字。應(yīng)當(dāng)注意,模數(shù)轉(zhuǎn)換器不必為任何特定類型或架構(gòu)。
圖7所示的該采樣和保持電路是采樣系統(tǒng)的基本構(gòu)建塊。如果向電容器CH的上極板增加額外的電容,則可以增大總采樣電容的大小。然而,假定我們僅僅希望采樣到采樣電容器的一部分上。因而,我們將根據(jù)下面關(guān)系縮放在S/H輸出端見到的實(shí)際電壓
Vout=Vin×(CH/CTOTAL) (5)如果CTOTAL=8×CH,則以8縮放了輸入?,F(xiàn)在假定,如前所述,將高電壓開關(guān)引入到該電路中。圖8的電路在采樣電路的模擬輸入側(cè)包括一組開關(guān)和電容器。值CH的每個(gè)單位電容器具有接地的開關(guān)和連至模擬輸入的開關(guān)。通過編程哪些開關(guān)連接到地,以及哪些開關(guān)連接到模擬輸入電壓,在采樣周期(跟蹤周期)期間,可以將模擬輸入縮放到后續(xù)模數(shù)轉(zhuǎn)換器的期望范圍。
現(xiàn)在假定,如關(guān)于本發(fā)明的前面實(shí)施例所述,開關(guān)全都由高電壓器件組成??梢园凑辗匠淌?5)衰減寬范圍信號(hào)。對(duì)于+/-10v信號(hào),僅僅采樣到1×CH上(即,除以8)。對(duì)于+/-5v信號(hào),采樣到2×CH上(即,除以4)等等。
因而,可以結(jié)合本發(fā)明的技術(shù)使用這樣的任何類型的轉(zhuǎn)換器,其要求在時(shí)間上在發(fā)生到數(shù)字字的轉(zhuǎn)換之前對(duì)輸入信號(hào)采樣。前述本發(fā)明的示例性實(shí)施例使用了SAR架構(gòu)作為適宜的示例,尤其是因?yàn)镾AR ADC操作很好地適合于基本思想的詳細(xì)說明。然而,可以使用要求將輸入信號(hào)采樣到存儲(chǔ)器件上的任何架構(gòu)??捎玫霓D(zhuǎn)換器架構(gòu)具體包括西格馬-德耳塔轉(zhuǎn)換器和管線轉(zhuǎn)換器。當(dāng)然,西格馬-德耳塔轉(zhuǎn)換器通常不使用采樣和保持放大器,而是例如僅僅使用可以起開關(guān)電容積分器作用的輸入放大器電路。
圖15示出了西格馬-德耳塔模數(shù)轉(zhuǎn)換器的一種形式,其中積分器1503置于具有比較器1504的回路中。模擬輸入信號(hào)1501被轉(zhuǎn)換成1和0的位流(即,數(shù)字字),其中“一密度”將與模擬輸入信號(hào)的幅度成比例。與輸出位流的專門數(shù)字濾波相結(jié)合,可以容易地實(shí)現(xiàn)模數(shù)轉(zhuǎn)換器。
也許,西格馬-德耳塔轉(zhuǎn)換器的最重要基本構(gòu)建塊是開關(guān)電容積分器,其實(shí)現(xiàn)圖15的西格馬-德耳塔轉(zhuǎn)換器的求和1502和積分器1503部分。圖9以示意圖的形式示出了開關(guān)電容積分器。開關(guān)電容積分器用來對(duì)模擬輸入電壓V1采樣。
開關(guān)電容積分器的操作的中樞是由如圖10所示的非重疊時(shí)鐘信號(hào)φ1和φ2的選定相位控制的模擬開關(guān)901-904的陣列。圖11示出了當(dāng)開關(guān)901和902閉合而開關(guān)903和904斷開時(shí)φ1期間的實(shí)際電路配置。按照電荷Q描述電路操作并且參考圖11,可以看出,在φ1期間Q1(n-1)=C1V1(n-1)以及Q2(n-1)=C2V2(n-1)在φ2期間使用類似的電荷分析并且參考圖12,其示出了當(dāng)開關(guān)903和904閉合而開關(guān)901和902斷開時(shí)的電路配置,可以看出Q2(n)=C2V2(n)對(duì)結(jié)果應(yīng)用電荷守恒Q2(n)=Q2(n-1)+Q1(n-1)C2V2(n)=C2V2(n-1)+C1V1(n-1)采取z變換V2=V2z-1+(C1/C2)V1z-1這樣V2/V1=(C1/C2)(z-1)/(1-z-1)非反相積分器明顯地包含延遲。值得注意的是,電壓V2以電容C1與C2的比率與V1相關(guān)。如果如對(duì)于圖8的CH電容器所示的那樣精確地實(shí)現(xiàn)C1,則顯然的是,可以將輸入范圍編程到轉(zhuǎn)換器的動(dòng)態(tài)范圍中。將V2視作被施加到轉(zhuǎn)換器的電壓,并且將V1視作實(shí)際的模擬輸入電壓,這可能是有幫助的。
管線轉(zhuǎn)換器也完全適用于根據(jù)本發(fā)明的可編程輸入范圍系統(tǒng)。圖13示出了管線轉(zhuǎn)換器只是相同級(jí)1301的級(jí)聯(lián)布置。管線轉(zhuǎn)換器的每個(gè)單獨(dú)級(jí)在很大程度上如同圖14所示一樣。應(yīng)當(dāng)注意,在管線架構(gòu)中模擬輸入電壓見到的第一件事情是SHA(采樣和保持放大器)電路。如上所述,倘若具有如上所述可用的高電壓開關(guān)技術(shù),則可以操縱SHA電路(如圖8所示),以獲得寬動(dòng)態(tài)范圍模擬輸入信號(hào)。
這里描述了可編程輸入范圍SAR ADC,當(dāng)與現(xiàn)有技術(shù)相比時(shí),其提供了顯著的優(yōu)點(diǎn)。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)清楚,在不脫離本發(fā)明的精神和范圍的情況下可以進(jìn)行修改。因此,除了鑒于權(quán)利要求而可能受到必要限制之外,本發(fā)明不意欲受到限制。
權(quán)利要求
1.一種輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,包括模數(shù)轉(zhuǎn)換器(ADC),具有特征動(dòng)態(tài)范圍;以及輸入電壓縮放網(wǎng)絡(luò),其中將輸入電壓采樣到一個(gè)或多個(gè)選定采樣電容器上,以將所述輸入電壓縮放成基本上匹配所述ADC的特征動(dòng)態(tài)范圍。
2.如權(quán)利要求1所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述輸入電壓縮放網(wǎng)絡(luò)包括在輸入放大器中并聯(lián)的采樣電容器陣列,所述輸入放大器向所述ADC提供采樣輸入電壓。
3.如權(quán)利要求2所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述采樣電容器介于所述模擬輸入電壓和從其獲得采樣輸出信號(hào)的輸入放大器之間。
4.如權(quán)利要求3所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述ADC是西格馬-德耳塔轉(zhuǎn)換器。
5.如權(quán)利要求3所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述ADC是管線轉(zhuǎn)換器。
6.如權(quán)利要求3所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述ADC是逐次逼近轉(zhuǎn)換器。
7.如權(quán)利要求1所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,還包括高電壓采樣開關(guān)網(wǎng)絡(luò),其介于所述輸入電壓和所述輸入電壓縮放網(wǎng)絡(luò)之間。
8.如權(quán)利要求7所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,還包括范圍解碼器邏輯,其選擇在其上對(duì)所述輸入電壓采樣的所述輸入電壓縮放網(wǎng)絡(luò)的一個(gè)或多個(gè)元件。
9.如權(quán)利要求8所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述輸入電壓范圍是雙極的。
10.如權(quán)利要求9所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中低電壓到高電壓電平移動(dòng)器網(wǎng)絡(luò)將控制信號(hào)耦合到所述高電壓采樣開關(guān)。
11.如權(quán)利要求8所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述范圍解碼器邏輯響應(yīng)于寫入到相關(guān)的范圍寄存器中的范圍選擇控制字。
12.如權(quán)利要求11所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述范圍寄存器可通過數(shù)字通信接口編程。
13.如權(quán)利要求12所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述數(shù)字通信接口是串行通信接口。
14.如權(quán)利要求13所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述串行通信接口是雙向的。
15.一種輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,包括模數(shù)轉(zhuǎn)換器(ADC),具有特征動(dòng)態(tài)范圍;以及輸入電壓縮放網(wǎng)絡(luò),包括在輸入放大器中并聯(lián)的采樣電容器陣列,所述輸入放大器向所述ADC提供采樣輸入電壓;使得將輸入電壓采樣到一個(gè)或多個(gè)選定采樣電容器上,以將所述輸入電壓縮放成基本上匹配所述ADC的特征動(dòng)態(tài)范圍。
16.如權(quán)利要求15所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述采樣電容器介于所述模擬輸入電壓和從其獲得采樣輸出信號(hào)的所述輸入放大器之間。
17.如權(quán)利要求16所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述ADC是西格馬-德耳塔轉(zhuǎn)換器。
18.如權(quán)利要求16所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述ADC是管線轉(zhuǎn)換器。
19.如權(quán)利要求16所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述ADC是逐次逼近轉(zhuǎn)換器。
20.如權(quán)利要求15所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,還包括高電壓采樣開關(guān)網(wǎng)絡(luò),其介于所述輸入電壓和所述輸入電壓縮放網(wǎng)絡(luò)之間。
21.如權(quán)利要求20所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,還包括范圍解碼器邏輯,其選擇在其上對(duì)所述輸入電壓采樣的所述輸入電壓縮放網(wǎng)絡(luò)的一個(gè)或多個(gè)元件。
22.如權(quán)利要求21所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述輸入電壓范圍是雙極的。
23.如權(quán)利要求22所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中低電壓到高電壓電平移動(dòng)器網(wǎng)絡(luò)將控制信號(hào)耦合到所述高電壓采樣開關(guān)。
24.如權(quán)利要求21所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述范圍解碼器邏輯響應(yīng)于寫入到相關(guān)的范圍寄存器中的范圍選擇控制字。
25.如權(quán)利要求24所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述范圍寄存器可通過數(shù)字通信接口編程。
26.如權(quán)利要求25所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述數(shù)字通信接口是串行通信接口。
27.如權(quán)利要求26所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述串行通信接口是雙向的。
28.一種輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,包括模數(shù)轉(zhuǎn)換器(ADC),具有特征動(dòng)態(tài)范圍;輸入電壓縮放網(wǎng)絡(luò),包括在向所述ADC提供采樣輸入電壓的輸入放大器中并聯(lián)的采樣電容器陣列,使得將輸入電壓采樣到一個(gè)或多個(gè)選定采樣電容器上,以將所述輸入電壓縮放成基本上匹配所述ADC的特征動(dòng)態(tài)范圍;高電壓采樣開關(guān)網(wǎng)絡(luò),介于所述輸入電壓和所述輸入電壓縮放網(wǎng)絡(luò)之間,使得將所述輸入電壓選擇性地采樣到所述采樣電容器中的一個(gè)或多個(gè)上;范圍解碼器邏輯,控制所述高電壓采樣開關(guān)網(wǎng)絡(luò)選擇所述采樣電容器中的所述一個(gè)或多個(gè);以及范圍寄存器,被寫入范圍選擇控制字,所述范圍解碼器邏輯響應(yīng)于所述范圍選擇控制字。
29.如權(quán)利要求28所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述ADC是西格馬-德耳塔轉(zhuǎn)換器。
30.如權(quán)利要求28所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述ADC是管線轉(zhuǎn)換器。
31.如權(quán)利要求28所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述ADC是逐次逼近轉(zhuǎn)換器。
32.如權(quán)利要求28所述的SAR ADC,其中所述范圍寄存器可通過集成的數(shù)字通信接口編程。
33.如權(quán)利要求32所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述數(shù)字通信接口是串行通信接口。
34.如權(quán)利要求28所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中所述輸入電壓范圍是雙極的。
35.一種在單個(gè)襯底上制造的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,所述器件包括模數(shù)轉(zhuǎn)換器(ADC)子系統(tǒng),利用標(biāo)準(zhǔn)亞微米低電壓CMOS工藝制造,并且具有特征動(dòng)態(tài)范圍;輸入電壓縮放網(wǎng)絡(luò),其中將輸入電壓采樣到一個(gè)或多個(gè)選定采樣電容器上,以將所述輸入電壓縮放成基本上匹配所述ADC的特征動(dòng)態(tài)范圍;以及高電壓MOS采樣開關(guān)網(wǎng)絡(luò),利用分裂柵氧化層工藝制造,以適應(yīng)較高柵電壓,所述高電壓采樣開關(guān)網(wǎng)絡(luò)介于所述輸入電壓和所述輸入電壓縮放網(wǎng)絡(luò)之間,使得將所述輸入電壓選擇性地采樣到所述采樣電容器中的一個(gè)或多個(gè)上。
36.如權(quán)利要求35所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述輸入電壓縮放網(wǎng)絡(luò)在輸入放大器中包括并聯(lián)采樣電容器的陣列,所述輸入放大器向所述ADC提供采樣輸入電壓。
37.如權(quán)利要求36所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述采樣電容器介于所述模擬輸入電壓和從其獲得采樣輸出信號(hào)的所述輸入放大器之間。
38.如權(quán)利要求37所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述ADC是西格馬-德耳塔轉(zhuǎn)換器。
39.如權(quán)利要求37所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述ADC是管線轉(zhuǎn)換器。
40.如權(quán)利要求37所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述ADC是逐次逼近轉(zhuǎn)換器。
41.如權(quán)利要求35所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,還包括范圍解碼器邏輯,其選擇在其上對(duì)所述輸入電壓采樣的所述輸入電壓縮放網(wǎng)絡(luò)的一個(gè)或多個(gè)元件。
42.如權(quán)利要求41所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述輸入電壓范圍是雙極的。
43.如權(quán)利要求42所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中低電壓到高電壓電平移動(dòng)器網(wǎng)絡(luò)將控制信號(hào)耦合到所述高電壓采樣開關(guān)。
44.如權(quán)利要求41所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述范圍解碼器邏輯響應(yīng)于寫入到相關(guān)的范圍寄存器中的范圍選擇控制字。
45.如權(quán)利要求44所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述范圍寄存器可通過數(shù)字通信接口編程。
46.如權(quán)利要求45所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述數(shù)字通信接口是串行通信接口。
47.如權(quán)利要求46所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述串行通信接口是雙向的。
48.一種在單個(gè)襯底上制造的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,所述器件包括模數(shù)轉(zhuǎn)換器(ADC)子系統(tǒng),利用標(biāo)準(zhǔn)亞微米低電壓CMOS工藝制造,并且具有特征動(dòng)態(tài)范圍;輸入電壓縮放網(wǎng)絡(luò),其中將輸入電壓采樣到一個(gè)或多個(gè)選定采樣電容器上,以將所述輸入電壓縮放成基本上匹配所述ADC的特征動(dòng)態(tài)范圍;高電壓MOS采樣開關(guān)網(wǎng)絡(luò),利用分裂柵氧化層工藝制造,以適應(yīng)較高柵電壓,所述高電壓采樣開關(guān)網(wǎng)絡(luò)介于所述輸入電壓和所述輸入電壓縮放網(wǎng)絡(luò)之間,使得將所述輸入電壓選擇性地采樣到所述采樣電容器中的一個(gè)或多個(gè)上;范圍解碼器邏輯,控制所述高電壓MOS采樣開關(guān)網(wǎng)絡(luò)選擇所述采樣電容器中的所述一個(gè)或多個(gè);以及范圍寄存器,被寫入范圍選擇控制字,所述范圍解碼器邏輯響應(yīng)于所述范圍選擇控制字。
49.如權(quán)利要求48所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述ADC是西格馬-德耳塔轉(zhuǎn)換器。
50.如權(quán)利要求48所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述ADC是管線轉(zhuǎn)換器。
51.如權(quán)利要求48所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述ADC是逐次逼近轉(zhuǎn)換器。
52.如權(quán)利要求48所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述范圍寄存器可通過數(shù)字通信接口編程。
53.如權(quán)利要求52所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述數(shù)字通信接口是串行通信接口。
54.如權(quán)利要求53所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述串行通信接口是雙向的。
55.如權(quán)利要求48所述的輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器集成電路器件,其中所述輸入電壓范圍是雙極的。
全文摘要
一種輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器,其中分裂柵氧化層工藝允許在與標(biāo)準(zhǔn)亞微米5伏CMOS器件的同一硅襯底上使用高電壓(±15伏)開關(guān)。通過該工藝,可以將模擬輸入電壓直接采樣到一個(gè)或多個(gè)采樣電容器上,而無需先前的衰減電路。通過僅僅在給定比率的采樣電容器上采樣,可以縮放或衰減模擬輸入,以適于后續(xù)ADC的動(dòng)態(tài)范圍。在本發(fā)明的系統(tǒng)中,采樣電容器可以是在SAR ADC本身中使用的實(shí)際電容再分配數(shù)模轉(zhuǎn)換器(CapDAC)、或者單獨(dú)的電容器陣列。通過選擇在CapDAC或單獨(dú)采樣陣列的哪些位上采樣,可以對(duì)輸入范圍進(jìn)行編程。一旦模擬輸入信號(hào)已被衰減成匹配SAR轉(zhuǎn)換器的容許動(dòng)態(tài)范圍,則可以使用傳統(tǒng)的SAR技術(shù)將輸入信號(hào)轉(zhuǎn)換成數(shù)字字。諸如西格馬-德耳塔和管線的其他轉(zhuǎn)換技術(shù)也可以結(jié)合本發(fā)明的系統(tǒng)一起使用。
文檔編號(hào)H03M1/80GK1934787SQ200580009253
公開日2007年3月21日 申請(qǐng)日期2005年3月24日 優(yōu)先權(quán)日2004年3月24日
發(fā)明者托馬斯·保羅·卡尼 申請(qǐng)人:模擬裝置公司