專利名稱：Otp-rom、其存儲(chǔ)單元及其制造、編程和讀取方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路的器件及其制造方法。
背景技術(shù)：
OTP-ROM (One-time Programmable ROM, 一 次性可編程只讀存儲(chǔ)器)也稱 PROM (Programmable ROM,可編程只讀存儲(chǔ)器)，該類器件只允許用戶進(jìn)行一次性編程，此后 便不能更改。0TP-R0M是一個(gè)存儲(chǔ)陣列，包括多個(gè)存儲(chǔ)單元。圖Ia和圖Ib給出了一種0TP-R0M 的存儲(chǔ)單元示意圖，每個(gè)存儲(chǔ)單元包括一個(gè)NMOS管11和與之串聯(lián)的一個(gè)電容12，其中的 NMOS管11執(zhí)行選通功能，電容12執(zhí)行數(shù)據(jù)“0”或“1”的存儲(chǔ)功能。NMOS管11定義在硅 片的P阱(圖Ib中空白區(qū)域)，NMOS管的源極和漏極在N型重?fù)诫s區(qū)111上，NMOS管11 具有一個(gè)多晶硅柵極112。電容12的下極板是N型重?fù)诫s區(qū)121，上極板122是多晶硅柵 極112延伸到P阱121上方的部分。由于電容12的上下極板都是硅，其單位電容較小，因 此上述0TP-R0M存儲(chǔ)單元的面積較大。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種0TP-R0M，其存儲(chǔ)單元具有較小的面積。為 此，本發(fā)明還要提供一種所述0TP-R0M的存儲(chǔ)單元，以及所述OTP-ROM、0TP-R0M存儲(chǔ)單元的 制造、編程和讀取方法。為解決上述技術(shù)問題，本發(fā)明0TP-R0M的存儲(chǔ)單元包括第一 PMOS管和第二 PMOS 管，兩個(gè)PMOS管串聯(lián)形成一個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元內(nèi)第一 PMOS管的漏極與第二 PMOS 管的源極共用，第二 PMOS管的柵極為浮柵。由上述存儲(chǔ)單元所組成的0TP-R0M，包括多個(gè)存儲(chǔ)單元排列成一個(gè)存儲(chǔ)陣列，每一 行存儲(chǔ)單元的第一 PMOS管的源極相連接作為所述0TP-R0M的源極，每一列存儲(chǔ)單元的第一 PMOS管的柵極相連接作為所述0TP-R0M的字線，所有存儲(chǔ)單元的第二 PMOS管的漏極相連接 作為所述0TP-R0M的位線；在列方向上，相鄰的兩個(gè)存儲(chǔ)單元之間或者共用第一 PMOS管的源極，或者共用第 二 PMOS管的漏極。所述0TP-R0M存儲(chǔ)單元的制作方法包括如下步驟第1步，在硅襯底或者外延層上形成N阱；第2步，在N阱的兩側(cè)形成隔離結(jié)構(gòu)；第3步，在硅襯底或者外延層的表面之上形成柵氧化層；第4步，在柵氧化層之上形成第一柵極和第二柵極；第5步，在第一柵極和第二柵極的兩側(cè)下方的N阱分別形成四個(gè)輕摻雜漏注入 區(qū)；第6步，在第一柵極和第二柵極的兩側(cè)且在柵氧化層之上分別形成四個(gè)側(cè)墻結(jié)構(gòu)；第7步，在四個(gè)側(cè)墻結(jié)構(gòu)的外側(cè)下方的N阱分別形成三個(gè)源漏注入?yún)^(qū)，其中在第一 柵極外側(cè)下方的源漏注入?yún)^(qū)為第一源極，在第一柵極和第二柵極之間下方的源漏注入?yún)^(qū)為 共用的第一漏極和第二源極，在第二柵極外側(cè)下方的源漏注入?yún)^(qū)為第二漏極；第8步，在第二柵極上方形成阻擋層；第9步，在第一柵極上方形成金屬硅化物層。所述OTP-ROM的制作方法，在OTP-ROM存儲(chǔ)單元的制作方法的9個(gè)步驟基礎(chǔ)之上， 再增加上述第1步至第9步同時(shí)形成存儲(chǔ)陣列中的所有存儲(chǔ)單元，其中每一列中相鄰的兩 個(gè)存儲(chǔ)單元之間或者共用第一源極，或者共用第二漏極；第10步，將每一行中存儲(chǔ)單元的第一源極相連接作為所述OTP-ROM的源極；將每 一列中存儲(chǔ)單元的第一柵極相連接作為所述OTP-ROM的字線；在一個(gè)存儲(chǔ)陣列上，將所有 存儲(chǔ)單元的第二漏極相連接作為所述OTP-ROM的位線。所述的OTP-ROM的存儲(chǔ)單元的編程方法為，對(duì)需編程的存儲(chǔ)單元中第一源極和N 阱施加高電壓的脈沖信號(hào)持續(xù)一段時(shí)間，第一柵極和第二漏極都接地，所述脈沖信號(hào)必須 使兩個(gè)PMOS管同時(shí)導(dǎo)通；對(duì)不需編程的存儲(chǔ)單元，其第一柵極接高電位，或者存儲(chǔ)單元中 第一源極接地。所述的OTP-ROM的存儲(chǔ)單元的讀取方法為，對(duì)需讀取的存儲(chǔ)單元中的第一源極接 直流電壓，第一柵極和第二漏極都接地；對(duì)不需讀取的存儲(chǔ)單元中的第一柵極接電源電壓， 第一源極和第二漏極都接地。所述OTP-ROM的編程和讀取方法，只是在OTP-ROM存儲(chǔ)單元的編程和讀取方法基 礎(chǔ)上，增加與存儲(chǔ)陣列相連接的譯碼電路，譯碼電路為現(xiàn)有技術(shù)，因此不做贅述。本發(fā)明通過特殊的陣列版圖設(shè)計(jì)方式和讀取方式，優(yōu)化了 OTP-ROM的讀寫性能， 并通過制造方法的改善，提高了數(shù)據(jù)保存能力。


圖Ia是一種OTP-ROM的存儲(chǔ)單元的示意圖；圖Ib是與圖Ia對(duì)應(yīng)的版圖示意圖；圖2a是本發(fā)明OTP-ROM的存儲(chǔ)單元的硅片剖面示意圖；圖2b是本發(fā)明OTP-ROM的存儲(chǔ)陣列的版圖示意圖；圖3是PMOS管的熱電子注入電流與施加電壓的曲線圖；圖4a是第二 PMOS管不加襯偏電壓時(shí)漏極電流與施加電壓的曲線圖；圖4b是第二 PMOS管加2V襯偏電壓時(shí)漏極電流與施加電壓的曲線圖。圖中附圖標(biāo)記說明11為NMOS管；111和121為N型重?fù)诫s區(qū)；112為柵極；12為電容；122為柵極延 伸部分；21為硅片外延層；22為N阱；23為淺槽隔離結(jié)構(gòu)；24為柵氧化層；251為第一柵極； 252為第二柵極；26為輕摻雜漏注入?yún)^(qū)；27為側(cè)墻結(jié)構(gòu)；281為第一源極；282為第一漏極和 第二源極；283為第二漏極；29為阻擋層；30為金屬硅化物；2a為第一 PMOS管；2b為第二 PMOS 管。
具體實(shí)施方式

請(qǐng)參閱圖2a，這是本發(fā)明OTP-ROM的一個(gè)存儲(chǔ)單元的硅片剖面示意圖。硅襯底或 者外延層21上具有N阱22，N阱22的兩側(cè)具有淺槽隔離結(jié)構(gòu)23，硅片表面之上具有柵氧 化層(二氧化硅)24，柵氧化層24之上具有第一柵極251和第二柵極252，第一柵極251和 第二柵極252的兩側(cè)下方都具有輕摻雜漏注入?yún)^(qū)(LDD) 26，第一柵極251和第二柵極252的 兩側(cè)且在柵氧化層24之上都具有側(cè)墻結(jié)構(gòu)(二氧化硅或氮化硅)27，第一柵極251的兩側(cè) 下方且在輕摻雜漏注入?yún)^(qū)26之外還具有第一源極281和第一漏極282，第二柵極252的兩 側(cè)下方且在輕摻雜漏注入?yún)^(qū)26之外還具有第二源極282和第二漏極283，第一柵極251上 方具有金屬硅化物層30，第二柵極252上方具有阻擋層(二氧化硅或氮化硅)29。上述OTP-ROM的存儲(chǔ)單元中，第一柵極251、第一源極271、第一漏極272主要構(gòu)成 了第一 PMOS管2a (選通晶體管)，第二柵極252、第二源極272、第二漏極273主要構(gòu)成了第 二 PMOS管2b (存儲(chǔ)晶體管)，第一 PMOS管2a和第二 PMOS管2b串聯(lián)形成一個(gè)存儲(chǔ)單元。 顯然第一 PMOS管2a的漏極和第二 PMOS管2b的源極共用同一個(gè)P+擴(kuò)散區(qū)272。第二 PMOS 管2b的柵極252四周都處于絕緣介質(zhì)的包圍(下方為柵氧化層24，兩側(cè)為側(cè)墻結(jié)構(gòu)28，上 方為阻擋層29)，這些絕緣介質(zhì)上都沒有接觸孔，即柵極252與任何導(dǎo)電材料都不相連，因 此是浮柵。本發(fā)明OTP-ROM是一個(gè)存儲(chǔ)陣列，包括多個(gè)如圖2a所示的存儲(chǔ)單元，這些存儲(chǔ)單 元的排列與連接方式請(qǐng)參閱圖2b，其中每個(gè)圓角矩形表示一個(gè)存儲(chǔ)單元。在行的方向上，每 行存儲(chǔ)單元的第一源極271相連接，作為整個(gè)OTP-ROM的源極。在列的方向上，每列存儲(chǔ)單 元的金屬硅化物29相連接，作為整個(gè)OTP-ROM的字線。每列存儲(chǔ)單元中，每相鄰的兩個(gè)存 儲(chǔ)單元或者共用第一源極271，或者共用第二漏極273。不論行或者列，所有存儲(chǔ)單元的第 二漏極273相連接，作為整個(gè)OTP-ROM的位線。請(qǐng)配合參閱圖2a，上述OTP-ROM的存儲(chǔ)單元的制造方法包括如下步驟第1步，在硅襯底或者外延層21上形成N阱22，定義第一 PMOS管2a和第二 PMOS 管2b的有源區(qū)。N阱22的形成通常采用離子注入工藝，注入磷、砷或銻。第2步，在N阱22的兩側(cè)形成隔離結(jié)構(gòu)，例如淺槽隔離結(jié)構(gòu)23。這一步通常包括 淺槽刻蝕、二氧化硅填充、平坦化處理等，如果在淀積二氧化硅進(jìn)行填充時(shí)采用氮化硅作阻 擋，則還需去除氮化硅。第3步，在硅襯底或者外延層21的表面之上形成柵氧化層24。柵氧化層24通常 采用熱生長，生長出一薄層(約為30 155A)的二氧化硅。第4步，在柵氧化層24之上形成第一柵極251和第二柵極252。多晶硅柵極的形 成通常包括多晶硅淀積和刻蝕兩步。第5步，在第一柵極251和第二柵極252的兩側(cè)下方的N阱22分別形成四個(gè)輕摻 雜漏注入?yún)^(qū)(或稱輕摻雜離子注入?yún)^(qū))26。第6步，在第一柵極251和第二柵極252的兩側(cè)且在柵氧化層24之上分別形成四 個(gè)側(cè)墻結(jié)構(gòu)27。側(cè)墻結(jié)構(gòu)通常是二氧化硅或氮化硅，側(cè)墻的形成通常包括淀積和反刻兩步。第7步，在四個(gè)側(cè)墻結(jié)構(gòu)27的外側(cè)下方的N阱22分別形成三個(gè)源漏注入?yún)^(qū)(或 稱中高摻雜離子注入?yún)^(qū))281,282和283。其中在第一柵極251外側(cè)下方的源漏注入?yún)^(qū)281 為第一源極，在第一柵極251和第二柵極252之間下方的源漏注入?yún)^(qū)282為第一漏極和第二源極(共用)，在第二柵極252外側(cè)下方的源漏注入?yún)^(qū)283為第二漏極。第8步，在第二柵極252上方形成阻擋層29。阻擋層通常是二氧化硅或氮化硅 (10 60nm)，阻擋層的形成通常包括淀積和平坦化處理等，如果在淀積二氧化硅時(shí)采用氮 化硅作阻擋，則還需去除氮化硅。第9步，在第一柵極251上方形成金屬硅化物層30。這一步通常包括淀積金屬(例 如鈦)、退火形成金屬硅化物、去除未反應(yīng)的金屬。由于第二柵極252上方具有阻擋層29， 因此第二柵極252上方?jīng)]有金屬硅化物。即使在制作過程中于阻擋層29上方形成了金屬 硅化物，也可以方便地去除。上述第1步至第9步的順序排列僅為示意，在不違反本發(fā)明原理、思想及精神的前 提下，任何變化與修飾均應(yīng)視作本發(fā)明的保護(hù)范圍之內(nèi)。例如上述第8步可以放置在第4 7步的任何一步之后，上述第9步可以放置在上述第8步所放置位置之后的任意位置。上述第1步至第9步闡述了 OTP-ROM的一個(gè)存儲(chǔ)單元的制造方法。通常一個(gè) OTP-ROM器件是一個(gè)存儲(chǔ)陣列，包括多個(gè)存儲(chǔ)單元。在制造整個(gè)OTP-ROM器件時(shí)，仍然需要 采用上述第1步至第9步，同時(shí)形成所有存儲(chǔ)單元。需要特別注意的是，在一個(gè)存儲(chǔ)陣列的 列方向上，每一列存儲(chǔ)單元采用鏡像的方式(背靠背)排列，即每一列中相鄰的兩個(gè)存儲(chǔ)單 元之間或者共用第一源極281，或者共用第二漏極283，如圖2b所示。制造整個(gè)OTP-ROM器件的方法還包括第10步，在一個(gè)存儲(chǔ)陣列的行方向上，將每一行中存儲(chǔ)單元的第一源極281相連 接作為所述OTP-ROM的源極；在一個(gè)存儲(chǔ)陣列的列方向上，將每一列中存儲(chǔ)單元的第一柵 極251相連接作為所述OTP-ROM的字線；在一個(gè)存儲(chǔ)陣列上，將所有存儲(chǔ)單元的第二漏極 283相連接作為所述OTP-ROM的位線。OTP-ROM的工作包括兩方面內(nèi)容編程和讀取。下面僅介紹OTP-ROM存儲(chǔ)單元的 編程和讀取方法。OTP-ROM的編程、讀取與其存儲(chǔ)單元的編程、讀取僅有選擇需編程的存儲(chǔ) 單元、選擇需讀取的存儲(chǔ)單元的差異。這種差異早已是公知技術(shù)，例如采用譯碼電路等，在 此不做贅述。上述OTP-ROM的存儲(chǔ)單元的編程方法是對(duì)需編程的存儲(chǔ)單元中第一源極281和 N阱22施加高電壓的脈沖信號(hào)持續(xù)一段時(shí)間，第一柵極251和第二漏極283都接地(零電 位)。所述脈沖信號(hào)必須使第一 PMOS管2a和第二 PMOS管2b同時(shí)導(dǎo)通，例如可取+6. 5 +8.5V。由于第一 PMOS管2a導(dǎo)通，第一源極281上所施加的電壓傳到第一漏極(第二源 極)282上。根據(jù)熱電子注入(也稱熱載流子注入)的原理，電壓從第二源極282的擴(kuò)散 層電容耦合到第二柵極(浮柵)252上，即熱電子注入到第二柵極252上，從而改變了第二 PMOS管2b的閾值電壓。在編程前后，由于第二 PMOS管2b的閾值電壓發(fā)生了變化，因此對(duì) 于同樣的讀取電壓(施加在第一源極281上的直流電壓)，第二 PMOS管2b的漏極電流不 同，不同的漏極電流即分別表示信息“ 0，，和“1”。對(duì)不需要編程的存儲(chǔ)單元，可以通過將第一柵極251接高電位(如電源電壓)，或 者將第一源極281接接地(零電位)，同時(shí)第二漏極283接地(零電位)，N阱22接編程電 壓來實(shí)現(xiàn)。根 據(jù)“ Analysis of Hot-Carrier-Induced Degradation Mode onpMOSFET，，(Matsuoka, F. et al. ) (IEEE Transactions on Electron Devices, VOL 37,No. 6，June 1990，pages 1487-1495)的記載，PMOS管的熱電子注入所形成的漏極電流與施加電壓具有一定的峰值分布，請(qǐng)參閱圖3。本發(fā)明的進(jìn)一步改進(jìn)包括，設(shè)計(jì)第二源極282的 擴(kuò)散層電容，使其耦合到第二柵極252的電壓值滿足第二柵極252的熱電子注入的峰值所 對(duì)應(yīng)的電壓值。這樣第二柵極252在編程前后就具有更明顯的閾值電壓變化，提高了編程 效率。上述OTP-ROM的存儲(chǔ)單元的讀取方法是對(duì)需讀取的存儲(chǔ)單元中的第一源極281 接直流電壓(例如可取+1.5 +3. 5V)，第一柵極251和第二漏極283都接地。對(duì)不需讀取 的存儲(chǔ)單元中的第一柵極251接電源電壓，第一源極281和第二漏極283都接地。根據(jù)PMOS晶體管的襯偏效應(yīng)，如果在N阱(第二 PMOS管2b的襯底)22上加的電 壓大于第一源極281上加的電壓，則可以大大提高第二 PMOS管2b在編程前后的漏極電流 的差異。這是由于在N阱22上加電壓的方式，使得第二 PMOS管在編程前處于關(guān)斷區(qū)，表 現(xiàn)出的電阻很大，所以漏極電流很?。辉诰幊毯筇幱趯?dǎo)通區(qū)，表現(xiàn)出的電阻很小，所以漏極 電流很大。請(qǐng)參閱圖4a，這是N阱22上沒有加電壓的情況，此時(shí)OTP-ROM在編程前后的輸 出電流差別為4mA左右。為了區(qū)別OTP-ROM在編程前后的狀態(tài)差異，就需要對(duì)OTP-ROM的 電路設(shè)計(jì)提出較高的要求。再請(qǐng)參閱圖4b，這是N阱22上加2V的襯偏電壓的情況，此時(shí) OTP-ROM在編程前后的輸出電流差別為5 6個(gè)數(shù)量級(jí)，這樣能大大減少OTP-ROM在電路設(shè) 計(jì)時(shí)的難度。因此上述OTP-ROM的存儲(chǔ)單元的改進(jìn)的讀取方法是對(duì)需讀取的存儲(chǔ)單元中的第 一源極281接直流電壓(例如可取+1. 5 +3. 5V)，在N阱22上接比第一源極281所接的 更高的直流電壓(例如高出+1. 5 +3. 5V)，第一柵極251和第二漏極283都接地(零電 位)。對(duì)不需讀取的存儲(chǔ)單元中的第一柵極251接電源電壓，第一源極281和第二漏極283 都接地(零電位)。上述實(shí)施例僅為示意，在不違反本發(fā)明原理、思想及精神的前提下，任何對(duì)上述實(shí) 施例的變化與修飾均應(yīng)視作本發(fā)明的保護(hù)范圍之內(nèi)。本發(fā)明所提供的OTP-ROM、OTP-ROM存儲(chǔ)單元、以及兩者的制造方法、編程方法和 讀取方法，可以顯著提升0TP-R0M的編程效率，降低編程電壓，縮小存儲(chǔ)單元面積，改善數(shù) 據(jù)保存能力。
權(quán)利要求
一種OTP-ROM的存儲(chǔ)單元，其特征是，所述存儲(chǔ)單元包括第一PMOS管和第二PMOS管，兩個(gè)PMOS管串聯(lián)形成一個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元內(nèi)第一PMOS管的漏極與第二PMOS管的源極共用，第二PMOS管的柵極為浮柵。
2.如權(quán)利要求1所述的OTP-ROM的存儲(chǔ)單元所組成的0TP-R0M，其特征是，包括多 個(gè)存儲(chǔ)單元排列成一個(gè)存儲(chǔ)陣列，每一行存儲(chǔ)單元的第一 PMOS管的源極相連接作為所述 OTP-ROM的源極，每一列存儲(chǔ)單元的第一PMOS管的柵極相連接作為所述OTP-ROM的字線，所 有存儲(chǔ)單元的第二 PMOS管的漏極相連接作為所述OTP-ROM的位線；在列方向上，相鄰的兩個(gè)存儲(chǔ)單元之間或者共用第一 PMOS管的源極，或者共用第二 PMOS管的漏極。
3.如權(quán)利要求1所述的OTP-ROM的存儲(chǔ)單元的制造方法，其特征是，所述方法包括如下 步驟第1步，在硅襯底或者外延層上形成N阱； 第2步，在N阱的兩側(cè)形成隔離結(jié)構(gòu)； 第3步，在硅襯底或者外延層的表面之上形成柵氧化層； 第4步，在柵氧化層之上形成第一柵極和第二柵極；第5步，在第一柵極和第二柵極的兩側(cè)下方的N阱分別形成四個(gè)輕摻雜漏注入?yún)^(qū)； 第6步，在第一柵極和第二柵極的兩側(cè)且在柵氧化層之上分別形成四個(gè)側(cè)墻結(jié)構(gòu)； 第7步，在四個(gè)側(cè)墻結(jié)構(gòu)的外側(cè)下方的N阱分別形成三個(gè)源漏注入?yún)^(qū)，其中在第一柵極 外側(cè)下方的源漏注入?yún)^(qū)為第一源極，在第一柵極和第二柵極之間下方的源漏注入?yún)^(qū)為共用 的第一漏極和第二源極，在第二柵極外側(cè)下方的源漏注入?yún)^(qū)為第二漏極； 第8步，在第二柵極上方形成阻擋層； 第9步，在第一柵極上方形成金屬硅化物層。
4.根據(jù)權(quán)利要求3所述的OTP-ROM的存儲(chǔ)單元的制造方法，其特征是，所述方法第8步 中，所述阻擋層為氮化硅，其厚度為10 60nm。
5.如權(quán)利要求2所述的OTP-ROM的制造方法，其特征是， 所述方法包括如下步驟第1步，在硅襯底或者外延層上形成N阱； 第2步，在N阱的兩側(cè)形成隔離結(jié)構(gòu)； 第3步，在硅襯底或者外延層的表面之上形成柵氧化層； 第4步，在柵氧化層之上形成第一柵極和第二柵極；第5步，在第一柵極和第二柵極的兩側(cè)下方的N阱分別形成四個(gè)輕摻雜漏注入?yún)^(qū)； 第6步，在第一柵極和第二柵極的兩側(cè)且在柵氧化層之上分別形成四個(gè)側(cè)墻結(jié)構(gòu)； 第7步，在四個(gè)側(cè)墻結(jié)構(gòu)的外側(cè)下方的N阱分別形成三個(gè)源漏注入?yún)^(qū)，其中在第一柵極 外側(cè)下方的源漏注入?yún)^(qū)為第一源極，在第一柵極和第二柵極之間下方的源漏注入?yún)^(qū)為共用 的第一漏極和第二源極，在第二柵極外側(cè)下方的源漏注入?yún)^(qū)為第二漏極； 第8步，在第二柵極上方形成阻擋層； 第9步，在第一柵極上方形成金屬硅化物層；上述第1步至第9步同時(shí)形成存儲(chǔ)陣列中的所有存儲(chǔ)單元，其中每一列中相鄰的兩個(gè) 存儲(chǔ)單元之間或者共用第一源極，或者共用第二漏極；第10步，將每一行中存儲(chǔ)單元的第一源極相連接作為所述OTP-ROM的源極；將每一列 中存儲(chǔ)單元的第一柵極相連接作為所述OTP-ROM的字線；在一個(gè)存儲(chǔ)陣列上，將所有存儲(chǔ) 單元的第二漏極相連接作為所述OTP-ROM的位線。
6.根據(jù)權(quán)利要求5所述的OTP-ROM的存儲(chǔ)單元的制造方法，其特征是，所述方法第8步 中，所述阻擋層為氮化硅，其厚度為10 60nm。
7.如權(quán)利要求1所述的OTP-ROM的存儲(chǔ)單元的編程方法，其特征是，所述方法為，對(duì)需 編程的存儲(chǔ)單元中第一源極和N阱施加高電壓的脈沖信號(hào)持續(xù)一段時(shí)間，第一柵極和第二 漏極都接地，所述脈沖信號(hào)必須使兩個(gè)PMOS管同時(shí)導(dǎo)通；對(duì)不需編程的存儲(chǔ)單元，其第一 柵極接高電位，或者存儲(chǔ)單元中第一源極接地。
8.如權(quán)利要求1所述的OTP-ROM的存儲(chǔ)單元的讀取方法，其特征是，所述方法為，對(duì)需 讀取的存儲(chǔ)單元中的第一源極接直流電壓，第一柵極和第二漏極都接地；對(duì)不需讀取的存 儲(chǔ)單元中的第一柵極接電源電壓，第一源極和第二漏極都接地。
9.根據(jù)權(quán)利要求7所述的OTP-ROM的存儲(chǔ)單元的讀取方法，其特征是，所述方法還包 括，在N阱上接比第一源極所接的直流電壓更高的直流電壓。
全文摘要
本發(fā)明公開了一種OTP-ROM、OTP-ROM存儲(chǔ)單元、以及兩者的制造、編程和讀取方法，所述存儲(chǔ)單元包括第一PMOS管和第二PMOS管，每個(gè)存儲(chǔ)單元內(nèi)第一PMOS管的漏極與第二PMOS管的源極共用，第二PMOS管的柵極為浮柵。所述OTP-ROM包括多個(gè)存儲(chǔ)單元排列成一個(gè)存儲(chǔ)陣列，每一行存儲(chǔ)單元的第一PMOS管的源極相連接作為源極，每一列存儲(chǔ)單元的第一PMOS管的柵極相連接作為字線，所有存儲(chǔ)單元的第二PMOS管的漏極相連接作為位線。在列方向上，相鄰的兩個(gè)存儲(chǔ)單元之間或者共用第一PMOS管的源極，或者共用第二PMOS管的漏極。本發(fā)明可以提升OTP-ROM的編程效率，縮小存儲(chǔ)單元面積。
文檔編號(hào)H01L27/112GK101872764SQ200910057118
公開日2010年10月27日 申請(qǐng)日期2009年4月23日 優(yōu)先權(quán)日2009年4月23日
發(fā)明者仲志華, 朱麗霞, 胡曉明, 蔡明祥 申請(qǐng)人:上海華虹Nec電子有限公司