專利名稱：輸出單元、輸入單元以及輸入輸出元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種輸入輸出元件，特別是有關(guān)于一種應(yīng)用于混合電壓共容
(mixed-voltage tolerant)的輸入輸出元件。
背景技術(shù)：
隨著半導(dǎo)體制程的進步，集成電路(IC)的使用也日漸廣泛。為了縮小集成 電路的體積并減小功率損耗，一般作法是降低集成電路內(nèi)的晶體管的柵極氧化 層(gateoxide)的厚度。然而，外圍電路的電壓并未降低。因此，若具有薄柵極 氧化層的晶體管接收到高電壓(如5V)時，則將發(fā)生可靠度問題(reliability)。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題在于提供一種高可靠度的輸入、輸出單元及輸 入輸出元件。
為了實現(xiàn)上述目的，本發(fā)明提供一種輸出單元(output cell)，耦接一接 腳，并包括一輸出級以及一電壓電平轉(zhuǎn)換器(voltage level converter)。輸出
級具有一第一晶體管及一第二晶體管。第一晶體管與第二晶體管串聯(lián)于一第一
供應(yīng)電壓與一第二供應(yīng)電壓之間。電壓電平轉(zhuǎn)換器根據(jù)第一供應(yīng)電壓以及一數(shù) 據(jù)信號，產(chǎn)生一第一柵極電壓予第一晶體管。當?shù)谝还?yīng)電壓上升時，則第一 柵極電壓亦會上升。當數(shù)據(jù)信號為一高電平時，第一晶體管被導(dǎo)通。
為了實現(xiàn)上述目的，本發(fā)明另提供一種輸入單元(input cell),耦接于一 接腳與一核心電路之間，并包括一上拉元件以及一第一 N型晶體管。上拉元 件耦接一節(jié)點，并接收一操作電壓。第一 N型晶體管的柵極耦接接腳，其源 極接收一接地電壓，其漏極耦接節(jié)點。
為了實現(xiàn)上述目的，本發(fā)明另提供一種輸入輸出元件(input output device),耦接于一核心電路與一接腳之間，并包括一輸出單元、 一輸入單元 以及一預(yù)先驅(qū)動器(pre-driver)。輸出單元耦接接腳，并包括一輸出級以及一
5電壓電平轉(zhuǎn)換器。輸出級具有一第一晶體管及一第二晶體管。第一晶體管與第 二晶體管串聯(lián)于一第一供應(yīng)電壓與一第二供應(yīng)電壓之間。電壓電平轉(zhuǎn)換器根據(jù) 第一供應(yīng)電壓以及--數(shù)據(jù)信號，產(chǎn)生一第一柵極電壓予第一晶體管。當?shù)谝还?應(yīng)電壓上升時，則第一柵極電壓亦會上升。當數(shù)據(jù)信號為一高電平時，第一晶 體管被導(dǎo)通。輸入單元耦接于接腳與核心電路之間，并包括一上拉元件以及一 第一N型晶體管。上拉元件耦接一節(jié)點，并接收一操作電壓。第-一 N型晶體 管的柵極耦接接腳，其源極接收一接地電壓，其漏極耦接節(jié)點。預(yù)先驅(qū)動器用 以關(guān)閉第一及第二晶體管。
本發(fā)明的輸入單元、輸出單元以及輸入輸出元件具有高可靠度。


為讓本發(fā)明的所述和其它目的、特征、優(yōu)點與實施例能更明顯易懂，所附 圖式的詳細說明如下
圖1為本發(fā)明的輸出輸出元件的方塊圖2為輸出單元的一可能實施例；
圖3A為本發(fā)明的輸出級的一可能實施例；
圖3B為具有堆棧式晶體管的輸出級的一可能實施例；
圖4為浮動井電路的一可能實施例；
圖5為電壓電平轉(zhuǎn)換器的一可能實施例；
圖6為預(yù)先驅(qū)動器的一可能實施例；
圖7為輸入單元的一可能實施例。
主要元件符號說明
10:輸入輸出元件； 20:核心電路； 30:接腳； 11:輸出單元； 12:輸入單元； 13:預(yù)先驅(qū)動器； 21:輸出級；22:電壓電平轉(zhuǎn)換器； 23:柵極追蹤電路； 24:浮動井電路； 121:上拉元件； 122:高壓阻隔器； 123:反相器； 124:節(jié)點；
inv201 inv205:反相器； and201、 and202:與門； nor201:或非門；
PM201 、 PM202 、 PM212 PM214 、 PM204 PM211 、 PM301 、畫201 、畫202 、 畫215、 NM216、畫203 NM214、 NM301、畫302:晶體管。
具體實施例方式
圖1為本發(fā)明的輸出輸出元件的方塊圖。如圖所示，輸入輸出元件10可 將核心電路20所提供的數(shù)據(jù)信號Sd傳送至接腳30，或是將來自接腳30的信 號傳送至核心電路20。在本實施例中，輸入輸出元件IO包括， 一輸出單元11、 一輸入單元12以及一預(yù)先驅(qū)動器13。預(yù)先驅(qū)動器13根據(jù)信號Sen，致能或禁 能輸出單元11。
當輸出單元11被致能時，接腳30便可接收到核心電路20所提供的數(shù)據(jù) 信號Sd。此時，若數(shù)據(jù)信號Sd為低電平(如OV)時，則接腳30的電平大約等 于供應(yīng)電壓GNDIO。若數(shù)據(jù)信號Sd為高電平(如3.3V)時，則接腳30的電平 大約等于供應(yīng)電壓VDDIO。供應(yīng)電壓VDDIO可為5V、 3.3V或1.8V。供應(yīng)電 壓GNDIO約為0V。
當輸出單元ll被禁能時，核心電路20便可透過輸入單元12，接收來自 接腳30的信號。此時，若接腳30的電平為低電平(如0V)時，核心電路20所 接收的信號電平約等于接地電壓GND。若接腳30的電平為高電平(如3.3V) 時，核心電路20所接收的電平約等于操作電壓VDD。操作電壓VDD可為3.3V。 接地電壓GND約為0V。
圖2為輸出單元的一可能實施例。如圖所示，輸出單元11具有一輸出級21以及一電壓電平轉(zhuǎn)換器22。電壓電平轉(zhuǎn)換器22可根據(jù)供應(yīng)電壓VDDIO的 電平，產(chǎn)生適當?shù)臇艠O電壓予輸出級21。在本實施例中，電壓電平轉(zhuǎn)換器22 是產(chǎn)生二個柵極電壓(Vgl及Vg2)。在其它實施例中，可根據(jù)輸出級21的架構(gòu)， 使得電壓電平轉(zhuǎn)換器22僅產(chǎn)生單一柵極電壓或是兩個以上的柵極電壓。
圖3A為本發(fā)明的輸出級的一可能實施例。如圖所示，輸出級21具有晶 體管PM201及NM202。晶體管PM201的柵極接收電壓電平轉(zhuǎn)換器22所產(chǎn)生 的柵極電壓Vgl，其源極及基極接收供應(yīng)電壓VDDIO，其漏極耦接接腳30。 供應(yīng)電壓VDDIO的電平可能為5V、 3.3V或是1.8V。由于電壓電平轉(zhuǎn)換器22 根據(jù)供應(yīng)電壓VDDIO的電平，產(chǎn)生適當?shù)臇艠O電壓Vgl，故可控制晶體管 PM201的柵極與源極之間的壓差。
舉例而言，當供應(yīng)電壓VDDIO的電平上升至5V時，電壓電平轉(zhuǎn)換器22 增加?xùn)艠O電壓Vgl的電平；當供應(yīng)電壓VDDIO的電平減少至3.3V或1.8V時， 電壓電平轉(zhuǎn)換器22降低柵極電壓Vgl的電平。由于柵極電壓Vgl是隨著供應(yīng) 電壓VDDIO而變化，故晶體管PM201的柵極與源極之間的壓差將小于一默 認值。因此，通過電壓電平轉(zhuǎn)換器22，可避免晶體管PM201的柵極氧化層受 到損害，并且不需要額外加大晶體管PM201的柵極氧化層厚度。
如圖3A所示，晶體管NM202的柵極接收柵極電壓Vg4，其源極接收供 應(yīng)電壓GNDIO，其漏極耦接接腳30。當晶體管PM201導(dǎo)通時，接腳30的電 壓等于供應(yīng)電壓VDDIO。當晶體管NM202導(dǎo)通時，接腳30的電壓等于供應(yīng) 電壓GNDIO，其中供應(yīng)電壓GNDIO為0V。
在本實施例中，晶體管NM202所接收的柵極電壓Vg4是由預(yù)先驅(qū)動器13 所產(chǎn)生，用以導(dǎo)通或不導(dǎo)通晶體管NM202。當核心電路20欲接收來自接腳30 的信號，預(yù)先驅(qū)動器13不導(dǎo)通晶體管NM202。當核心電路20欲使接腳30為 低電平時，預(yù)先驅(qū)動器13導(dǎo)通晶體管NM202。
另外，為了維持晶體管的柵極氧化層的可靠度，輸出級21可由堆棧式 (stack)P型晶體管及堆棧式N型晶體管所組成。圖3B為具有堆棧式晶體管的 輸出級的一可能實施例。圖3B相似圖3A，不同之處在于，圖3B所示的輸出 級21還具有晶體管PM202及NM201。晶體管PM202與NM201串聯(lián)于晶體 管PM201與NM202之間。晶體管PM202的柵極接收柵極電壓Vg2，晶體管 NM201的柵極接收操作電壓VDD，其中操作電壓VDD約為3.3V。
8柵極電壓Vg2亦是由電壓電平轉(zhuǎn)換器22所產(chǎn)生，用以避免晶體管PM202 的柵極與源極之間的壓差過大。在本實施例中，當供應(yīng)電壓VDDIO為5V時， 則柵極電壓Vgl及Vg2均大于1.65V，但此揭露并非用以限制本發(fā)明。
當核心電路20欲接收來自接腳30的信號時，預(yù)先驅(qū)動器13控制電壓電 平轉(zhuǎn)換器22，用以產(chǎn)生柵極電壓Vgl及Vg2。因此，便可通過柵極電壓Vgl 及Vg2，不導(dǎo)通晶體管PM201及PM202。在本實施例中，當柵極電壓Vgl為 5V，而柵極電壓Vg2大于1.65V時，便可不導(dǎo)通晶體管PM201及PM202。
另外，為了避免輸出級21的晶體管產(chǎn)生漏電流，輸出單元110還具有一 柵極追蹤電路23(如圖2所示)。請參考圖3B，柵極追蹤電路23可由晶體管 PM203構(gòu)成。由于柵極追蹤電路23耦接于晶體管PM202的柵極與漏極之間， 故避免晶體管PM202產(chǎn)生漏電流。
舉例而言，當接腳30接收到較高的電壓(如5V)時，晶體管PM203會被導(dǎo) 通。通過晶體管PM203，晶體管PM202的柵極與漏極電壓均為5V，故晶體管 PM202不被導(dǎo)通，因此不會產(chǎn)生漏電流。當接腳30接收到較低的電壓(如3.3V、 1.8V或0V)時，晶體管PM203不被導(dǎo)通。此時，柵極電壓Vg2是由電壓電平 轉(zhuǎn)換器22所決定。
如圖所示，晶體管PM202及PM203的基極均接收電壓VC2，因此，晶體 管PM202及PM203的PN接口(junction)不被導(dǎo)通，故可避免漏電流發(fā)生。在 本實施例中，電壓VC2是由浮動井電路24(如圖2所示)所產(chǎn)生。在其它實施 例中，亦可省略浮動井電路24。
圖4為浮動井電路的一可能實施例。當接腳30的電壓為5V，并且供應(yīng)電 壓VDDI0為5V、 3.3V或1.8V時，電壓VC2為5V。由于電壓Vg5為5V， 故不導(dǎo)通晶體管PM212及PM214，而導(dǎo)通晶體管NM216。因此，電壓VC2 的電平接近供應(yīng)電壓VDDIO的電平。同樣地，當接腳30的電壓為1.8V，并 且供應(yīng)電壓VDDIO為5V或3V時，電壓VC2近似供應(yīng)電壓VDDIO。此時， 浮動井電路24內(nèi)的晶體管均不被導(dǎo)通，故可避免晶體管PM202產(chǎn)生基底效應(yīng) (bodyeffect)。另外，當供應(yīng)電壓VDDIO為1.8V時，由于晶體管PM202的基 極電壓為1.8V，故可增加堆棧式P型晶體管的輸出驅(qū)動能力，進而增加傳輸 的速率。
圖5為電壓電平轉(zhuǎn)換器的一可能實施例。電壓電平轉(zhuǎn)換器22提供適當?shù)?br> 9圖3B所示)的晶體管PM201及PM202。 因此，可避免晶體管PM201及PM202的柵極氧化層，發(fā)生口J靠度問題。
假設(shè)，核心電路20欲傳送數(shù)據(jù)信號Sd予接腳30時，信號Sen為低電平 (OV)。因此，電壓VC1是由反相器inv204的輸出信號所決定。當供應(yīng)電壓 VDDIO為5V時，通過晶體管PM210及NM214，可使得反相器hw204的輸 入信號約為3.3V。此時，電壓VC1約為0V。因此，不導(dǎo)通晶體管NM205。 由于信號Sen為0V，故導(dǎo)通晶體管PM205。若晶體管PM204、 NM204以及 PM205的尺寸均相同，則電壓Vol約為1.67V(5V/3)。由于反相器inv203的輸 出電壓Vo2約為0V，故不導(dǎo)通晶體管NM208及NM209。
此時，若核心電路20欲傳送至接腳30的數(shù)據(jù)信號Sd為低電平時，則電 壓Vo4被設(shè)定成低電平。由于晶體管NM212不被導(dǎo)通，而晶體管NM213被 導(dǎo)通，因此，電壓Vo3會透過晶體管PM209放電。
若晶體管PM209的臨界電壓(threshold voltage)約為-0.8V，則電壓Vo3約 為2.47V(1.67V+0.8V)。當供應(yīng)電壓VDDIO為5V時，則柵極電壓Vgl約等于 供應(yīng)電壓VDDIO。因此，電壓電平轉(zhuǎn)換器22所產(chǎn)生的柵極電壓Vgl為5V、 而柵極電壓Vg2為1.67V。
請配合圖3B，當柵極電壓Vgl、 Vg2及Vg4分別為5V、 1.67V及3.3V 時，則接腳30為低電平。換句話說，核心電路20所提供的數(shù)據(jù)信號Sd可被 傳輸至接腳30。除此之外，電壓電平轉(zhuǎn)換器22產(chǎn)生適當?shù)臇艠O電壓Vgl及 Vg2予輸出級21，可避免晶體管的柵極氧化層發(fā)生可靠度問題。
若核心電路20欲傳輸至接腳30的數(shù)據(jù)信號Sd為高電平(3.3V)時，則柵 極電壓Vgl約為2.47V。此時，柵極電壓Vg4會被設(shè)定成0V。因此，接腳30 為高電平。當供應(yīng)電壓VDDIO為3.3V或1.8V時，晶體管PM210不被導(dǎo)通。 因此，電壓VC1為3.3V。然后，電壓Vol與柵極電壓Vg2約為0V。此時， 電壓Vo2為3.3V。另外，由于晶體管NM206及NM208均被導(dǎo)通，故柵極電 壓Vgl約為OV。當柵極電壓Vgl及Vg2均為0V時，若供應(yīng)電壓VDDIO為 1.8V，則仍可導(dǎo)通輸出級21的堆棧式P型晶體管(PM201及PM202)。相反地， 若數(shù)據(jù)信號Sd為低電平時，則柵極電壓Vgl約等于供應(yīng)電壓VDDIO。此時， 接腳30為低電平。
另外，晶體管NM203可阻隔較大的柵極電壓Vg2(如5V)。電壓電平轉(zhuǎn)換器22所接收的電壓Vo4及Vo5可由預(yù)先驅(qū)動器13所產(chǎn)生。
圖6為預(yù)先驅(qū)動器的一可能實施例。在本實施例中，預(yù)先驅(qū)動器13包括， 反相器inv201、 inv202、與門and201以及或非門nor201，但此揭露并非用以 限制本發(fā)明。當核心電路20欲傳送數(shù)據(jù)信號Sd予接腳30時，預(yù)先驅(qū)動器13 控制電壓電平轉(zhuǎn)換器22，使得電壓電平轉(zhuǎn)換器22根據(jù)供應(yīng)電壓VDDIO，產(chǎn) 生適當?shù)臇艠O電壓。若輸出級21的架構(gòu)如圖3A所示，則電壓電平轉(zhuǎn)換器22 只需產(chǎn)生單一柵極電壓(如Vgl)。若輸出級21的架構(gòu)如圖3B所示時，則電壓 電平轉(zhuǎn)換器22需產(chǎn)生二個柵極電壓(如Vgl及Vg2)。因此，可避免輸出級21 內(nèi)的晶體管的柵極氧化層發(fā)生可靠度問題。
當核心電路20欲接收來自接腳30的信號時，預(yù)先驅(qū)動器13禁能輸出級 21內(nèi)的晶體管。因此，輸入單元12(如圖1所示)便可將接腳30的信號傳送至 核心電路20。
圖7為輸入單元的一可能實施例。如圖所示，輸入單元12包括， 一上拉 元件121以及晶體管NM302。上拉元件121耦接節(jié)點124，并接收操作電壓 VDD。當晶體管NM302未導(dǎo)通時，則上拉元件121設(shè)定節(jié)點124的電壓，使 得節(jié)點124的電壓約等于操作電壓VDD。在本實施例中，上拉元件121為P 型的晶體管PM301。晶體管PM301的柵極接收接地電壓GND，其源極接收操 作電壓VDD，其漏極耦接節(jié)點124。操作電壓VDD約為3.3V，接地電壓GND 約為0V。
在一可能實施例中，晶體管NM302的柵極可直接地耦接至接腳30，其源 極接收接地電壓GND，其漏極耦接節(jié)點124。當晶體管NM302導(dǎo)通時，節(jié)點 124的電壓約等于接地電壓GND。在本實施例中，晶體管NM302的柵極透過 高壓阻隔器122耦接至接腳30。高壓阻隔器122控制晶體管NM302的柵極與 源極之間的壓差。如圖所示，高壓阻隔器122系為晶體管NM301。晶體管 NM301的柵極接收操作電壓VDD，其源極耦接晶體管NM302的柵極，其漏 極耦接接腳124。
另外，輸出單元120還包括反相器123。反相器123耦接于節(jié)點124與核 心電路20之間，用以反相節(jié)點124的電平。在其它實施例中，可省略反相器 123。因此，節(jié)點124的電平便可直接地被傳送至核心電路20。
雖然本發(fā)明己以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許 的更動與潤飾，因此本發(fā)明的保護范圍當視后附的權(quán)利要求所界定的范圍為 準。
權(quán)利要求
1. 一種輸出單元，其特征在于，耦接一接腳，包括一輸出級，具有一第一晶體管及一第二晶體管，該第一晶體管與該第二晶體管串聯(lián)于一第一供應(yīng)電壓與一第二供應(yīng)電壓之間；以及一電壓電平轉(zhuǎn)換器，根據(jù)該第一供應(yīng)電壓以及一數(shù)據(jù)信號，產(chǎn)生一第一柵極電壓予該第一晶體管，其中當該第一供應(yīng)電壓上升時，則第一柵極電壓亦會上升，當該數(shù)據(jù)信號為一高電平時，該第一晶體管被導(dǎo)通。
2. 根據(jù)權(quán)利要求1所述的輸出單元，其特征在于，當該第一晶體管導(dǎo)通時， 該接腳的電壓等于該第一供應(yīng)電壓，當該第二晶體管導(dǎo)通時，該接腳的電壓等 于該第二供應(yīng)電壓。
3. 根據(jù)權(quán)利要求1所述的輸出單元，其特征在于，該輸出級還包括 -第 三晶體管，串聯(lián)于該第一及第二晶體管之間，并且耦接該接腳。
4. 根據(jù)權(quán)利要求3所述的輸出單元，其特征在于，還包括-一柵極追蹤電 路，當該接腳的電壓大于一默認值時，該柵極追蹤電路控制該第三晶體管的柵 極電壓，使得該第三晶體管的柵極電壓等于該接腳的電壓。
5. 根據(jù)權(quán)利要求4所述的輸出單元，其特征在于，該柵極追蹤電路由一 第四晶體管所構(gòu)成，當該接腳的電壓大于該默認值時，該第四晶體管導(dǎo)通。
6. 根據(jù)權(quán)利要求5所述的輸出單元，其特征在于，還包括一浮動井電路， 用以控制該第三及第四晶體管的基極電壓。
7. —種輸入單元，其特征在于，耦接于一接腳與一核心電路之間，包括 一上拉元件，耦接一節(jié)點，并接收一操作電壓；以及一第一 N型晶體管，其柵極耦接該接腳，其源極接收一接地電壓，其漏 極耦接該節(jié)點。
8. 根據(jù)權(quán)利要求7所述的輸入單元，其特征在于，該上拉元件為一P型晶 體管，其柵極接收該接地電壓，其源極接收該操作電壓，其漏極耦接該節(jié)點。
9. 根據(jù)權(quán)利要求8所述的輸入單元，其特征在于，還包括一高壓阻隔器， 耦接于該接腳與該第一 N型晶體管之間，用以控制該第一 N型晶體管的柵極 與源極之間的壓差。
10. 根據(jù)權(quán)利要求9所述的輸入單元，其特征在于，該高壓阻隔器為一第二N型晶體管，其柵極接收該操作電壓，其源極耦接該第一 N型晶體管的柵 極，其漏極耦接該接腳。
11. 根據(jù)權(quán)利要求10所述的輸入單元，其特征在于，還包括一反相器，耦接于該節(jié)點與該核心電路之間，用以反相該節(jié)點的電平。
12. —種輸入輸出元件，其特征在于，耦接于一核心電路與一接腳之間，該輸入輸出元件包括一輸出單元，包括一輸出級，具有一第一晶體管及一第二晶體管，該第一晶體管與該第二晶 體管串聯(lián)于一第一供應(yīng)電壓與一第二供應(yīng)電壓之間；以及一電壓電平轉(zhuǎn)換器，根據(jù)該第--供應(yīng)電壓以及一數(shù)據(jù)信號，產(chǎn)生一第一柵 極電壓予該第一晶體管，其中，當該第一供應(yīng)電壓上升時，則第一柵極電壓亦 會上升，當該數(shù)據(jù)信號為一高電平時，該第一晶體管被導(dǎo)通；以及一輸入單元，包括一上拉元件，耦接一節(jié)點，并接收一操作電壓；以及一第一 N型晶體管，其柵極耦接該接腳，其源極接收一接地電壓，其漏 極耦接該節(jié)點；以及一預(yù)先驅(qū)動器，用以關(guān)閉該第一及第二晶體管。
13. 根據(jù)權(quán)利要求12所述的輸入輸出元件，其特征在于，當該第一及第二晶體管被關(guān)閉時，該輸入單元接收來自該接腳的電壓，當該第一及第二晶體管 未被關(guān)閉時，該輸出單元傳送該第一或第二供應(yīng)電壓予該接腳。
14. 根據(jù)權(quán)利要求12所述的輸入輸出元件，其特征在于，當該第一晶體 管導(dǎo)通時，該接腳的電壓等于該第一供應(yīng)電壓，當該第二晶體管導(dǎo)通時，該接 腳的電壓等于該第二供應(yīng)電壓。
15. 根據(jù)權(quán)利要求12所述的輸入輸出元件，其特征在于，該輸出級還包 括一第三晶體管，該第三晶體管串聯(lián)于該第一及第二晶體管之間，并且耦接該 接腳。
16. 根據(jù)權(quán)利要求15所述的輸入輸出元件，其特征在于，該輸出級還包 括一柵極追蹤電路，當該接腳的電壓大于一默認值時，該柵極追蹤電路控制該 第三晶體管的柵極電壓，使得該第三晶體管的柵極電壓等于該接腳的電壓。
17. 根據(jù)權(quán)利要求16所述的輸入輸出元件，其特征在于，該柵極追蹤電路由一第四晶體管所構(gòu)成，當該接腳的電壓大于該默認值時，該第四晶體管導(dǎo) 通。
18. 根據(jù)權(quán)利要求17所述的輸入輸出元件，其特征在于，該輸出單元還 包括一浮動井電路，用以控制該第三及第四晶體管的基極。
19. 根據(jù)權(quán)利要求12所述的輸入輸出元件，其特征在于，該上拉元件為 一P型晶體管，其柵極接收該接地電壓，其源極接收該操作電壓，其漏極耦接 該節(jié)點。
20. 根據(jù)權(quán)利要求19所述的輸入輸出元件，其特征在于，該輸出單元還包括一高壓阻隔器，耦接于該接腳與該第一 N型晶體管之間，用以控制該第一N型晶體管的柵極與源極之間的壓差；以及一反相器，耦接于該節(jié)點與該核心電路之間，用以反相該節(jié)點的電平。
21. 根據(jù)權(quán)利要求20所述的輸入輸出元件，其特征在于，該高壓阻隔器 為一第二N型晶體管，其柵極接收該操作電壓，其源極耦接該第一N型晶體 管的柵極，其漏極耦接該接腳。
全文摘要
本發(fā)明公開了一種輸入輸出元件，耦接于核心電路與接腳之間，并包括輸出單元、輸入單元以及預(yù)先驅(qū)動器。輸出單元包括第一、第二晶體管以及一電壓電平轉(zhuǎn)換器。第一與第二晶體管串聯(lián)于第一與第二供應(yīng)電壓之間。電壓電平轉(zhuǎn)換器根據(jù)第一供應(yīng)電壓，產(chǎn)生第一柵極電壓予第一晶體管。當?shù)谝还?yīng)電壓上升時，第一柵極電壓亦上升。當數(shù)據(jù)信號為高電平時，第一晶體管被導(dǎo)通。輸入單元包括上拉元件以及第一N型晶體管。上拉元件耦接節(jié)點，并接收操作電壓。第一N型晶體管之柵極耦接接腳，其源極接收接地電壓，其漏極耦接節(jié)點。預(yù)先驅(qū)動器用以關(guān)閉第一及第二晶體管。
文檔編號H03K19/0175GK101459424SQ20081021180
公開日2009年6月17日 申請日期2008年9月3日 優(yōu)先權(quán)日2007年9月6日
發(fā)明者張鐵諺, 李宗哲, 王朝欽, 黃國展 申請人:王朝欽;奇景光電股份有限公司