專利名稱：具有階梯式電流阻擋結(jié)構(gòu)的led芯片及其制作方法
技術領域：
本發(fā)明涉及一種LED芯片及其制作方法，特別是涉及一種具有階梯式電流阻擋結(jié)構(gòu)的LED芯片及其制作方法。
背景技術：
LED (Light Emitting Diode)芯片，也稱為LED發(fā)光芯片，是LED燈的核心組件，是一種固態(tài)的半導體器件，它可以直接把電能轉(zhuǎn)化為光能。LED芯片主要由兩部分組成，一部分是P型半導體，空穴占為多數(shù)載流子，另一部分是N型半導體，電子為多數(shù)載流子，兩種半導體連接起來時，形成P-N結(jié)。當電流通過導線作用于這個芯片的時候，電子就會被推向P區(qū)，在P-N結(jié)合區(qū)(如量子阱區(qū))電子跟空穴復合，然后就會以光子的形式發(fā)出能量，這就是LED芯片發(fā)光的原理，其中，發(fā)出光的顏色依賴于光波長，且由形成P-N結(jié)的材料決定的。LED在生產(chǎn)過程中不要添加“汞”，也不需要充氣，不需要玻璃外殼，抗沖擊性好，抗震性好，不易破碎，便于運輸，非常環(huán)保，被稱為“綠色能源”。最初LED用作儀器儀表的指示光源，后來各種光色的LED在交通信號燈和大面積顯示屏中得到了廣泛應用，產(chǎn)生了很好的經(jīng)濟效益和社會效益。汽車信號燈也是LED光源應用的重要領域。隨著半導體科技的進步，現(xiàn)今的LED芯片已具備了高亮度的輸出，加上LED芯片具有省電、體積小、低電壓驅(qū)動、壽命非常長(普遍在5萬至10萬小時之間)等優(yōu)點，因此，LED芯片已廣泛地應用在顯示器與照明等領域。由于LED芯片是一種電致發(fā)光器件，因此需要在發(fā)光材料表面制作電極，從電極注入電流來驅(qū)動LED芯片發(fā)光。電極的面積越大，電流注入越容易，電流分布能做到更均勻，工作電壓也能降低，有利于提高電光轉(zhuǎn)換效率，但是由于電極都是吸光材料，其面積越大遮光面也越大，因而導致電光轉(zhuǎn)換效率的下降。為了解決這一矛盾，業(yè)界已提出在LED上制作電流阻擋層和透明導電層的方法，即在距離電極正下方一定深度的位置制作絕緣材料來阻止這塊區(qū)域的電流通過，并在電流阻擋層及發(fā)光材料表面附著透明導電層，這樣在電極的正下方就不會發(fā)光，所以電極實際上就沒有或很少遮光，同時，透明導電層使電流更均勻的分散于LED發(fā)光材料表面，從而提高LED的電光轉(zhuǎn)換效率。但是，由于作為透明導電層的ITO (銦錫氧化物半導體)的階梯覆蓋能力不佳，如圖8所示，往往會引起覆蓋在電流阻擋層2’邊緣側(cè)壁處(階梯處)的透明導電層3’(IT0膜)厚度變薄，甚至出現(xiàn)斷開的現(xiàn)象，從而導致透明導電層3’(IT0膜)的阻抗增加、正向工作電壓增大、電流擴散能力降低，最終使LED芯片的電光轉(zhuǎn)換效率降低，造成LED芯片的亮度降低。

發(fā)明內(nèi)容
鑒于以上所述現(xiàn)有技術的缺點，本發(fā)明的目的在于提供一種具有階梯式電流阻擋結(jié)構(gòu)的LED芯片及其制作方法，用于解決現(xiàn)有技術中透明導電層階梯覆蓋能力不佳引起的LED芯片的電光轉(zhuǎn)換效率降低的問題。
為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種具有階梯式電流阻擋結(jié)構(gòu)的LED芯片的制作方法，所述制作方法至少包括I)提供一 LED外延片,所述LED外延片至少包括襯底及位于所述襯底表面的發(fā)光外延結(jié)構(gòu)，其中，所述發(fā)光外延結(jié)構(gòu)由上至下依次包括第一導電類型外延層、有源層、及第二導電類型外延層；
2)在位于所述發(fā)光外延結(jié)構(gòu)表面、垂直對應預制作第一電極的區(qū)域制作階梯式電流阻擋結(jié)構(gòu)；3)在所述發(fā)光外延結(jié)構(gòu)及階梯式電流阻擋結(jié)構(gòu)表面制作透明導電層，而后制作連接于所述第二導電類型外延層的第二電極，及于所述透明導電層表面上與所述階梯式電流阻擋結(jié)構(gòu)垂直對應的區(qū)域制作第一電極；4)在所述透明導電層及發(fā)光外延結(jié)構(gòu)表面形成保護層，而后進行研磨、劃裂以完成具有階梯式電流阻擋結(jié)構(gòu)的LED芯片制作?？蛇x地，所述步驟2)中在制作階梯式電流阻擋結(jié)構(gòu)之前，先在其對應的區(qū)域形成一電流阻擋層，所述電流阻擋層為單層結(jié)構(gòu)或疊層結(jié)構(gòu)，其中的所述單層結(jié)構(gòu)或所述疊層結(jié)構(gòu)中的每一層的材料為氧化硅、氮化硅及氮氧化硅中的任意一種。可選地，所述電流阻擋層為多層結(jié)構(gòu)，且所述多層結(jié)構(gòu)由上至下各層材料的刻蝕速率逐層降低?？蛇x地，對所述電流阻擋層交替采用干法刻蝕與氧等離子體灰化，以將所述電流阻擋層制作為所述階梯式電流阻擋結(jié)構(gòu)，其中，所述干法刻蝕至少包括反應離子刻蝕、或電感耦合等離子體刻蝕?？蛇x地，利用緩沖氧化層蝕刻液或氫氟酸刻蝕所述電流阻擋層，以將所述電流阻擋層制作為所述階梯式電流阻擋結(jié)構(gòu)。可選地，所述LED外延片還包括位于所述外延發(fā)光結(jié)構(gòu)與所述襯底之間的緩沖層或反射層。本發(fā)明還提供一種具有階梯式電流阻擋結(jié)構(gòu)的LED芯片，所述LED芯片至少包括LED外延片，至少包括襯底及位于所述襯底表面的發(fā)光外延結(jié)構(gòu)，其中，所述發(fā)光外延結(jié)構(gòu)由上至下依次包括第一導電類型外延層、有源層、及第二導電類型外延層；階梯式電流阻擋結(jié)構(gòu)，位于所述發(fā)光外延結(jié)構(gòu)表面，以阻擋電流直接垂直注入位于其下的發(fā)光外延結(jié)構(gòu)，迫使電流橫向擴展分布；透明導電層，覆蓋于所述發(fā)光外延結(jié)構(gòu)及階梯式電流阻擋結(jié)構(gòu)表面，借助所述階梯式電流阻擋結(jié)構(gòu)，進一步使電流均勻分布于所述發(fā)光外延結(jié)構(gòu)；第一電極，位于所述透明導電層表面，且與所述階梯式電流阻擋結(jié)構(gòu)垂直對應；第二電極，連接于所述第二導電類型外延層；保護層，位于所述透明導電層及發(fā)光外延結(jié)構(gòu)表面?？蛇x地，所述階梯式電流阻擋結(jié)構(gòu)為單層結(jié)構(gòu)或疊層結(jié)構(gòu)，其中的所述單層結(jié)構(gòu)或所述疊層結(jié)構(gòu)中的每一層的材料為氧化硅、氮化硅及氮氧化硅中的任意一種。可選地，所述階梯式電流阻擋結(jié)構(gòu)為由上至下各層材料刻蝕速率逐層降低的多層結(jié)構(gòu)。
可選地，所述LED外延片還包括位于所述外延發(fā)光結(jié)構(gòu)與所述襯底之間的緩沖層或反射層。如上所述，本發(fā)明的具有 階梯式電流阻擋結(jié)構(gòu)的LED芯片及其制作方法，具有以下有益效果與傳統(tǒng)電流阻擋層相比，本發(fā)明采用的階梯式電流阻擋結(jié)構(gòu)邊緣的梯度變緩，增大了透明導電層與階梯式電流阻擋結(jié)構(gòu)的接觸面積，避免了透明導電層(ITO)在電流阻擋結(jié)構(gòu)的邊緣側(cè)壁處(階梯處)厚度變薄，甚至出現(xiàn)斷開的現(xiàn)象，提升了透明導電層的階梯覆蓋能力，進而改善了透明導電層的電流擴散能力，增加了 LED芯片的電光轉(zhuǎn)換效率，提高了 LED芯片的亮度。


圖I至圖6顯示為本發(fā)明具有階梯式電流阻擋結(jié)構(gòu)的LED芯片及其制作方法在實施例一中的結(jié)構(gòu)示意圖。圖7顯示為本發(fā)明具有階梯式電流阻擋結(jié)構(gòu)的LED芯片及其制作方法在實施例二中的結(jié)構(gòu)示意圖。圖8顯示為現(xiàn)有技術中透明導電層ITO膜在電流阻擋層的邊緣側(cè)壁處厚度變薄的結(jié)構(gòu)示意圖。
具體實施例方式以下通過特定的具體實例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式
加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。請參閱圖I至圖7。需要說明的是，以下具體實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。由于LED芯片中作為透明導電層的ITO (銦錫氧化物半導體)對電流阻擋層的階梯覆蓋能力不佳，往往會引起覆蓋在電流阻擋層邊緣處(階梯處)的ITO膜厚度變薄，甚至出現(xiàn)斷開的現(xiàn)象，從而導致LED芯片的電光轉(zhuǎn)換效率降低，造成LED芯片的亮度降低。鑒于此，本發(fā)明提供一種具有階梯式電流阻擋結(jié)構(gòu)的LED芯片及其制作方法，由于階梯式電流阻擋結(jié)構(gòu)邊緣的梯度變緩，因此增大了透明導電層與階梯式電流阻擋結(jié)構(gòu)的接觸面積，提升了透明導電層的階梯覆蓋能力，進而改善了透明導電層的電流擴散能力，增加了 LED芯片的電光轉(zhuǎn)換效率，提高了 LED芯片的亮度。實施例一如圖I至圖4所示，本發(fā)明提供一種具有階梯式電流阻擋結(jié)構(gòu)的LED芯片的制作方法，所述制作方法至少包括如圖I所示，首先執(zhí)行步驟1)，提供一 LED外延片1，所述LED外延片I至少包括襯底11及位于所述襯底表面的發(fā)光外延結(jié)構(gòu)12，其中，所述發(fā)光外延結(jié)構(gòu)12由上至下依次包括第一導電類型外延層121、有源層122、及第二導電類型外延層123。
需要指出的是，所述襯底11材料至少包括Al2O3 (藍寶石)、GaAs, Si、SiC, GaN,GaP、InP、ZnO及Ge中的任意的一種；采用金屬有機化學氣相沉積、分子束外延、或氫化物氣相外延在所述襯底11上形成所述發(fā)光外延結(jié)構(gòu)12 ;所述有源層122為單量子阱結(jié)構(gòu)或多量子阱結(jié)構(gòu)、量子點結(jié)構(gòu)或量子線結(jié)構(gòu)；所述第一導電類型外延層121及第二導電類型外延層123為III-V族化合物半導體材料，至少包括AlxGayIn(1_x_y)N或AlxGayIn(1_x_y)P，其中，0彡X彡l，0<y彡1，且0彡x+y彡1，例如，化合物半導體可含有GaN、AlN、AlGaN、GaInN、InN、AlGaInN, GaP, A1P、AlGaP, GaInP, InP、及 AlGaInP 中的任意一種。需要說明的是，所述LED外延片I還包括位于所述外延發(fā)光結(jié)構(gòu)12與所述襯底11之間的緩沖層或反射層，例如，當襯底為Al2O3 (藍寶石)時，所述外延發(fā)光結(jié)構(gòu)12與所述襯底11之間存在外延生長的U-GaN層作為緩沖層；當襯底為GaAs時，所述外延發(fā)光結(jié)構(gòu)12與所述襯底11之間存在布拉格反射層(Distributed Bragg Ref lector, DBR);當襯底為Si
時，所述外延發(fā)光結(jié)構(gòu)12與所述襯底11之間存在金屬作為反射層，本實施例一的圖中未圖示相關的緩沖層或反射層。在本實施例一中，第一導電類型為P型，第二導電類型為N型，諸如Mg和Zn的P型摻雜物可用作第一導電類型摻雜物，諸如Si、Ge、Sn、Se和Te的N型摻雜物可用作第二導電類型摻雜物，第一導電類型外延層121為P型AlxGayIn(1_x_y)N，第二導電類型外延層123為N型AlxGayIn(1_x_y)N;襯底11為Al2O3 (藍寶石)，采用反應離子刻蝕(RIE)、或電感耦合等離子體刻蝕(ICP)去除部分有源層122及部分第一導電類型外延層121，以暴露出第二導電類型外延層123，并使所述第二導電類型外延層123形成具有上臺階部及下臺階部的臺階狀結(jié)構(gòu)，如圖2所示。接著執(zhí)行步驟2)。如圖3a所示，在步驟2)中在位于所述發(fā)光外延結(jié)構(gòu)12表面形成一電流阻擋層2，所述電流阻擋層2為單層結(jié)構(gòu)或疊層結(jié)構(gòu)，其中的所述單層結(jié)構(gòu)或所述疊層結(jié)構(gòu)中的每一層的材料為絕緣且透光的材料，如氧化硅、氮化硅及氮氧化硅中的任意一種，優(yōu)選的，本實施例一中，所述電流阻擋層2為單層結(jié)構(gòu)的氮氧化硅；而后，如圖3b至3f所示對所述電流阻擋層2交替采用干法刻蝕與氧等離子體灰化方法(O2 Plasma Ash)，即采用多段交叉式刻蝕方法，在垂直對應預制作第一電極的區(qū)域，將所述電流阻擋層2制作為至少包括兩級臺階的階梯式電流阻擋結(jié)構(gòu)(電流阻擋層)2，其中，所述干法刻蝕至少包括反應離子刻蝕(RIE)、或電感耦合等離子體刻蝕(ICP)。需要說明的是，在另一實施例中，先采用等離子體增強化學氣相沉積法(PECVD)形成多層結(jié)構(gòu)的所述電流阻擋層2 (未圖示)，并使所述多層結(jié)構(gòu)由上至下各層材料的刻蝕速率逐層降低，以保證形成的多層結(jié)構(gòu)具有不同的刻蝕選擇比，而后利用緩沖氧化層蝕刻液(Buffered Oxide Etch，B0E)或氫氟酸刻蝕所述電流阻擋層2，以將所述多層結(jié)構(gòu)的電流阻擋層2制作為所述階梯式電流阻擋結(jié)構(gòu)2。需要進一步說明的是，多層結(jié)構(gòu)的各層材料存在同種材料和不同材料的情況，其中，當所述多層結(jié)構(gòu)的各層為同種材料時，為保證由上至下各層材料的刻蝕速率逐層降低，此時可形成致密度逐層增加的多層結(jié)構(gòu)。具體地，在一具體實施例中，所述多層結(jié)構(gòu)為相同材料的三層結(jié)構(gòu)，其最下層為致密度最高的氧化硅層、中間層為致密度其次的氧化硅層、最上層為致密度最低的氧化硅層，因此，BOE或氫氟酸對各層會有不同刻蝕選擇比，其中越致密的層(最下層氧化硅層)蝕刻越慢，以將所述多層結(jié)構(gòu)的電流阻擋層2制作為所述階梯式電流阻擋結(jié)構(gòu)2。另外，在其他實施例中，所述多層結(jié)構(gòu)為不同材料的三層結(jié)構(gòu)，具體地，最上層為刻蝕速率最快的氧化硅層、中間層為刻蝕速率其次的氮氧化硅層、最下層為刻蝕速率最慢的氮化硅層，由于多層結(jié)構(gòu)由上至下各層材料的刻蝕速率逐層降低，保證了多層結(jié)構(gòu)具有不同的刻蝕選擇比，因此，可利用緩沖氧化層蝕刻液(Buffered Oxide Etch,B0E)或氫氟酸刻蝕所述電流阻擋層2，以將所述多層結(jié)構(gòu)的電流阻擋層2制作為所述階梯式電流阻擋結(jié)構(gòu)2。需要指出的是，所述多層結(jié)構(gòu)的層數(shù)并不限于三層，可根據(jù)預制作階梯式電流阻擋結(jié)構(gòu)的臺階級數(shù)選擇所述多層結(jié)構(gòu) 的層數(shù)，在此不作一一贅述。需要特別說明的是，所述階梯式電流阻擋結(jié)構(gòu)2邊緣大于其對應的預制作第一電極的區(qū)域邊緣約0. 5^3 u m,且所述階梯式電流阻擋結(jié)構(gòu)2的最下層階梯的厚度大于20nm，以確保階梯式電流阻擋結(jié)構(gòu)2可以阻止其所在區(qū)域的電流通過，以阻擋電流直接垂直注入位于其下的發(fā)光外延結(jié)構(gòu)12，迫使電流橫向擴展分布，進而確保預制作的第一電極的正下方不發(fā)光，使預制作的第一電極沒有或很少遮光，以達到提高預制作的LED芯片的電光轉(zhuǎn)換效率的目的。需要進一步說明的是，相較于原始的未形成階梯的電流阻擋層2而言，形成的所述階梯式電流阻擋結(jié)構(gòu)2的邊緣的梯度變緩。具體地，本實施例一中襯底為Al2O3 (藍寶石)，如圖3a所示，在位于所述發(fā)光外延結(jié)構(gòu)12表面形成一電流阻擋層2 ;如圖3b所示，在垂直對應且大于預制作第一電極的區(qū)域處涂覆光刻膠6，并以此作為掩膜進行反應離子刻蝕(RIE)，以在垂直對應且大于預制作第一電極的區(qū)域，形成具有兩級臺階的階梯式電流阻擋結(jié)構(gòu)2，同時減薄其余未作掩膜處理的電流阻擋層2 ;而后,如圖3c所示,采用氧等離子體灰化方法(O2 Plasma Ash)去除部分光刻膠6，以形成面積略小的光刻膠6作為掩膜；之后，如圖3d所示，對所述具有兩級臺階的階梯式電流阻擋結(jié)構(gòu)2再次進行反應離子刻蝕(RIE)，在垂直對應且稍大于預制作第一電極的區(qū)域形成具有三級臺階的階梯式電流阻擋結(jié)構(gòu)2，未作掩膜處理的電流阻擋層2同時被減??；而后，如圖3e所示,再次采用氧等離子體灰化方法(O2 Plasma Ash)去除部分光刻膠6，以形成更小面積的光刻膠6作為掩膜；然后，如圖3f所示，對所述具有三級臺階的階梯式電流阻擋結(jié)構(gòu)2再一次進行反應離子刻蝕(RIE)，直至所述具有三級臺階的階梯式電流阻擋結(jié)構(gòu)2的最下層臺階被刻蝕掉以暴露出所述發(fā)光外延結(jié)構(gòu)12的表面，此時同時暴露出垂直對應且略大于預制作第一電極的區(qū)域以外的發(fā)光外延結(jié)構(gòu)12的表面，最后出去所述光刻膠6，以形成本實施例一中具有三級臺階的階梯式電流阻擋結(jié)構(gòu)2，所述具有三級臺階的階梯式電流阻擋結(jié)構(gòu)2與預制作第一電極的區(qū)域垂直對應，且前者的邊緣略大于后者的邊緣。需要指出的是，所述階梯式電流阻擋結(jié)構(gòu)2的臺階級數(shù)并不限于本實施例一中的三級臺階，可根據(jù)需要，只形成具有兩級臺階的階梯式電流阻擋結(jié)構(gòu)2，或者反復利用所述多段交叉式刻蝕方法，進一步增加階梯式電流阻擋結(jié)構(gòu)的臺階級數(shù)，從而減緩所述電流阻擋層2的梯度，在此不作一一贅述。需要進一步指出的是，在其他實施例中，當所述電流阻擋層2為具有不同材料多層結(jié)構(gòu)時，至少包括反應離子刻蝕(RIE)或電感耦合等離子體刻蝕(ICP)的干法刻蝕對于不同層會有不同的刻蝕選擇比，更易形成所述階梯式電流阻擋結(jié)構(gòu)2。接著執(zhí)行步驟3)。如圖4所示，在步驟3)中，在所述發(fā)光外延結(jié)構(gòu)12及階梯式電流阻擋結(jié)構(gòu)2表面制作透明導電層3，其中，所述透明導電層3順延階梯式電流阻擋結(jié)構(gòu)2的表面形狀，呈階梯式覆蓋于所述階梯式電流阻擋結(jié)構(gòu)2表面，所述透明導電層至少包括ITO(銦錫氧化物半導體)；而后采用濺射法或蒸發(fā)法制作透明電極，即第一電極41及第二電極42，其中，所述第一電極41位于所述透明導電層3表面上且與所述階梯式電流阻擋結(jié)構(gòu)2垂直對應，并使其邊緣略小于所述階梯式電流阻擋結(jié)構(gòu)2的邊緣約0. 5^3 u m,所述第二電極42連接于所述第二導電類型外延層123。所述第一電極41或第二電極42為ITO或Ni/Au。具體地，在本實施例一圖4所示的所述第二導電類型外延層123表面未形成透明導電層3，且所述第二電極42直接連接于所述第二導電類型外延層123表面，但并不局限于此，在另一實施例中，所述的第二電極42與第二導電類型外延層123之間可存在透明導電層3。需要指出的是，本實施例一中圖4所示的透明導電層3 (ITO)將所述的發(fā)光外延結(jié)構(gòu)12中第一導電類型外延層121的上表面全部覆蓋,但并不局限于此,在另一實施例中，所述透明導電層3 (ITO)可部分覆蓋第一導電類型外延層121的上表面，即完成步驟3)的制作時，所述第一導電類型外延層121的上表面部分未被覆蓋透明導電層3 (IT0)。需要說明的是，由于所述階梯式電流阻擋結(jié)構(gòu)2邊緣的梯度變緩，增大了透明導電層3與階梯式電流阻擋結(jié)構(gòu)2的接觸面積，避免了透明導電層3 (ITO)在電流阻擋結(jié)構(gòu)
2的邊緣側(cè)壁處(階梯處)厚度變薄，甚至出現(xiàn)斷開的現(xiàn)象，提升了透明導電層3 (ITO)的階梯覆蓋能力，進而改善了透明導電層3的電流擴散能力。接著執(zhí)行步驟4)。在步驟4)中，采用等離子體化學氣相沉積方法，在所述透明導電層及發(fā)光外延結(jié)構(gòu)表面形成保護層5，而后進行研磨、劃裂以完成具有階梯式電流阻擋結(jié)構(gòu)的LED芯片制作，其中，所述保護層5為氧化硅、氮化硅或氮氧化硅，使水氣和污染物對LED芯片的影響降低，對于GaN基的LED芯片而言，亦可以降低封裝打線時PN結(jié)短路(PN short)的問題。具 體地，在本實施例一中，所述保護層5覆蓋于如圖5所示的所述發(fā)光外延結(jié)構(gòu)12及透明導電層3的表面,其中，由于襯底11為Al2O3(藍寶石),所述發(fā)光外延結(jié)構(gòu)12的表面包括第一導電類型外延層121的側(cè)面、有源層122的側(cè)面、及第二導電類型外延層123的上臺階部側(cè)面及下臺階部的表面。需要說明的是，在另一實施例中，所述發(fā)光外延結(jié)構(gòu)12的表面還包括未被所述透明導電層3 (ITO)所覆蓋的部分第一導電類型外延層121的上表面，因此該未被覆蓋的部分第一導電類型外延層121的上表面也形成有保護層5 (未圖示)。需要進一步說明的是，如圖6所示，在另一實施例中，所述保護層5還存在于第一電極41及第二電極42的側(cè)壁或部分表面，即在所述第一電極41及第二電極42表面形成窗口式保護層5。需要指出的是，由于步驟3)中透明導電層3的電流擴散能力得到改善，進而增加了 LED芯片的電光轉(zhuǎn)換效率，提高了 LED芯片的亮度。與傳統(tǒng)電流阻擋層相比，本實施例一中具有階梯式電流阻擋結(jié)構(gòu)的LED芯片的制作方法，采用單層或多層結(jié)構(gòu)的階梯式電流阻擋結(jié)構(gòu)，使其邊緣的梯度變緩，增大了透明導電層與階梯式電流阻擋結(jié)構(gòu)的接觸面積，避免了透明導電層(ITO)在電流阻擋結(jié)構(gòu)的邊緣側(cè)壁處(階梯處)厚度變薄，甚至出現(xiàn)斷開的現(xiàn)象，提升了透明導電層的階梯覆蓋能力，進而改善了透明導電層的電流擴散能力，增加了 LED芯片的電光轉(zhuǎn)換效率，提高了 LED芯片的亮度。
實施例二如圖I所示，本發(fā)明還提供一種具有階梯式電流阻擋結(jié)構(gòu)的LED芯片，所述LED芯片至少包括LED外延片I、階梯式電流阻擋結(jié)構(gòu)2、透明導電層3、第一電極41、第二電極42、保護層5。所述LED外延片I至少包括襯底11及位于所述襯底11表面的發(fā)光外延結(jié)構(gòu)12，其中，所述發(fā)光外延結(jié)構(gòu)12由上至下依次包括第一導電類型外延層121、有源層122、及第二導電類型外延層123。其中，所述襯底11材料至少包括Al2O3 (藍寶石)、GaAs> Si、SiC、GaN> GaP> InP、ZnO及Ge中的任意的一種；所述有源層122為單量子阱結(jié)構(gòu)或多量子阱結(jié)構(gòu)、量子點結(jié)構(gòu)或量子線結(jié)構(gòu)；所述第一導電類型外延層121及第二導電類型外延層123為III-V族化合物半導體材料，至少包括AlxGayIn(1_x_y)N或AlxGayIn(1_x_y)P，其中，0≤x≤1，0≤y≤1，且0≤x+y≤1，例如，化合物半導體可含有63隊41隊4163隊6&111隊InN、AlGalnN、GaP、A1P、AlGaP、GaInP、InP、及 AlGaInP 中的任意一種。需要說明的是，所述LED外延片I還包括位于所述外延發(fā)光結(jié)構(gòu)12與所述襯底11之間的緩沖層或反射層，例如，當襯底為Al2O3 (藍寶石)時，所述外延發(fā)光結(jié)構(gòu)12與所述襯底11之間存在U-GaN層作為緩沖層；當襯底為GaAs時，所述外延發(fā)光結(jié)構(gòu)12與所述襯底11之間存在布拉格反射層(Distributed Bragg Reflector, DBR);當襯底為Si時,所述外延發(fā)光結(jié)構(gòu)12與所述襯底11之間存在金屬作為反射層，本實施例二的圖7中未圖示相關的緩沖層或反射層。在本實施例二中，第一導電類型為P型，第二導電類型為N型，諸如Mg和Zn的P型摻雜物可用作第一導電類型摻雜物，諸如Si、Ge、Sn、Se和Te的N型摻雜物可用作第二導電類型摻雜物，第一導電類型外延層121為P型AlxGayIn(1_x_y)P，第二導電類型外延層123為 N 型 AlxGayIn(1_x_y)P ;襯底 11 為 GaAs。所述階梯式電流阻擋結(jié)構(gòu)2位于所述發(fā)光外延結(jié)構(gòu)12表面，至少包括兩級臺階，與所述階梯式電流阻擋結(jié)構(gòu)2垂直對應。其中，所述階梯式電流阻擋結(jié)構(gòu)2為單層結(jié)構(gòu)或疊層結(jié)構(gòu)，其中的所述單層結(jié)構(gòu)或所述疊層結(jié)構(gòu)中的每一層的材料為絕緣且透光的材料，如氧化硅、氮化硅及氮氧化硅中的任意一種。進一步，所述階梯式電流阻擋結(jié)構(gòu)2為由上至下各層材料刻蝕速率逐層降低的多層結(jié)構(gòu)，其中，所述多層結(jié)構(gòu)的各層材料存在同種材料和不同材料的情況，當所述多層結(jié)構(gòu)的各層為同種材料時，為保證由上至下各層材料的刻蝕速率逐層降低，此時可形成致密度逐層增加的多層結(jié)構(gòu)。具體地，本實施例二中，所述多層結(jié)構(gòu)為不同材料的三層結(jié)構(gòu)，其最上層為刻蝕速率最快的氧化硅層、中間層為刻蝕速率其次的氮氧化硅層、最下層為刻蝕速率最慢的氮化硅層，但圖7中未具體圖示各層，僅以所述階梯式電流阻擋結(jié)構(gòu)2整體代表此三層結(jié)構(gòu)。需要指出的是，所述階梯式電流阻擋結(jié)構(gòu)2的臺階級數(shù)并不限于本實施例二中的三級臺階，可根據(jù)需要選擇所述階梯式電流阻擋結(jié)構(gòu)2的臺階級數(shù)，在此不作一一贅述。需要說明的是，所述階梯式電流阻擋結(jié)構(gòu)2邊緣大于其對應的第一電極的區(qū)域邊緣約0. 5^3 u m,且所述階梯式電流阻擋結(jié)構(gòu)2的最下層階梯的厚度大于20nm，以確保階梯式電流阻擋結(jié)構(gòu)2可以阻止其所在區(qū)域的電流通過，以阻擋電流直接垂直注入位于其下的發(fā)光外延結(jié)構(gòu)12，迫使電流橫向擴展分布，進而確保所述與所述階梯式電流阻擋結(jié)構(gòu)2垂直對應的第一電極41的正下方不發(fā)光，使所述第一電極41沒有或很少遮光，以達到提高LED的電光轉(zhuǎn)換效率的目的。需要進一步說明的是，相較于原始的未形成階梯的電流阻擋層2而言，形成的所述階梯式電流阻擋結(jié)構(gòu)2的邊緣的梯度變緩。所述透明導電層3覆蓋于所述發(fā)光外延結(jié)構(gòu)12及階梯式電流阻擋結(jié)構(gòu)2表面，所述透明導電層3順延階梯式電流阻擋結(jié)構(gòu)2的表面形狀，呈階梯式覆蓋于所述階梯式電流阻擋結(jié)構(gòu)2表面，并借助所述階梯式電流阻擋結(jié)構(gòu)，進一步使電流均勻分布于所述發(fā)光外延結(jié)構(gòu)I。所述透明導電層3至少包括ITO (銦錫氧化物半導體)。需要說明的是，由于所述階梯式電流阻擋結(jié)構(gòu)2邊緣的梯度變緩，增大了透明導電層3與階梯式電流阻擋結(jié)構(gòu)2的接觸面積，避免了透明導電層3 (ITO)在電流阻擋結(jié)構(gòu)2的邊緣側(cè)壁處(階梯處)厚度變薄，甚至出現(xiàn)斷開的現(xiàn)象，提升了透明導電層3 (ITO)的階梯覆蓋能力，進而改善了透明導電層3的電流擴散能力。所述第一電極41為位于所述透明導電層表面的透明電極，與所述階梯式電流阻擋結(jié)構(gòu)2垂直對應，并使其邊緣略小于所述階梯式電流阻擋結(jié)構(gòu)2的邊緣約0. 5^3 um,以確保所述階梯式電流阻擋結(jié)構(gòu)2可以阻止其所在區(qū)域的電流通過，以阻擋電流直接垂直注入位于其下的發(fā)光外延結(jié)構(gòu)12，迫使電流橫向擴展分布，進而確保所述第一電極41的正下方不發(fā)光，使第一電極沒有或很少遮光，以達到提高LED的電光轉(zhuǎn)換效率的目的。其中，所述第一電極41為ITO或Ni/Au。所述第二電極42連接于所述第二導電類型外延層123。其中，所述第二電極42為ITO或Ni/Au。在本實施例二中，所述襯底11為GaAs，為導電材料，因此所述第二電極42通過GaAs襯底11連接于所述第二導電類型外延層123。所述保護層5位于所述透明導電層3及發(fā)光外延結(jié)構(gòu)12表面，使水氣和污染物對LED芯片的影響降低，對于GaN基的LED芯片而言，亦可以降低封裝打線時PN結(jié)短路(PNshort)的問題。其中，所述保護層5為氧化硅、氮化硅或氮氧化硅。需要說明的是，在另一實施例中，所述發(fā)光外延結(jié)構(gòu)12的表面還包括未被所述透明導電層3 (ITO)所覆蓋的部分第一導電類型外延層121的上表面，因此該未被覆蓋的部分第一導電類型外延層121的上表面也存在保護層5。需要進一步說明的是，在另一實施例中，所述保護層5還存在于第一電極41及第二電極42的側(cè)壁或部分表面，即在所述第一電極41及第二電極42表面形成窗口式保護層5 (未圖不)。綜上所述，本發(fā)明具有階梯式電流阻擋結(jié)構(gòu)的LED芯片及其制作方法，采用階梯式電流阻擋結(jié)構(gòu)使其邊緣的梯度變緩，增大了透明導電層與階梯式電流阻擋結(jié)構(gòu)的接觸面積，避免了透明導電層(ITO)在電流阻擋結(jié)構(gòu)的邊緣側(cè)壁處(階梯處)厚度變薄，甚至出現(xiàn)斷開的現(xiàn)象，提升了透明導電層的階梯覆蓋能力，進而改善了透明導電層的電流擴散能力，增加了 LED芯片的電光轉(zhuǎn)換效率，提高了 LED芯片的亮度。所以，本發(fā)明有效克服了現(xiàn)有技術中的種種缺點而具高度產(chǎn)業(yè)利用價值。上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發(fā)明的權利要求所涵蓋。
權利要求
1.一種具有階梯式電流阻擋結(jié)構(gòu)的LED芯片的制作方法，其特征在于，所述制作方法至少包括 1)提供一LED外延片，所述LED外延片至少包括襯底及位于所述襯底表面的發(fā)光外延結(jié)構(gòu)，其中，所述發(fā)光外延結(jié)構(gòu)由上至下依次包括第一導電類型外延層、有源層、及第二導電類型外延層； 2)在位于所述發(fā)光外延結(jié)構(gòu)表面、垂直對應預制作第一電極的區(qū)域制作階梯式電流阻擋結(jié)構(gòu)； 3)在所述發(fā)光外延結(jié)構(gòu)及階梯式電流阻擋結(jié)構(gòu)表面制作透明導電層，而后制作連接于所述第二導電類型外延層的第二電極，及于所述透明導電層表面上與所述階梯式電流阻擋結(jié)構(gòu)垂直對應的區(qū)域制作第一電極； 4)在所述透明導電層及發(fā)光外延結(jié)構(gòu)表面形成保護層，而后進行研磨、劃裂以完成具有階梯式電流阻擋結(jié)構(gòu)的LED芯片制作。
2.根據(jù)權利要求I所述的具有階梯式電流阻擋結(jié)構(gòu)的LED芯片的制作方法，其特征在于所述步驟2)中在制作階梯式電流阻擋結(jié)構(gòu)之前，先在其對應的區(qū)域形成一電流阻擋層，所述電流阻擋層為單層結(jié)構(gòu)或疊層結(jié)構(gòu)，其中的所述單層結(jié)構(gòu)或所述疊層結(jié)構(gòu)中的每一層的材料為氧化娃、氮化娃及氮氧化娃中的任意一種。
3.根據(jù)權利要求2所述的具有階梯式電流阻擋結(jié)構(gòu)的LED芯片的制作方法，其特征在于所述電流阻擋層為多層結(jié)構(gòu)，且所述多層結(jié)構(gòu)由上至下各層材料的刻蝕速率逐層降低。
4.根據(jù)權利要求2或3所述的具有階梯式電流阻擋結(jié)構(gòu)的LED芯片的制作方法，其特征在于對所述電流阻擋層交替采用干法刻蝕與氧等離子體灰化，以將所述電流阻擋層制作為所述階梯式電流阻擋結(jié)構(gòu)，其中，所述干法刻蝕至少包括反應離子刻蝕、或電感耦合等離子體刻蝕。
5.根據(jù)權利要求3所述的具有階梯式電流阻擋結(jié)構(gòu)的LED芯片的制作方法，其特征在于利用緩沖氧化層蝕刻液或氫氟酸刻蝕所述電流阻擋層，以將所述電流阻擋層制作為所述階梯式電流阻擋結(jié)構(gòu)。
6.根據(jù)權利要求I所述的具有階梯式電流阻擋結(jié)構(gòu)的LED芯片的制作方法，其特征在于所述LED外延片還包括位于所述外延發(fā)光結(jié)構(gòu)與所述襯底之間的緩沖層或反射層。
7.一種具有階梯式電流阻擋結(jié)構(gòu)的LED芯片，其特征在于，所述LED芯片至少包括 LED外延片，至少包括襯底及位于所述襯底表面的發(fā)光外延結(jié)構(gòu)，其中，所述發(fā)光外延結(jié)構(gòu)由上至下依次包括第一導電類型外延層、有源層、及第二導電類型外延層； 階梯式電流阻擋結(jié)構(gòu)，位于所述發(fā)光外延結(jié)構(gòu)表面，以阻擋電流直接垂直注入位于其下的發(fā)光外延結(jié)構(gòu)，迫使電流橫向擴展分布； 透明導電層，覆蓋于所述發(fā)光外延結(jié)構(gòu)及階梯式電流阻擋結(jié)構(gòu)表面，借助所述階梯式電流阻擋結(jié)構(gòu)，進一步使電流均勻分布于所述發(fā)光外延結(jié)構(gòu)； 第一電極，位于所述透明導電層表面，且與所述階梯式電流阻擋結(jié)構(gòu)垂直對應； 第二電極，連接于所述第二導電類型外延層； 保護層，位于所述透明導電層及發(fā)光外延結(jié)構(gòu)表面。
8.根據(jù)權利要求7所述的具有階梯式電流阻擋結(jié)構(gòu)的LED芯片，其特征在于所述階梯式電流阻擋結(jié)構(gòu)為單層結(jié)構(gòu)或疊層結(jié)構(gòu)，其中的所述單層結(jié)構(gòu)或所述疊層結(jié)構(gòu)中的每一層的材料為氧化硅、氮化硅及氮氧化硅中的任意一種。
9.根據(jù)權利要求8所述的具有階梯式電流阻擋結(jié)構(gòu)的LED芯片，其特征在于所述階梯式電流阻擋結(jié)構(gòu)為由上至下各層材料刻蝕速率逐層降低的多層結(jié)構(gòu)。
10.根據(jù)權利要求7所述的具有階梯式電流阻擋結(jié)構(gòu)的LED芯片，其特征在于所述LED外延片還包括位于所述外延發(fā)光結(jié)構(gòu)與所述襯底之間的緩沖層或反射層。
全文摘要
本發(fā)明提供一種具有階梯式電流阻擋結(jié)構(gòu)的LED芯片及其制作方法，提供一至少包括襯底及位于其上的發(fā)光外延結(jié)構(gòu)的LED外延片；在位于LED外延片表面、垂直對應預制作第一電極的區(qū)域制作階梯式電流阻擋結(jié)構(gòu)；在LED外延片及階梯式電流阻擋結(jié)構(gòu)表面制作透明導電層，而后相應的制作第一電極、第二電極、及保護層。本發(fā)明采用的階梯式電流阻擋結(jié)構(gòu)邊緣的梯度變緩，增大了透明導電層與階梯式電流阻擋結(jié)構(gòu)的接觸面積，避免透明導電層(ITO)在電流阻擋結(jié)構(gòu)的邊緣側(cè)壁處(階梯處)厚度變薄甚至出現(xiàn)斷開的現(xiàn)象，提升了透明導電層的階梯覆蓋能力，進而改善了透明導電層的電流擴散能力，增加了LED芯片的電光轉(zhuǎn)換效率，提高了LED芯片的亮度。
文檔編號H01L33/00GK102751410SQ201210243438
公開日2012年10月24日 申請日期2012年7月13日 優(yōu)先權日2012年7月13日
發(fā)明者盧昶鳴 申請人:合肥彩虹藍光科技有限公司