專利名稱：一種應(yīng)變SiGe BiCMOS集成器件及制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種應(yīng)變SiGe BiCMOS集成器件及制備方法。
背景技術(shù)：
半導(dǎo)體集成電路技術(shù)是高科技和信息產(chǎn)業(yè)的核心技術(shù)，已成為衡量一個國家科學(xué)技術(shù)水平、綜合國力和國防力量的重要標志，而以集成電路為代表的微電子技術(shù)則是半導(dǎo)體技術(shù)的關(guān)鍵；半導(dǎo)體產(chǎn)業(yè)是國家的基礎(chǔ)性產(chǎn)業(yè)，其之所以發(fā)展得如此之快，除了技術(shù)本身對經(jīng)濟發(fā)展的巨大貢獻之外，還與它廣泛的應(yīng)用性有關(guān)。英特爾(Intel)創(chuàng)始人之一戈登 摩爾(Gordon Moore)于1965年提出了 “摩爾定律”，該定理指出集成電路芯片上的晶體管數(shù)目，約每18個月增加I倍，性能也提升I倍；多年來，世界半導(dǎo)體產(chǎn)業(yè)始終遵循著這條定律不斷地向前發(fā)展，尤其是Si基集成電路·技術(shù)，發(fā)展至今，全世界數(shù)以萬億美元的設(shè)備和技術(shù)投入，已使Si基工藝形成了非常強大的產(chǎn)業(yè)能力；2004年2月23日英特爾首席執(zhí)行官克萊格 貝瑞特在東京舉行的全球信息峰會上表示，摩爾定律將在未來15到20年依然有效，然而推動摩爾定律繼續(xù)前進的技術(shù)動力是不斷縮小芯片的特征尺寸；目前，國外45nm技術(shù)已經(jīng)進入規(guī)模生產(chǎn)階段，32nm技術(shù)處在導(dǎo)入期，按照國際半導(dǎo)體技術(shù)發(fā)展路線圖ITRS，下一個節(jié)點是22nm。不過，隨著集成電路技術(shù)的繼續(xù)發(fā)展，芯片的特征尺寸不斷縮小，在Si芯片制造工業(yè)微型化進程中面臨著材料物理屬性，制造工藝技術(shù)，器件結(jié)構(gòu)等方面極限的挑戰(zhàn)斗匕如當特征尺寸小于IOOnm以下時由于隧穿漏電流和可靠性等問題,傳統(tǒng)的柵介質(zhì)材料SiO2無法滿足低功耗的要求；納米器件的短溝道效應(yīng)和窄溝道效應(yīng)越發(fā)明顯，嚴重影響了器件性能；傳統(tǒng)的光刻技術(shù)無法滿足日益縮小的光刻精度；因此傳統(tǒng)Si基工藝器件越來越難以滿足設(shè)計的需要。

發(fā)明內(nèi)容
本發(fā)明的目的在于利用在一個襯底片上制備應(yīng)變SiGe平面溝道PMOS器件、應(yīng)變SiGe平面溝道NMOS器件和SiBJT器件，構(gòu)成平面BiCMOS集成器件，以實現(xiàn)器件與集成電路性能的最優(yōu)化。本發(fā)明的目的在于提供一種應(yīng)變SiGe BiCMOS集成器件，所述應(yīng)變SiGe BiCMOS集成器件采用普通Si雙極晶體管，應(yīng)變SiGe平面溝道NMOS器件和應(yīng)變SiGe平面溝道PMOS器件。進一步、所述NMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為張應(yīng)變。進一步、在同一個Si襯底上雙極器件采用體Si材料制備。進一步、所述PMOS器件采用量子阱結(jié)構(gòu)。本發(fā)明的另一目的在于提供一種應(yīng)變SiGe BiCMOS集成器件的制備方法，包括如下步驟
第一步、選取氧化層厚度為15(T400nm，上層Si厚度為100 150nm，N型摻雜濃度為I X IO16 I X IO17cm-3的SOI襯底片；第二步、在襯底表面熱氧化一厚度為300 500nm的SiO2層，光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在800 950°C，退火30 90min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域；第三步、去除表面多余的氧化層，外延生長一層摻雜濃度為IXlO16 lX1017cm_3的Si層，厚度為2 3iim，作為集電區(qū)；第四步、在襯底表面熱氧化一層厚度為300 500nm的SiO2層，光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3飛的深槽；利用化學(xué)汽相淀積(CVD)的方法，在600 8000C，在深槽內(nèi)填充SiO2，用化學(xué)機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離； 第五步、光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質(zhì)的注入，并在800 950°C，退火30 90min激活雜質(zhì),形成摻雜濃度為I X IO19 I X 102°cnT3的重摻雜集電極；第六步、在襯底表面熱氧化一 SiO2層，光刻基區(qū)，對基區(qū)進行P型雜質(zhì)的注入，并在800 950°C，退火30 90min激活雜質(zhì)，形成摻雜濃度為I X IO18 5X IO18CnT3的基區(qū)；第七步、在襯底表面熱氧化一 SiO2層，光刻發(fā)射區(qū)，對襯底進行N型雜質(zhì)的注入，并在800 950°C，退火30 90min激活雜質(zhì)，形成摻雜濃度為5 X IO19 5 X 102°cnT3的重摻雜發(fā)射區(qū)，在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積一 SiO2層；第八步、光刻MOS有源區(qū)，利用干法刻蝕工藝，在MOS有源區(qū)刻蝕出深度為100 140nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在該淺槽中連續(xù)生長三層材料第一層是厚度為80 120nm的N型Si緩沖層，該層摻雜濃度為5 5 X IO15CnT3 ;第二層是厚度為10 15nm的N型SiGe外延層，該層Ge組分為15 30%，摻雜濃度為I 5 X IO16CnT3 ;第三層是厚度為3飛nm的本征弛豫型Si帽層；第九步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在外延材料表面淀積一層厚度為300 500nm的SiO2層；光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到I 5X IO17CnT3 ;光刻NMOS器件有源區(qū)，利用離子注入工藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I 5X IO17CnT3 ；第十步、利用濕法刻蝕，刻蝕掉表面的SiO2層，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層厚度為3 5nm的SiN層作為柵介質(zhì)和一層厚度為300 500nm的本征Poly-Si層，光刻Poly-Si柵和柵介質(zhì)，形成22 350nm長的偽柵；第十一步、利用離子注入，分別對NMOS器件有源區(qū)和PMOS器件有源區(qū)進行N型和P型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)和P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度均為 I 5 X IO18Cm 3 ；第十二步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層厚度為5 15nm的SiO2層，利用干法刻蝕工藝，刻蝕掉表面的SiO2層，保留Poly-Si柵和柵介質(zhì)側(cè)面的SiO2，形成側(cè)墻；第十三步、光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成PMOS器件的源、漏區(qū)；光刻PMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成NMOS器件的源漏區(qū)；將襯底在950 1100°C溫度下，退火15 120s，進行雜質(zhì)激活；第十四步、用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層SiO2，厚度為30(T500nm，利用化學(xué)機械拋光(CMP)技術(shù)，將SiO2平坦化到柵極表面；第十五步、利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓印，在襯底表面生長一層厚度為2 5nm的氧化鑭(La2O3);在襯底表面派射一層金屬鶴(W),最后利用化學(xué)機械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬(W)及氧化鑭(La2O3)除去；第十六步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，表面生長一層SiO2層，并在柵、源和漏區(qū)上光刻引線孔；第十七步、金屬化、光刻引線，形成漏極、源極和柵極以及發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22 350nm的應(yīng)變SiGe BiCMOS集成器件。進一步、該方法中應(yīng)變SiGe BiCMOS集成器件制造過程中所涉及的最高溫度根據(jù)第八、九、十、十二、十四和十六步中的化學(xué)汽相淀積(CVD)工藝溫度決定,最高溫度小于等·于 800。。。本發(fā)明的另一目的在于提供一種應(yīng)變SiGe BiCMOS集成電路的制備方法，該制備方法包括如下步驟步驟1，外延生長的實現(xiàn)方法(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ；(Ib)在襯底表面熱氧化一層厚度為300nm的SiO2層；(Ic)光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在800°C，退火90min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域；步驟2，隔離區(qū)制備的實現(xiàn)方法(2a)去除表面多余的氧化層，外延生長一層摻雜濃度為lX1016cm_3的Si層，厚度為2iim,作為集電區(qū)；(2b)在襯底表面熱氧化一層厚度為300nm的SiO2層；(2c)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3 U m的深槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2 ；(2e)用化學(xué)機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離；步驟3，雙極器件制備的實現(xiàn)方法(3a)光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質(zhì)的注入，并在800°C，退火90min激活雜質(zhì)，形成摻雜濃度為IXlO19Cnr3的重摻雜集電極；(3b)在襯底表面熱氧化一 SiO2層，光刻基區(qū)，對基區(qū)進行P型雜質(zhì)的注入，并在8000C，退火90min激活雜質(zhì)，形成摻雜濃度為I X IO18CnT3的基區(qū)；(3c)在襯底表面熱氧化一 SiO2層，光刻發(fā)射區(qū)，對襯底進行N型雜質(zhì)的注入，并在800°C，退火90min激活雜質(zhì)，成摻雜濃度為5X IO19CnT3的重摻雜發(fā)射區(qū)，構(gòu)成雙極晶體管；(3d)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層；步驟4，應(yīng)變SiGe材料制備的實現(xiàn)方法(4a)光刻MOS有源區(qū)；
(4b)利用干法刻蝕工藝，在MOS有源區(qū)刻蝕出深度為IOOnm的淺槽；(4c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽中生長厚度為80nm的N型Si緩沖層，該層摻雜濃度為I X IO15CnT3 ；(4d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面生長厚度為IOnm的N型SiGe外延層，該層Ge組分為15%，摻雜濃度為I X IO16CnT3 ；(4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面生長厚度為3nm的本征弛豫型Si帽層；步驟5，MOS器件形成的實現(xiàn)方法(5a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底上生長一層300nm的SiO2 ；
(5b)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到 I X IO17CnT3 ；(5c)光刻NMOS器件有源區(qū)，利用離子注入工藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I X IO17CnT3 ；(5d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長一層厚度為3nm的SiN層；(5e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在SiN層上生長一層300nm的多晶硅；(5f )光刻Poly-Si柵和柵介質(zhì),形成22nm長的偽柵；(5g)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成N型輕摻雜的(N-LDD)，摻雜濃度為I X 1018cm_3 ；(5h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成P型輕摻雜的(P-LDD)，摻雜濃度為I X IO18CnT3 ；(5i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在600°C，生長一層SiO2，厚度為10nm，隨后利用干法刻蝕工藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻；(5j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成PMOS器件的源漏區(qū)；(5k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成NMOS器件的源漏區(qū)；(51)將襯底在950°C溫度下，退火120s，進行雜質(zhì)激活；步驟6，柵極制備的實現(xiàn)方法(6a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2層，SiO2厚度為300nm厚度；(6b)利用化學(xué)機械拋光(CMP)方法，對表面進行平坦化至柵極水平；(6c)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓印；(6d)在襯底表面生長一層厚度為2nm的氧化鑭(La2O3)；(6e)在襯底表面派射一層金屬鶴(W);(6f)利用化學(xué)機械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去；步驟7，構(gòu)成Bi CMOS集成電路實現(xiàn)方法
(7a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長一層SiO2層；(7b)光刻引線孔;(7c)金屬化；(7d)光刻引線，形成漏極金屬引線 、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22nm的應(yīng)變SiGeBiCMOS集成器件及電路。本發(fā)明具有如下優(yōu)點:I.本發(fā)明制備的應(yīng)變SiGe BiCMOS集成器件結(jié)構(gòu)中采用了輕摻雜源漏(LDD)結(jié)構(gòu)，有效地抑制了熱載流子對器件性能的影響；2.本發(fā)明制備的應(yīng)變SiGe BiCMOS集成器件在PMOS器件結(jié)構(gòu)中都采用了量子阱結(jié)構(gòu)，能有效地把空穴限制在SiGe層內(nèi)，減少了界面散射，提高了器件的頻率、電流驅(qū)動能力等電學(xué)性能；3.本發(fā)明制備的應(yīng)變SiGe BiCMOS集成器件采用了高K柵介質(zhì)，提高了 MOS器件的柵控能力，增強了器件的電學(xué)性能；4.本發(fā)明制備應(yīng)變SiGe BiCMOS集成器件過程中涉及的最高溫度為800°C，低于引起應(yīng)變SiGe溝道應(yīng)力弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變SiGe溝道應(yīng)力，提聞集成電路的性能；5.本發(fā)明制備的應(yīng)變SiGe BiCMOS集成器件中，在制備NMOS器件和PMOS器件柵電極時采用了金屬柵鑲嵌工藝(damascene process),該工藝中使用了金屬鶴(W)作為金屬電極，降低了柵電極的電阻，提高了器件設(shè)計的靈活性和可靠性。


圖I是本發(fā)明提供的應(yīng)變SiGe BiCMOS集成器件制備方法的實現(xiàn)流程圖。
具體實施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明實施例提供了一種應(yīng)變SiGe BiCMOS集成器件，其特征在于，所述應(yīng)變SiGeBiCMOS集成器件采用普通Si雙極晶體管，應(yīng)變SiGe平面溝道NMOS器件和應(yīng)變SiGe平面溝道PMOS器件。作為本發(fā)明實施例的一優(yōu)化方案，所述NMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為張應(yīng)變。作為本發(fā)明實施例的一優(yōu)化方案，在同一個Si襯底上雙極器件采用體Si材料制備。作為本發(fā)明實施例的一優(yōu)化方案，所述PMOS器件采用量子阱結(jié)構(gòu)。以下參照附圖1，對本發(fā)明制備22 350nm溝道長度的Si BJT器件、應(yīng)變SiGe平面BiCMOS集成器件及電路的工藝流程作進一步詳細描述。實施例I :制備溝道長度為22nm的應(yīng)變SiGe BiCMOS集成器件及電路，
具體步驟如下步驟I，外延生長。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ；(Ib)在襯底表面熱氧化一層厚度為300nm的SiO2層；(Ic)光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在800°C，退火90min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域(雜質(zhì)濃度彡102°cm_3)。步驟2，隔離區(qū)制備。(2a)去除表面多余的氧化層，外延生長一層摻雜濃度為I X IO16CnT3的Si層，厚度 為2iim,作為集電區(qū)；(2b)在襯底表面熱氧化一層厚度為300nm的SiO2層；(2c)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3 u m的深槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2 ；(2e)用化學(xué)機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟3，雙極器件制備。(3a)光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質(zhì)的注入，并在800°C，退火90min激活雜質(zhì)，形成摻雜濃度為IXlO19Cnr3的重摻雜集電極；(3b)在襯底表面熱氧化一 SiO2層，光刻基區(qū)，對基區(qū)進行P型雜質(zhì)的注入，并在8000C，退火90min激活雜質(zhì)，形成摻雜濃度為I X IO18CnT3的基區(qū)；(3c)在襯底表面熱氧化一 SiO2層，光刻發(fā)射區(qū)，對襯底進行N型雜質(zhì)的注入，并在800°C，退火90min激活雜質(zhì)，成摻雜濃度為5X IO19CnT3的重摻雜發(fā)射區(qū)，構(gòu)成雙極晶體管；(3d)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層。步驟4，應(yīng)變SiGe材料制備。(4a)光刻MOS有源區(qū)；(4b)利用干法刻蝕工藝，在MOS有源區(qū)刻蝕出深度為IOOnm的淺槽；(4c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽中生長厚度為80nm的N型Si緩沖層，該層摻雜濃度為I X IO15CnT3 ；(4d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面生長厚度為IOnm的N型SiGe外延層，該層Ge組分為15%，摻雜濃度為I X IO16CnT3 ；(4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面生長厚度為3nm的本征弛豫型Si帽層。步驟5，MOS器件形成。(5a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底上生長一層300nm的SiO2 ；(5b)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到 I X IO17CnT3 ；(5c)光刻NMOS器件有源區(qū)，利用離子注入工藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I X IO17CnT3 ；(5d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長一層厚度為3nm的SiN層；(5e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在SiN層上生長一層300nm的多晶硅；(5f)光刻Poly-Si柵和柵介質(zhì),形 成22nm長的偽柵；(5g)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度為I X IO18CnT3 ；(5h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度為I X IO18CnT3 ；(5i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在600°C，生長一層SiO2，厚度為10nm，隨后利用干法刻蝕工藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻；(5j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成PMOS器件的源漏區(qū)；(5k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成NMOS器件的源漏區(qū)；(51)將襯底在950°C溫度下，退火120s，進行雜質(zhì)激活。步驟6，柵制備。(6a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2層，SiO2厚度為300nm厚度；(6b)利用化學(xué)機械拋光(CMP)方法，對表面進行平坦化至柵極水平；(6c)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓印；(6d)在襯底表面生長一層厚度為2nm的氧化鑭(La2O3)；(6e)在襯底表面派射一層金屬鶴(W);(6f)利用化學(xué)機械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去。步驟7，構(gòu)成BiCMOS集成電路。(7a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長一層SiO2層；(7b)光刻引線孔；(7c)金屬化；(7d)光刻引線，形成漏極金屬引線、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22nm的應(yīng)變SiGe BiCMOS集成器件及電路。實施例2 :制備溝道長度為130nm的應(yīng)變SiGe BiCMOS集成器件及電路，具體步驟如下步驟I，外延生長。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為300nm，上層材料為摻雜濃度為5X IO16CnT3的N型Si，厚度為120nm ；(Ib)在襯底表面熱氧化一層厚度為400nm的SiO2層；(Ic)光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在900°C，退火45min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域(雜質(zhì)濃度彡102°cm_3)。
步驟2，隔離區(qū)制備。(2a)去除表面多余的氧化層，外延生長一層摻雜濃度為5X IO16CnT3的Si層，厚度為2.5 iim，作為集電區(qū)；(2b)在襯底表面熱氧化一層厚度為400nm的SiO2層；(2c)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為4 y m的深槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在深槽內(nèi)填充SiO2 ；(2e)用化學(xué)機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟3，雙極器件制備。
·
(3a)光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質(zhì)的注入，并在900°C，退火45min激活雜質(zhì)，形成摻雜濃度為5X1019cnT3的重摻雜集電極；(3b)在襯底表面熱氧化一 SiO2層，光刻基區(qū)，對基區(qū)進行P型雜質(zhì)的注入，并在900°C，退火45min激活雜質(zhì)，形成摻雜濃度為3 X IO18CnT3的基區(qū)；(3c)在襯底表面熱氧化一 SiO2層，光刻發(fā)射區(qū)，對襯底進行N型雜質(zhì)的注入，并在9000C，退火45min激活雜質(zhì)，成摻雜濃度為I X 102°cm_3的重摻雜發(fā)射區(qū)，構(gòu)成雙極晶體管；(3d)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在700°C，淀積一 SiO2層。步驟4，應(yīng)變SiGe材料制備。(4a)光刻MOS有源區(qū)；(4b)利用干法刻蝕工藝，在MOS有源區(qū)刻蝕出深度為IOOnm的淺槽；(4c)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽中生長厚度為IOOnm的N型Si緩沖層，該層摻雜濃度為3X IO15CnT3 ；(4d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面生長厚度為12nm的N型SiGe外延層，該層Ge組分為20%，摻雜濃度為3 X1016cm_3 ；(4e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面生長厚度為4nm的本征弛豫型Si帽層。步驟5，MOS器件形成。(5a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底上生長一層400nm的SiO2 ；(5b)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到 3 X IO17cnT3;(5c)光刻NMOS器件有源區(qū)，利用離子注入工藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為3 X IO17CnT3 ；(5d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在表面生長一層厚度為4nm的SiN層；(5e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在SiN層上生長一層400nm的多晶硅；(5f)光刻Poly-Si柵和柵介質(zhì),形成130nm長的偽柵；(5g)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度為3X IO18CnT3 ；(5h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度為3X IO18CnT3 ；(5i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在700°C，生長一層SiO2，厚度為15nm，隨后利用干法刻蝕工藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻；(5j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成PMOS器件的源漏區(qū)；(5k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成NMOS器件的源漏區(qū)；(51)將襯底在1000°C溫度下，退火60s，進行雜質(zhì)激活。步驟6，柵制備。
(6a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層SiO2層，SiO2厚度為400nm厚度；(6b)利用化學(xué)機械拋光(CMP)方法，對表面進行平坦化至柵極水平；(6c)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓??；(6d)在襯底表面生長一層厚度為4nm的氧化鑭(La2O3)；(6e)在襯底表面派射一層金屬鶴(W);(6f)利用化學(xué)機械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去。步驟7，構(gòu)成BiCMOS集成電路。(7a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在表面生長一層SiO2層；(7b)光刻引線孔；(7c)金屬化；(7d)光刻引線，形成漏極金屬引線、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構(gòu)成導(dǎo)電溝道為130nm的應(yīng)變SiGeBiCMOS集成器件及電路。實施例3 :制備溝道長度為350nm的應(yīng)變SiGe BiCMOS集成器件及電路，具體步驟如下步驟I，外延生長。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為400nm，上層材料為摻雜濃度為I X IO17CnT3的N型Si，厚度為150nm ；(Ib)在襯底表面熱氧化一層厚度為500nm的SiO2層；(Ic)光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在950°C，退火30min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域。步驟2，隔離區(qū)制備。(2a)去除表面多余的氧化層，外延生長一層摻雜濃度為IXlO16cnT3的Si層，厚度為3iim,作為集電區(qū)；(2b)在襯底表面熱氧化一層厚度為500nm的SiO2層；(2c)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為5 u m的深槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在800°C，在深槽內(nèi)填充SiO2 ；
(2e)用化學(xué)機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟3，雙極器件制備。(3a)光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質(zhì)的注入，并在950°C，退火30min激活雜質(zhì)，形成摻雜濃度為IXlO2ciCnT3的重摻雜集電極；(3b)在襯底表面熱氧化一 SiO2層，光刻基區(qū)，對基區(qū)進行P型雜質(zhì)的注入，并在950°C，退火30min激活雜質(zhì)，形成摻雜濃度為5 X IO18CnT3的基區(qū)；(3c)在襯底表面熱氧化一 SiO2層，光刻發(fā)射區(qū)，對襯底進行N型雜質(zhì)的注入，并在9500C，退火30min激活雜質(zhì)，成摻雜濃度為5 X 102°cm_3的重摻雜發(fā)射區(qū)，構(gòu)成雙極晶體管；(3d)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在800°C，淀積一 SiO2層。步驟4，應(yīng)變SiGe材料制備。(4a)光刻MOS有源區(qū)；·(4b)利用干法刻蝕工藝，在MOS有源區(qū)刻蝕出深度為IOOnm的淺槽；(4c)利用化學(xué)汽相淀積(CVD)方法，在750°C，在淺槽中生長厚度為120nm的N型Si緩沖層，該層摻雜濃度為5X IO15CnT3 ；(4d)利用化學(xué)汽相淀積(CVD)方法，在750°C，在襯底表面生長厚度為15nm的N型SiGe外延層，該層Ge組分為30%，摻雜濃度為5 X1016cm_3 ；(4e)利用化學(xué)汽相淀積(CVD)方法，在750°C，在襯底表面生長厚度為5nm的本征弛豫型Si帽層。步驟5，MOS器件形成。(5a)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底上生長一層500nm的SiO2 ；(5b)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到 5 X IO17cnT3;(5c)光刻NMOS器件有源區(qū)，利用離子注入工藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為5 X IO17CnT3 ；(5d)利用化學(xué)汽相淀積(CVD)方法，在800°C，在表面生長一層厚度為5nm的SiN層；(5e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在SiN層上生長一層500nm的多晶硅；(5f)光刻Poly-Si柵和柵介質(zhì),形成350nm長的偽柵；(5g)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度為5X IO18CnT3 ；(5h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度為5X IO18CnT3 ；(5i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在800°C，生長一層SiO2，厚度為5nm，隨后利用干法刻蝕工藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻；(5j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成PMOS器件的源漏區(qū)；(5k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成NMOS器件的源漏區(qū)；
(51)將襯底在1100°C溫度下，退火15s，進行雜質(zhì)激活。步驟6，柵制備。(6a)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層SiO2層，SiO2厚度為500nm厚度；(6b)利用化學(xué)機械淀積(CMP)方法，對表面進行平坦化至柵極水平；(6c)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓?。?6d)在襯底表面生長一層厚度為5nm的氧化鑭(La2O3)；(6e)在襯底表面派射一層金屬鶴(W);
(6f)利用化學(xué)機械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去。步驟7，構(gòu)成BiCMOS集成電路。(7a)利用化學(xué)汽相淀積(CVD)方法，在800°C，在表面生長一層SiO2層；(7b)光刻引線孔；(7c)金屬化；(7d)光刻引線，形成漏極金屬引線、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構(gòu)成導(dǎo)電溝道為350nm的應(yīng)變SiGeBiCMOS集成器件及電路。本發(fā)明實施例提供的應(yīng)變SiGe BiCMOS集成器件及制作方法具有如下優(yōu)點I.本發(fā)明制備的應(yīng)變SiGe BiCMOS集成器件結(jié)構(gòu)中采用了輕摻雜源漏(LDD)結(jié)構(gòu)，有效地抑制了熱載流子對器件性能的影響；2.本發(fā)明制備的應(yīng)變SiGe BiCMOS集成器件在PMOS器件結(jié)構(gòu)中都采用了量子阱結(jié)構(gòu)，能有效地把空穴限制在SiGe層內(nèi)，減少了界面散射，提高了器件的頻率、電流驅(qū)動能力等電學(xué)性能；3.本發(fā)明制備的應(yīng)變SiGe BiCMOS集成器件采用了高K柵介質(zhì)，提高了 MOS器件的柵控能力，增強了器件的電學(xué)性能；4.本發(fā)明制備應(yīng)變SiGe BiCMOS集成器件過程中涉及的最高溫度為800°C，低于引起應(yīng)變SiGe溝道應(yīng)力弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變SiGe溝道應(yīng)力，提聞集成電路的性能；5.本發(fā)明制備的應(yīng)變SiGe BiCMOS集成器件中，在制作NMOS器件和PMOS器件柵電極時采用了金屬柵鑲嵌工藝(damascene process),該工藝中使用了金屬鶴(W)作為金屬電極，降低了柵電極的電阻，提高了器件設(shè)計的靈活性和可靠性。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種應(yīng)變SiGe BiCMOS集成器件，其特征在于，所述應(yīng)變SiGe、Si BJT器件平面BiCMOS集成器件采用普通Si雙極晶體管，應(yīng)變SiGe平面溝道NMOS器件和應(yīng)變SiGe平面溝道PMOS器件。
2.根據(jù)權(quán)利要求I所述的應(yīng)變SiGeBiCMOS集成器件，其特征在于，所述PMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為壓應(yīng)變。
3.根據(jù)權(quán)利要求I所述的應(yīng)變SiGeBiCMOS集成器件，其特征在于，所述PMOS器件采用量子阱結(jié)構(gòu)。
4.一種應(yīng)變SiGe BiCMOS集成器件的制備方法，其特征在于，包括如下步驟 第一歩、選取氧化層厚度為15(T400nm，上層Si厚度為100 150nm，N型摻雜濃度為IX IO16 I X IO17CnT3 的 SOI 襯底片； 第二步、在襯底表面熱氧化一厚度為300 500nm的SiO2層，光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在800 950°C，退火30 90min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域； 第三步、去除表面多余的氧化層，外延生長ー層摻雜濃度為I X IO16 I X IO17CnT3的Si層，厚度為2 3 μ m，作為集電區(qū)； 第四步、在襯底表面熱氧化ー層厚度為300 500nm的SiO2層，光刻隔離區(qū)域，利用干法刻蝕エ藝，在深槽隔離區(qū)域刻蝕出深度為3飛μ m的深槽；利用化學(xué)汽相淀積(CVD)的方法，在600 8000C，在深槽內(nèi)填充SiO2，用化學(xué)機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離； 第五步、光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質(zhì)的注入，并在800 950°C，退火30 90min激活雜質(zhì),形成摻雜濃度為I X IO19 I X IO20Cm-3的重摻雜集電極； 第六步、在襯底表面熱氧化一 SiO2層，光刻基區(qū)，對基區(qū)進行P型雜質(zhì)的注入，并在800 950°C，退火30 90min激活雜質(zhì)，形成摻雜濃度為I X IO18 5 X IO18CnT3的基區(qū)；第七步、在襯底表面熱氧化一 SiO2層，光刻發(fā)射區(qū)，對襯底進行N型雜質(zhì)的注入，并在800 950°C，退火30 90min激活雜質(zhì)，形成摻雜濃度為5X IO19 5X 102°cnT3的重摻雜發(fā)射區(qū)，在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積ー SiO2層；第八步、光刻MOS有源區(qū)，利用干法刻蝕エ藝，在MOS有源區(qū)刻蝕出深度為100 140nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在該淺槽中連續(xù)生長三層材料第ー層是厚度為80 120nm的N型Si緩沖層，該層摻雜濃度為5飛X IO15CnT3 ;第二層是厚度為10 15nm的N型SiGe外延層，該層Ge組分為15 30%，摻雜濃度為I 5 X IO16CnT3 ；第三層是厚度為3 5nm的本征弛豫型Si帽層； 第九步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在外延材料表面淀積ー層厚度為300 500nm的SiO2層；光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到I 5X IO17cnT3 ;光刻NMOS器件有源區(qū)，利用離子注入エ藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I 5 X IO17Cm-3 ；第十步、利用濕法刻蝕，刻蝕掉表面的SiO2層，利用化學(xué)汽相淀積(CVD)方法，在600 8000C，在襯底表面淀積ー層厚度為3 5nm的SiN層作為柵介質(zhì)和ー層厚度為300 500nm的本征Poly-Si層,光刻Poly-Si柵和柵介質(zhì),形成22 350nm長的偽柵； 第十一步、利用離子注入，分別對NMOS器件有源區(qū)和PMOS器件有源區(qū)進行N型和P型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)和P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度均為 I 5 X IO18Cm 3 ； 第十二歩、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積ー層厚度為5 15nm的SiO2層,利用干法刻蝕エ藝,刻蝕掉表面的SiO2層,保留Poly-Si柵和柵介質(zhì)側(cè)面的SiO2，形成側(cè)墻； 第十三步、光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成PMOS器件的源漏區(qū)；光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成NMOS器件的源漏區(qū)；將襯底在950 1100°C溫度下，退火15 120s，進行雜質(zhì)激活； 第十四步、用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積ー層SiO2，厚度為30(T500nm，利用化學(xué)機械拋光(CMP)技術(shù)，將SiO2平坦化到柵極表面； 第十五歩、利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓印，在 襯底表面生長ー層厚度為2 5nm的氧化鑭(La2O3);在襯底表面派射ー層金屬鶴(W),最后利用化學(xué)機械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬(W)及氧化鑭(La2O3)除去； 第十六歩、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，表面生長ー層SiO2層，并在柵、源和漏區(qū)上光刻引線孔； 第十七步、金屬化、光刻引線，形成漏極、源極和柵極以及發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22 350nm的Si BJT器件、應(yīng)變SiGe平面BiCMOS集成器件。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，該方法中應(yīng)變SiGeBiCMOS集成器件制造過程中所涉及的最高溫度根據(jù)第八、九、十、十二、十四和十六步中的化學(xué)汽相淀積(CVD)エ藝溫度決定，最高溫度小于等于800°C。
6.一種應(yīng)變SiGe BiCMOS集成電路的制備方法，其特征在于，該制備方法包括如下步驟 步驟I，外延生長的實現(xiàn)方法 (Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ； (Ib)在襯底表面熱氧化ー層厚度為300nm的SiO2層； (Ic)光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在800°C，退火90min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域； 步驟2，隔離區(qū)制備的實現(xiàn)方法 (2a)去除表面多余的氧化層，外延生長ー層摻雜濃度為IXlO16cnT3的Si層，厚度為2μ m,作為集電區(qū)； (2b)在襯底表面熱氧化ー層厚度為300nm的SiO2層； (2c)光刻隔離區(qū)域，利用干法刻蝕エ藝，在深槽隔離區(qū)域刻蝕出深度為3μπι的深槽； (2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2 ； (2e)用化學(xué)機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離； 步驟3，雙極器件制備的實現(xiàn)方法 (3a)光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質(zhì)的注入，并在800°C，退火90min激活雜質(zhì)，形成摻雜濃度為I X IO19CnT3的重摻雜集電極； (3b)在襯底表面熱氧化一 SiO2層，光刻基區(qū)，對基區(qū)進行P型雜質(zhì)的注入，并在800°C，退火90min激活雜質(zhì)，形成摻雜濃度為I X IO18CnT3的基區(qū)； (3c)在襯底表面熱氧化一 SiO2層，光刻發(fā)射區(qū)，對襯底進行N型雜質(zhì)的注入，并在800°C，退火90min激活雜質(zhì)，成摻雜濃度為5X IO19CnT3的重摻雜發(fā)射區(qū)，構(gòu)成雙極晶體管；(3d)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積ー SiO2層； 步驟4，應(yīng)變SiGe材料制備的實現(xiàn)方法 (4a)光刻MOS有源區(qū)； (4b)利用干法刻蝕エ藝，在MOS有源區(qū)刻蝕出深度為IOOnm的淺槽； (4c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽中生長厚度為80nm的N型Si緩沖層，該層摻雜濃度為I X IO15CnT3 ； (4d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面生長厚度為IOnm的N型SiGe外延層，該層Ge組分為15%，摻雜濃度為I X IO16CnT3 ； (4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面生長厚度為3nm的本征弛豫型Si帽層； 步驟5，MOS器件形成的實現(xiàn)方法 (5a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底上生長ー層300nm的SiO2 ； (5b)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到IX IO17Cm 3 ； (5c)光刻NMOS器件有源區(qū)，利用離子注入エ藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I X IO17CnT3 ； (5d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長ー層厚度為3nm的SiN層； (5e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在SiN層上生長ー層300nm的多晶硅； (5f)光刻Poly-Si柵和柵介質(zhì)，形成22nm長的偽柵； (5g)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度為I X IO18CnT3 ； (5h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度為I X IO18CnT3 ； (5i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在600°C，生長ー層SiO2，厚度為10nm，隨后利用干法刻蝕エ藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻； (5j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成PMOS器件的源漏區(qū)； (5k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成NMOS器件的源漏區(qū)； (51)將襯底在950°C溫度下，退火120s，進行雜質(zhì)激活； 步驟6，柵極制備的實現(xiàn)方法 (6a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積ー層SiO2層，SiO2厚度為300nm厚度； (6b)利用化學(xué)機械拋光(CMP)方法，對表面進行平坦化至柵極水平； (6c)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓?。? (6d)在襯底表面生長ー層厚度為2nm的氧化鑭(La2O3)； (6e)在襯底表面派射ー層金屬鶴(W)； (6f)利用化學(xué)機械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去; 步驟7，構(gòu)成BiCMOS集成電路實現(xiàn)方法 (7a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長ー層SiO2層； (7b)光刻引線孔； (7c)金屬化； (7d)光刻引線，形成漏極金屬引線、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22nm的應(yīng)變SiGe BiCMOS集成器件及電路。
全文摘要
本發(fā)明公開了一種應(yīng)變SiGe BiCMOS集成器件及制備方法，其過程為在SOI襯底片上制備埋層，生長N型Si外延，制備深槽隔離，在雙極器件區(qū)域制造常規(guī)的Si雙極晶體管；在600～800℃，在襯底上生長應(yīng)變SiGe材料，光刻MOS器件有源區(qū)，利用離子注入工藝對MOS器件區(qū)域進行閾值調(diào)整，然后在MOS器件有源區(qū)淀積SiO2和多晶硅，通過刻蝕制備偽柵，應(yīng)用自對準工藝分別自對準生成MOS器件的源漏區(qū)，再在襯底表面生長SiO2層，去除偽柵，在偽柵處壓印槽中制備氧化鑭(La2O3)材料形成柵介質(zhì)和金屬鎢(W)形成柵極，最后在鈍化層上刻蝕漏、源、柵的引線孔、金屬化、濺射金屬、光刻引線，構(gòu)成應(yīng)變SiGe BiCMOS集成器件及電路。
文檔編號H01L27/06GK102738150SQ201210243170
公開日2012年10月17日 申請日期2012年7月16日 優(yōu)先權(quán)日2012年7月16日
發(fā)明者周春宇, 宋建軍, 宣榮喜, 張鶴鳴, 王斌, 胡輝勇, 舒斌, 郝躍 申請人:西安電子科技大學(xué)