專(zhuān)利名稱(chēng)：半導(dǎo)體器件及半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
這里描述的實(shí)施例通常涉及半導(dǎo)體器件和半導(dǎo)體器件的制造方法。
背景技術(shù)：
在場(chǎng)效應(yīng)晶體管中，隨著其尺度的縮小短溝道效應(yīng)越來(lái)越明顯，因此要求高濃度的溝道雜質(zhì)以抑制常規(guī)單柵極晶體管中的短溝道效應(yīng)。然而，已公知，增加溝道雜質(zhì)的濃度會(huì)引起許多問(wèn)題，例如源于溝道中的載流子遷移率的下降的開(kāi)電流(on-current)的減小，源于雜質(zhì)波動(dòng)的閾值電壓變化的增加以及結(jié)漏電流的增加，因此需要在不增加溝道雜質(zhì)的濃度的情況下抑制短溝道效應(yīng)以提高縮放的晶體管的性能。一種在溝道上設(shè)置多個(gè)柵極電極的多柵極晶體管被建議作為不增加溝道雜質(zhì)的濃度而抑制短溝道效應(yīng)的方法。因?yàn)槎鄸艠O晶體管用多個(gè)柵極電極控制溝道電勢(shì)，所以柵極電極對(duì)溝道電勢(shì)的影響可以高于漏極電極對(duì)溝道電勢(shì)的影響并且因此可以抑制短溝道效應(yīng)而不增加溝道雜質(zhì)的濃度。在作為多柵極晶體管的鰭片晶體管中，通過(guò)增加鰭片的高度增加溝道寬度，并且因此可以增加開(kāi)電流而不增加足印(footprint)，從而鰭片晶體管可以有效用作例如在要求高驅(qū)動(dòng)電流的存儲(chǔ)器中的基元(cell)晶體管。以與平面晶體管類(lèi)似的方式，在鰭片晶體管中，一般地，在源極/漏極上形成硅化物并且在硅化物上形成接觸，然而，因?yàn)樵谠礃O/漏極和硅化物之間的接觸電阻是寄生電阻的主要部分，減少接觸電阻對(duì)于提高性能很重要。存在各種有效方法用于減少此接觸電阻，例如，減少硅化物材料的肖特基壁壘高度、增加在源極/漏極和硅化物之間的界面中的雜質(zhì)濃度以及增加源極/漏極和硅化物之間的接觸面積。為了增加在鰭片晶體管中的源極/漏極和硅化物之間的接觸面積，公知的有效技術(shù)是在通過(guò)外延生長(zhǎng)加厚鰭片后，將源極/漏極的鰭片的表面硅化。存在兩種類(lèi)型的鰭片晶體管在體半導(dǎo)體襯底上形成的鰭片晶體管，以及在SOI(絕緣體上硅)襯底上形成的晶體管。對(duì)于半導(dǎo)體晶片成本、與平面晶體管結(jié)合、抑制自加熱等等而目，優(yōu)選如者。前一鰭片晶體管在鰭片溝道底部需要穿通停止層以防止源極和漏極之間的漏電流，其導(dǎo)致在源極/漏極的底部處形成PN結(jié)。因此，如果在源極/漏極上的硅化物和此PN結(jié)互相靠近，結(jié)漏電流增加。如上所述，在鰭片晶體管中，可以通過(guò)增加在源極/漏極和硅化物之間的接觸區(qū)域、在鰭片側(cè)表面上形成硅化物，來(lái)減少在源極/漏極和硅化物之間的接觸電阻，然而，需要防止硅化物接近在源極/漏極底部的PN結(jié)并防止結(jié)漏電流增加
發(fā)明內(nèi)容
一般地，根據(jù)實(shí)施例中的半導(dǎo)體器件，包括鰭片型半導(dǎo)體、柵極介質(zhì)膜、柵極電極、頂層、源極/漏極、偏移隔離物、側(cè)壁隔離物以及硅化物層。在鰭片型半導(dǎo)體的側(cè)表面上形成柵極電極，在所述鰭片型半導(dǎo)體與所述柵極電極之間具有柵極介質(zhì)膜。在柵極電極的上部上形成頂層。在鰭片型半導(dǎo)體的兩個(gè)端部(沒(méi)有與柵極電極重疊的區(qū)域)中形成源極/漏極。在柵極電極和源極/漏極的側(cè)表面上形成偏移隔離物和側(cè)壁隔離物，其中鰭片型半導(dǎo)體的上部的表面被暴露。在源極/漏極的表面上形成硅化物層。


圖IA示出了根據(jù)第一實(shí)施例的半導(dǎo)體器件的示意性配置的平面圖，圖IB為示出了沿圖IA中的線(xiàn)A-A截取的半導(dǎo)體器件的示意性配置的截面圖，圖IC為示出了沿圖IA中的線(xiàn)B-B截取的半導(dǎo)體器件的示意性配置的截面圖； 圖2A到圖2C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖3A到圖3C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖4A到圖4C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖5A到圖5C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖6A到圖6C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖7A到圖7C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖8A到圖SC為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖9A到圖9C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖IOA到圖IOC為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖IlA到圖IlC為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖12A到圖12C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖13A到圖13C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖14A到圖14C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖15A到圖15C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖16A到圖16C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖17A到圖17C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖18A到圖18C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖19A到圖19C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖20為示出了圖IC中的側(cè)壁隔離物8上的鰭片突出量Ef和開(kāi)電流I丨之間的關(guān)系圖。
具體實(shí)施例方式參考下面的附圖解釋根據(jù)實(shí)施例的半導(dǎo)體器件和半導(dǎo)體器件的制造方法。本發(fā)明不限于隨后的實(shí)施例。(第一實(shí)施例)圖IA示出了根據(jù)第一實(shí)施例的半導(dǎo)體器件的示意性配置的平面圖，圖IB為示出了沿圖IA中的線(xiàn)A-A截取的半導(dǎo)體器件的示意性配置的截面圖，圖IC示出了沿圖IA中的線(xiàn)B-B截取的半導(dǎo)體器件的示意性配置的截面圖。
在圖IA到圖IC中，在半導(dǎo)體襯底I上形成鰭片型半導(dǎo)體3。半導(dǎo)體襯底I和鰭片型半導(dǎo)體 3 的材料可以選自，例如 Si、Ge、SiGe、GaAs, AlGaAs, InP、GaP、InGaAs, GaN, SiC等等。另外，半導(dǎo)體襯底I和鰭片型半導(dǎo)體3的材料互相可以相同或者不同。在半導(dǎo)體襯底I上形成掩埋介質(zhì)層2以掩埋鰭片型半導(dǎo)體3的下部。例如，STI(淺溝槽隔離)結(jié)構(gòu)可以用作掩埋介質(zhì)層2的結(jié)構(gòu)。例如，SiO2可以用作掩埋介質(zhì)層2的材料。在從掩埋介質(zhì)層2突出的鰭片型半導(dǎo)體3的側(cè)表面上形成柵極電極13，在該鰭片型半導(dǎo)體與柵極電極13之間具有柵極介質(zhì)6并且在鰭片型半導(dǎo)體3中形成溝道區(qū)域15，與柵極電極13相對(duì)，在溝道區(qū)域15與柵極電極13之間具有柵極介質(zhì)膜6。在鰭片型半導(dǎo)體3的兩個(gè)端部中提供由高濃度雜質(zhì)擴(kuò)散層10形成的源極/漏極。鰭片型半導(dǎo)體3的高濃度雜質(zhì)擴(kuò)散層10可以是N+型雜質(zhì)擴(kuò)散層。在鰭片型半導(dǎo)體3的溝道區(qū)域15中，優(yōu)選減小在·溝道區(qū)域15中的雜質(zhì)濃度以抑制源于任意摻雜劑的波動(dòng)的場(chǎng)效應(yīng)晶體管的電特性變化和溝道區(qū)域15中的遷移率下降。溝道區(qū)域15可以不摻雜。為了即使在溝道區(qū)域15中的雜質(zhì)濃度被充分減少時(shí)也能抑制短溝道效應(yīng)，優(yōu)選鰭片寬度小于柵極長(zhǎng)度，更具體地，等于或小于柵極長(zhǎng)度的2/3。通過(guò)充分減少溝道中的雜質(zhì)濃度，鰭片晶體管可以是完全耗盡器件。例如，多晶硅可以用作柵極電極13的材料?？蛇x地，柵極電極13的材料可以選自，例如W、Al、TaN, Ru、TiAlN, HfN, NiSi、Mo、TiN等等。柵極介質(zhì)膜6的材料可以選自，例如，SiO2, HfO, HfSiO, HfSiON, HfAlO, HfAlSiON, La2O3 等等。另外，在鰭片型半導(dǎo)體3的下部中形成穿通停止層14以防止源于在鰭片側(cè)表面上的柵極電極的缺失的漏電流在源極和漏極之間的流動(dòng)。穿通停止層4可以是與源極/漏極的N+型雜質(zhì)擴(kuò)散層相對(duì)的P.型雜質(zhì)擴(kuò)散層。在鰭片型半導(dǎo)體3上形成帽蓋層5并且在帽蓋層5和柵極電極13上的頂層11的上部上形成硬掩模層12。例如Si3N4可以用作帽蓋層5和硬掩模層12的材料。通過(guò)連接被帽蓋層5分開(kāi)的柵極電極13，頂層11可以導(dǎo)致鰭片晶體管進(jìn)行雙柵極操作。頂層11還可以用作連接?xùn)艠O電極13的導(dǎo)線(xiàn)。例如，如W的高熔點(diǎn)金屬可以用作頂層11的材料。在鰭片型半導(dǎo)體3的兩個(gè)端部上形成偏移隔離物7和側(cè)壁隔離物8，其中鰭片型半導(dǎo)體3的上部的表面被暴露。例如，Si3N4可以用作偏移隔離物7和側(cè)壁隔離物8的材料。在鰭片型半導(dǎo)體3的暴露的高濃度雜質(zhì)擴(kuò)散層10的表面上形成硅化物層9。例如，WSi、MoSi,NiSi,NiPtSi等等可以用作硅化物層9?？梢栽谠礃O/漏極中的鰭片型半導(dǎo)體3的上部上形成的半導(dǎo)體層中形成硅化物層9。此時(shí)，在鰭片型半導(dǎo)體3的上部中的源極/漏極被形成為不受硅化物層侵蝕。通過(guò)在鰭片型半導(dǎo)體3的上部的表面被暴露的狀態(tài)下形成偏移隔離物7和側(cè)壁隔離物8，將在高濃度雜質(zhì)擴(kuò)散層10和穿通停止層4之間的結(jié)表面16與硅化物層9隔開(kāi)。因此，可能抑制包括在硅化物層9中的金屬擴(kuò)散進(jìn)入結(jié)區(qū)域以及結(jié)漏電流的增加。優(yōu)選硅化物層9和結(jié)區(qū)域16之間的距離為30nm或更大以抑制結(jié)漏電流的增加。(第二實(shí)施例)圖2A到圖19A，圖2B到圖19B以及圖2C到圖19C為示出了根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的截面圖。圖2A到圖19A是沿圖IA中的線(xiàn)C-C截取的截面圖，圖2B到圖19B是沿圖IA中的線(xiàn)D-D截取的截面圖并且圖2C到圖19C是沿圖IA中的線(xiàn)E-E截取的截面圖。在圖2A到圖2C中，通過(guò)如CVD的方法在半導(dǎo)體襯底I的整個(gè)表面上沉積硬掩模材料。然后，通過(guò)光刻技術(shù)和蝕刻技術(shù)構(gòu)圖硬掩模材料，而在半導(dǎo)體襯底I上形成帽蓋層5。下一步，如圖3A到圖3C中所示，通過(guò)用帽蓋層5作為掩模蝕刻半導(dǎo)體襯底I在半導(dǎo)體襯底I上形成鰭片型半導(dǎo)體3。下一步，如圖4A到圖4C中所示，通過(guò)如CVD的方法在半導(dǎo)體襯底I上形成掩埋介質(zhì)層2以掩埋鰭片型半導(dǎo)體3。然后，通過(guò)如CMP的方法平坦化掩埋介質(zhì)層2。此時(shí)，帽蓋層5可以用作掩埋介質(zhì)層2的CMP中的蝕刻停止膜。下一步，如圖5A到圖5C中所示，回蝕刻掩埋介質(zhì)層2以在鰭片型半導(dǎo)體3的下部被掩埋介質(zhì)層2掩埋的狀態(tài)下將鰭片型半導(dǎo)體3的上部從掩埋介質(zhì)層2暴露。 下一步，如圖6A到圖6C中所示，通過(guò)垂直于掩埋介質(zhì)層2的離子注入Pl注射諸如B和In的P型雜質(zhì)。此時(shí)，在掩埋介質(zhì)層2的表面層中以特定的概率發(fā)生大角度散射，以導(dǎo)致注射的P型雜質(zhì)離子被摻雜到鰭片型半導(dǎo)體3的下部中，因此，可以在鰭片型半導(dǎo)體3的下部中形成穿通停止層4。下一步，如圖7A到圖7C所示，通過(guò)如熱氧化和CVD的方法在從掩埋介質(zhì)層2突出的鰭片型半導(dǎo)體3的側(cè)表面上形成柵極介質(zhì)膜6。下一步，如圖8A到圖8C所示，通過(guò)如CVD的方法在掩埋介質(zhì)層2上形成柵極電極材料13’以掩埋鰭片型半導(dǎo)體3。然后，通過(guò)如CMP的方法平坦化柵極電極材料13’。此時(shí)，在柵極電極材料13’的CMP中帽蓋層5可以用作蝕刻停止膜。下一步，如圖9A到圖9C所示，通過(guò)如濺射的方法在帽蓋層5和柵極電極材料13’上形成頂層11。下一步，如圖IOA到圖IOC所示，通過(guò)如CVD的方法在頂層11上形成硬掩模材料12，。下一步，如圖IlA到圖IlC所示，通過(guò)光刻技術(shù)和蝕刻技術(shù)構(gòu)圖硬掩模材料12’在頂層11上形成硬掩模層12。下一步，如圖12A到圖12C所示，通過(guò)用硬掩模層12作為掩模蝕刻頂層11和柵極電極材料13’，在從掩模介質(zhì)層2突出的鰭片型半導(dǎo)體3和帽蓋層5的側(cè)表面上形成柵極電極13。下一步，如圖13A到圖13C所示，通過(guò)如CVD的方法，在從掩埋介質(zhì)層2突出的鰭片型半導(dǎo)體3的兩個(gè)末端的側(cè)表面上和柵極電極13的側(cè)表面上形成偏移隔離物7?？梢酝ㄟ^(guò)各向異性蝕刻去除在掩埋介質(zhì)層2、帽蓋層5和硬掩模層12上的偏移隔離物7。下一步,如圖14A到圖14C所示，通過(guò)離子注入P2將諸如As和P的N-型雜質(zhì)傾斜注射到鰭片型半導(dǎo)體3的兩端，以在鰭片型半導(dǎo)體3的兩端中形成高濃度雜質(zhì)擴(kuò)散層10。下一步，如圖15A到圖15C所示，通過(guò)諸如CVD和各向異性蝕刻的方法，在從掩埋介質(zhì)層2突出的鰭片型半導(dǎo)體3的兩端的側(cè)表面上和柵極電極13的側(cè)表面上形成的偏移隔離物7的外側(cè)上形成側(cè)壁隔離物8。可以通過(guò)各向異性蝕刻去除在掩埋介質(zhì)層2、帽蓋層5和硬掩模層12上的側(cè)壁隔離物8。下一步，如圖16A到圖16C所示，回蝕刻偏移隔離物7和側(cè)壁隔離物8以暴露鰭片型半導(dǎo)體3的兩端的上部的表面。此時(shí)，還蝕刻帽蓋層5和硬掩模層12以便去除帽蓋層5。另外，通過(guò)在頂層11上留下硬掩模層12的一部分，柵極電極13和頂層11的側(cè)表面可以保持由偏移隔離物7和側(cè)壁隔離物8完全覆蓋。通過(guò)保持柵極電極13和頂層11的側(cè)表面被偏移隔離物7和側(cè)壁隔離物8覆蓋，可以防止柵極電極13和頂層11與在源極/漏極上形成的接觸短路。下一步，如圖17A到圖17C所示，通過(guò)選擇性外延生長(zhǎng)在鰭片型半導(dǎo)體3的兩端的上部的表面上形成半導(dǎo)體層14。半導(dǎo)體層14的材料可以選自，例如，Si、Ge、SiGe、GaAs>AlGaAs> InP、GaP> InGaAs> GaN> SiC 等等。下一步,如圖18A到圖18C所示，通過(guò)離子注入P3諸如As和P的N-型雜質(zhì)傾斜注射到鰭片型半導(dǎo)體3的兩端的上部中，以將高濃度雜質(zhì)摻雜到通過(guò)選擇性外延生長(zhǎng)形成的半導(dǎo)體層14。高濃度雜質(zhì)擴(kuò)散層10和在高濃度雜質(zhì)擴(kuò)散層10上形成并且用高濃度雜質(zhì)摻雜的半導(dǎo)體層14變?yōu)樵礃O/漏極。下一步，如圖19A到圖19C所示，硅化部分或者整個(gè)半導(dǎo)體層14以在由高濃度雜·質(zhì)擴(kuò)散層和在高濃度雜質(zhì)擴(kuò)散層10上形成并且用高濃度雜質(zhì)摻雜的半導(dǎo)體層14形成的源極/漏極的表面上形成硅化物層9。因?yàn)樵谕ㄟ^(guò)用選擇性外延生長(zhǎng)在高濃度雜質(zhì)擴(kuò)散層10上形成半導(dǎo)體層14而形成的源極/漏極上形成硅化物，甚至當(dāng)鰭片型半導(dǎo)體3的寬度小時(shí)，也可能防止在源極/漏極區(qū)域中的鰭片型半導(dǎo)體3被完全硅化。因此，可以保持硅化物層9和鰭片型半導(dǎo)體3之間的接觸區(qū)域大，使得源極/漏極和硅化物層9之間的接觸電阻減小。上面描述的實(shí)施例解釋了通過(guò)選擇性外延生長(zhǎng)，在鰭片型半導(dǎo)體3的兩端的上部上形成半導(dǎo)體層14之后，在鰭片型半導(dǎo)體3的兩端的上部上形成硅化物層9的方法，然而，當(dāng)在偏移隔離物和側(cè)壁隔離物8的上部上的鰭片型半導(dǎo)體3沒(méi)有被完全硅化時(shí)，可以在鰭片型半導(dǎo)體3的兩端的上部上形成硅化物層9，而無(wú)需在鰭片型半導(dǎo)體3的兩側(cè)的上部上形成半導(dǎo)體層14。圖20示出了圖IC中的偏移隔離物7和側(cè)壁隔離物8之上的鰭片突出量Ef和開(kāi)電流I #之間的關(guān)系圖。在圖20中，當(dāng)在偏移隔離物7和側(cè)壁隔離物8之上的鰭片突出量Ef增加時(shí)，在硅化物層9和鰭片型半導(dǎo)體3之間的接觸區(qū)域變大并且在硅化物層9和鰭片型半導(dǎo)體3之間的接觸電阻下降，因此開(kāi)電流Iff增加。另一方面，如果在掩埋介質(zhì)層2之上的鰭片突出量Hf恒定，當(dāng)因?yàn)槠聘綦x物7和側(cè)壁隔離物8收縮，在偏移隔離物7和側(cè)壁隔離物8之上的鰭片突出量Ef增加時(shí)，硅化物層9與高濃度雜質(zhì)擴(kuò)散層10的結(jié)表面16之間的距離下降，其增加了結(jié)漏電流并且因此增加了斷開(kāi)電流如果在掩埋介質(zhì)層2上的鰭片突出量Hf增加而保持硅化物層9和PN結(jié)區(qū)域16之間的距離，在沒(méi)有增加在結(jié)區(qū)域16中的結(jié)漏電流的情況下，在源極/漏極與硅化物層9之間的接觸電阻由于鰭片突出量Ef增加而下降，因此開(kāi)電流Iff增加。在上面描述的實(shí)施例中，作為實(shí)例解釋了在體襯底上形成鰭片型半導(dǎo)體3的情況，然而，還可以適用于如下配置，其中在SOI襯底上形成鰭片型半導(dǎo)體3。另外，在上述實(shí)施例中，解釋了在鰭片型半導(dǎo)體3的兩端的側(cè)壁上提供偏移隔離物7的方法，然而，偏移隔離物7可以省略。另外，作為鰭片型晶體管解釋了 N-溝道型晶體管，然而，可以通過(guò)改變?cè)诖┩ㄍＶ箤雍驮礃O/漏極中的雜質(zhì)類(lèi)型將晶體管改變成P-溝道型晶體管。雖然描述了確定的實(shí)施例，但是這些實(shí)施例僅作為實(shí)例提出，并不旨在限制本發(fā)明的范圍。實(shí)際上，這里描述的新實(shí)施例可以包括多種其它形式；另外，可以在不脫離本發(fā) 明的精神進(jìn)行這里描述的實(shí)施例的形式上的各種省略、替代和改變。所附權(quán)利要求及其等價(jià)物旨在覆蓋所有落入本發(fā)明的范圍和精神中的這樣的形式或修改。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 鰭片型半導(dǎo)體； 柵極電極，在所述鰭片型半導(dǎo)體的側(cè)表面上形成，在所述柵極電極與所述鰭片型半導(dǎo)體之間具有柵極介質(zhì)膜，其中所述鰭片型半導(dǎo)體的兩個(gè)端部被暴露； 源極/漏極，在所述鰭片型半導(dǎo)體的兩個(gè)端部中形成； 側(cè)壁隔離物，在所述源極/漏極的側(cè)表面上形成，其中所述源極/漏極中的所述鰭片型半導(dǎo)體的上部的表面被暴露；以及 硅化物層，在所述鰭片型半導(dǎo)體的上部中的所述源極/漏極的表面上形成。
2.根據(jù)權(quán)利要求I的半導(dǎo)體器件，其中在所述源極/漏極的側(cè)表面和所述柵極電極的側(cè)表面上形成所述側(cè)壁隔離物。
3.根據(jù)權(quán)利要求I的半導(dǎo)體器件，還包括在所述側(cè)壁隔離物之下形成的偏移隔離物。
4.根據(jù)權(quán)利要求I的半導(dǎo)體器件，還包括 掩埋介質(zhì)層，所述鰭片型半導(dǎo)體的下部被掩埋在所述掩埋介質(zhì)層中；以及 穿通停止層，在所述鰭片型半導(dǎo)體的下部中形成。
5.根據(jù)權(quán)利要求4的半導(dǎo)體器件，其中在結(jié)區(qū)域和所述硅化物層之間的距離為30nm或更大，所述結(jié)區(qū)域由所述源極/漏極和所述穿通停止層形成。
6.根據(jù)權(quán)利要求I的半導(dǎo)體器件，其中還包括在所述源極/漏極中的所述鰭片型半導(dǎo)體的上部上形成的半導(dǎo)體層。
7.根據(jù)權(quán)利要求6的半導(dǎo)體器件，其中所述硅化物層被形成在所述半導(dǎo)體層中。
8.根據(jù)權(quán)利要求7的半導(dǎo)體器件，其中在所述鰭片型半導(dǎo)體的上部中的所述源極/漏極沒(méi)有被所述硅化物層侵蝕。
9.根據(jù)權(quán)利要求I的半導(dǎo)體器件，其中在所述鰭片型半導(dǎo)體中的溝道區(qū)域被完全耗盡。
10.根據(jù)權(quán)利要求9的半導(dǎo)體器件，其中所述鰭片型半導(dǎo)體的鰭片寬度小于柵極長(zhǎng)度。
11.一種半導(dǎo)體器件的制造方法，所述方法包括 在半導(dǎo)體襯底上形成鰭片型半導(dǎo)體； 在所述鰭片型半導(dǎo)體的表面上形成柵極介質(zhì)膜； 在所述鰭片型半導(dǎo)體的側(cè)表面上形成柵極電極，在所述鰭片型半導(dǎo)體與所述柵極電極之間具有柵極介質(zhì)膜，其中所述鰭片型半導(dǎo)體的兩個(gè)端部被暴露； 在所述柵極電極上形成頂層； 在所述鰭片型半導(dǎo)體的兩個(gè)端部中形成源極/漏極； 在所述鰭片型半導(dǎo)體的兩個(gè)端部的側(cè)表面和所述柵極電極的側(cè)表面上形成側(cè)壁隔離物； 通過(guò)去除在所述鰭片型半導(dǎo)體的兩個(gè)端部上形成的所述側(cè)壁隔離物的上部，暴露所述鰭片型半導(dǎo)體的兩個(gè)端部的上部的表面； 在所述鰭片型半導(dǎo)體的兩個(gè)端部的上部的表面上進(jìn)行半導(dǎo)體層的選擇性外延生長(zhǎng)；以及 通過(guò)硅化所述半導(dǎo)體層在所述鰭片型半導(dǎo)體的兩個(gè)端部的上部的表面上形成硅化物層。
12.根據(jù)權(quán)利要求11的半導(dǎo)體器件的制造方法，還包括在形成所述側(cè)壁隔離物之前，在所述鰭片型半導(dǎo)體的兩個(gè)端部的側(cè)表面和所述柵極電極的側(cè)表面上形成偏移隔離物，其中 在去除在所述鰭片型半導(dǎo)體的兩個(gè)端部上形成的所述側(cè)壁隔離物的上部時(shí)，去除在所述鰭片型半導(dǎo)體的兩個(gè)端部上形成的所述偏移隔離物的上部。
13.根據(jù)權(quán)利要求12的半導(dǎo)體器件的制造方法，還包括在所述柵極電極和所述頂層上形成硬掩模，其中 在去除所述鰭片型半導(dǎo)體的兩個(gè)端部上的所述偏移隔離物和所述側(cè)壁隔離物的上部時(shí)所述硬掩模被減薄，其中所述硬掩模保留在所述頂層上 以及所述偏移隔離物和所述側(cè)壁隔離物保持完全覆蓋所述柵極電極的側(cè)表面和所述頂層的側(cè)表面。
14.根據(jù)權(quán)利要求11的半導(dǎo)體器件的制造方法，其中 在所述半導(dǎo)體襯底上形成所述鰭片型半導(dǎo)體包括 在所述半導(dǎo)體襯底上形成帽蓋層，以及 用所述帽蓋層作為掩模蝕刻所述半導(dǎo)體襯底。
15.根據(jù)權(quán)利要求11的半導(dǎo)體器件的制造方法，還包括在所述半導(dǎo)體襯底上形成掩模介質(zhì)層以便暴露所述鰭片型半導(dǎo)體的上部并且掩埋所述鰭片型半導(dǎo)體的下部。
16.根據(jù)權(quán)利要求15的半導(dǎo)體器件的制造方法，還包括基于當(dāng)將雜質(zhì)垂直注射到所述掩埋介質(zhì)層時(shí)的大角度散射，在所述鰭片型半導(dǎo)體的下部中形成穿通停止層。
17.根據(jù)權(quán)利要求16的半導(dǎo)體器件的制造方法，其中在結(jié)區(qū)域和所述硅化物層之間的距離為30nm或更大，所述結(jié)區(qū)域由所述源極/漏極和所述穿通停止層形成。
18.根據(jù)權(quán)利要求11的半導(dǎo)體器件的制造方法，其中在所述鰭片型半導(dǎo)體的上部中的所述源極/漏極不受所述硅化物層侵蝕。
19.根據(jù)權(quán)利要求11的半導(dǎo)體器件的制造方法，其中在所述鰭片型半導(dǎo)體中的溝道區(qū)域被完全耗盡。
20.根據(jù)權(quán)利要求19的半導(dǎo)體器件的制造方法，其中所述鰭片型半導(dǎo)體的鰭片寬度小于柵極長(zhǎng)度。
全文摘要
本發(fā)明涉及半導(dǎo)體器件及半導(dǎo)體器件的制造方法。根據(jù)一個(gè)實(shí)施例，一種半導(dǎo)體器件包括鰭片型半導(dǎo)體、在鰭片型半導(dǎo)體的側(cè)表面上形成的柵極電極，在鰭片型半導(dǎo)體和柵極電極之間具有柵極介質(zhì)膜，其中鰭片型半導(dǎo)體的兩個(gè)端部被暴露、在鰭片型半導(dǎo)體的兩個(gè)端部中形成的源極/漏極、在源極/漏極的側(cè)表面和柵極電極的側(cè)表面上形成的偏移隔離物，其中鰭片型半導(dǎo)體的上部分的表面被暴露、以及在鰭片型半導(dǎo)體的上部中的源極/漏極的表面上形成的硅化物層。
文檔編號(hào)H01L21/336GK102956705SQ201210243359
公開(kāi)日2013年3月6日 申請(qǐng)日期2012年7月13日 優(yōu)先權(quán)日2011年8月24日
發(fā)明者岡野王俊 申請(qǐng)人:株式會(huì)社 東芝