專利名稱：一種基于平面應變SiGe HBT器件的BiCMOS集成器件及制備方法
技術領域：
本發(fā)明屬于半導體集成電路技術領域，尤其涉及一種基于平面應變SiGeHBT器件的BiCMOS集成器件及制備方法。
背景技術：
半導體集成電路技術是高科技和信息產(chǎn)業(yè)的核心技術，已成為衡量一個國家科學技術水平、綜合國力和國防力量的重要標志，而以集成電路為代表的微電子技術則是半導 體技術的關鍵。半導體產(chǎn)業(yè)是國家的基礎性產(chǎn)業(yè)，其之所以發(fā)展得如此之快，除了技術本身對經(jīng)濟發(fā)展的巨大貢獻之外，還與它廣泛的應用性有關。英特爾(Intel)創(chuàng)始人之一戈登 摩爾(Gordon Moore)于1965年提出了 “摩爾定律”，該定理指出集成電路芯片上的晶體管數(shù)目，約每18個月增加I倍，性能也提升I倍。多年來，世界半導體產(chǎn)業(yè)始終遵循著這條定律不斷地向前發(fā)展，尤其是Si基集成電路技術，發(fā)展至今，全世界數(shù)以萬億美元的設備和技術投入，已使Si基工藝形成了非常強大的產(chǎn)業(yè)能力。2004年2月23日英特爾首席執(zhí)行官克萊格 貝瑞特在東京舉行的全球信息峰會上表示，摩爾定律將在未來15到20年依然有效，然而推動摩爾定律繼續(xù)前進的技術動力是不斷縮小芯片的特征尺寸。目前，國外45nm技術已經(jīng)進入規(guī)模生產(chǎn)階段，32nm技術處在導入期，按照國際半導體技術發(fā)展路線圖ITRS，下一個節(jié)點是22nm。不過，隨著集成電路技術的繼續(xù)發(fā)展，芯片的特征尺寸不斷縮小，在Si芯片制造工業(yè)微型化進程中面臨著材料物理屬性，制造工藝技術，器件結構等方面極限的挑戰(zhàn)。比如當特征尺寸小于IOOnm以下時由于隧穿漏電流和可靠性等問題,傳統(tǒng)的柵介質材料SiO2無法滿足低功耗的要求；納米器件的短溝道效應和窄溝道效應越發(fā)明顯，嚴重影響了器件性能；傳統(tǒng)的光刻技術無法滿足日益縮小的光刻精度。因此傳統(tǒng)Si基工藝器件越來越難以滿足設計的需要。為了滿足半導體技術的進一步發(fā)展需要，大量的研究人員在新結構、新材料以及新工藝方面的進行了深入的研究，并在某些領域的應用取得了很大進展。這些新結構和新材料對器件性能有較大的提高，可以滿足集成電路技術繼續(xù)符合“摩爾定理”迅速發(fā)展的需要。因此，目前工業(yè)界在制造大規(guī)模集成電路尤其是數(shù)?；旌霞呻娐窌r，仍然采用Si BiCMOS 或者 SiGe BiCMOS 技術(Si BiCMOS 為 Si 雙極晶體管BJT+Si CMOS, SiGe BiCMOS為SiGe異質結雙極晶體管HBT+Si CMOS)。

發(fā)明內容
本發(fā)明的目的在于利用在一個SOI襯底片上制備應變SiGe平面溝道PMOS器件、應變SiGe平面溝道NMOS器件和雙多晶SiGe HBT器件，構成基于平面應變SiGe HBT器件的BiCMOS集成器件及電路，以實現(xiàn)器件與集成電路性能的最優(yōu)化。
本發(fā)明的目的在于提供一種基于平面應變SiGe HBT器件的BiCMOS集成器件，所述BiCMOS集成器件采用雙多晶SiGe HBT器件，應變SiGe平面溝道NMOS器件和應變SiGe平面溝道PMOS器件。進一步、NMOS器件導電溝道為應變SiGe材料，沿溝道方向為張應變。進一步、PMOS器件導電溝道為應變SiGe材料，沿溝道方向為壓應變。
·
進一步、PMOS器件采用量子阱結構。進一步、SiGe HBT器件的發(fā)射極和基極采用多晶硅接觸。進一步、SiGe HBT器件的基區(qū)為應變SiGe材料。本發(fā)明的另一目的在于提供一種基于平面應變SiGe HBT器件的BiCMOS集成器件的制備方法，包括如下步驟第一步、選取兩片N型摻雜的Si片，其中兩片摻雜濃度均為f5X1015cm_3，對兩片Si片表面進行氧化，氧化層厚度為0.;將其中的一片作為上層的基體材料，并在該基體材料中注入氫，將另一片作為下層的基體材料；采用化學機械拋光(CMP)工藝對兩個氧化層表面進行拋光；第二步、將兩片Si片氧化層相對置于超高真空環(huán)境中在350 480°C的溫度下實現(xiàn)鍵合；將鍵合后的Si片溫度升高100 200°C，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進行剝離，保留IOOlOOnm的Si材料，并在其斷裂表面進行化學機械拋光(CMP)，形成SOI襯底；第三步、光刻雙極器件有源區(qū)，在該區(qū)域干法刻蝕出深度為的深槽；利用化學汽相淀積(CVD)的方法，在600 750°C，在該區(qū)域上生長Si外延層，厚度為2 3iim，N型摻雜，摻雜濃度為1父1016 1父1017(^_3，作為集電區(qū)；第四步、利用化學汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為10(T200nm的SiN層；光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域，在襯底表面生長三層材料第一層是SiGe層，Ge組分為15 25%，厚度為2(T60nm，P型摻雜，摻雜濃度為5X IO18 5X 1019cnT3，作為基區(qū)；第二層是未摻雜的本征Si層，厚度為l(T20nm ;第三層是未摻雜的本征Poly-Si層，厚度為200 300nm，作為基極和發(fā)射區(qū)；第五步、利用化學汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的5102層和一層厚度為10(T200nm的SiN層；光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5 u m的深槽，利用化學汽相淀積(CVD)方法，在600 800°C，在深槽內填充SiO2 ；第六步、用濕法刻蝕掉表面的SiO2和SiN層，再利用化學汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為100 200鹽的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為18(T300nm的淺槽，利用化學汽相淀積(CVD)方法，在600 800°C，在淺槽內填充SiO2 ;第七步、用濕法刻蝕掉表面的SiO2和SiN層，再利用化學汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為100 200鹽的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為215 325nm的淺槽，利用化學汽相淀積(CVD)方法，在600 800°C，在淺槽內填充SiO2 ;
第八步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為30(T500nm的SiO2層；光刻基極區(qū)域，對該區(qū)域進行P型雜質注入，使基極接觸區(qū)摻雜濃度為I X IO19 I X IO20Cm-3,形成基極接觸區(qū)域；第九步、光刻發(fā)射區(qū)域，對該區(qū)域進行N型雜質注入，使摻雜濃度為I X IO17 5 X IO17CnT3,形成發(fā)射區(qū)；
第十步、光刻集電極區(qū)域，并利用化學機械拋光(CMP)的方法，去除集電極區(qū)域的本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質注入，使集電極接觸區(qū)摻雜濃度為
IX IO19 lX102°cnT3，形成集電極接觸區(qū)域；并對襯底在950 1100°C溫度下，退火15 120s，進行雜質激活，形成SiGe HBT器件；第^^一步、光刻MOS有源區(qū)，利用干法刻蝕工藝，在MOS有源區(qū)刻蝕出深度為300 400nm的淺槽，利用化學汽相淀積(CVD)方法，在600 750°C，在該淺槽中連續(xù)生長三層材料第一層是厚度為280 380nm的N型Si緩沖層，該層摻雜濃度為I 5 X IO15CnT3 ；第二層是厚度為10 15nm的N型SiGe外延層，該層Ge組分為15 30 %，摻雜濃度為I 5 X IO16CnT3 ;第三層是厚度為3 5nm的本征弛豫Si層；第十二步、利用化學汽相淀積(CVD)方法，在600 800°C，在外延材料表面淀積一層厚度為300 500nm的SiO2層；光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到I 5X IO17CnT3 ;光刻NMOS器件有源區(qū)，利用離子注入工藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I 5X IO17CnT3 ；第十三步、利用濕法刻蝕，刻蝕掉表面的SiO2層，利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層厚度為3 5nm的SiN層作為柵介質和一層厚度為300 500nm的本征Poly-Si層，光刻Poly-Si柵和柵介質，形成22 350nm長的偽柵；第十四步、利用離子注入，分別對NMOS器件有源區(qū)和PMOS器件有源區(qū)進行N型和P型離子注入，形成N型輕摻雜源漏結構(N-LDD)和P型輕摻雜源漏結構(P-LDD)，摻雜濃度均為 I 5 X IO18Cm 3 ；第十五步、利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層厚度為5 15nm的SiO2層，利用干法刻蝕工藝，刻蝕掉表面的SiO2層，保留Poly-Si柵和柵介質側面的SiO2，形成側墻；第十六步、光刻出PMOS器件有源區(qū)，利用離子注入技術自對準形成PMOS器件的源漏區(qū)；反刻出NMOS器件有源區(qū)，利用離子注入技術自對準形成NMOS器件的源漏區(qū)；將襯底在950 1100°C溫度下，退火15 120s，進行雜質激活；第十七步、用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層SiO2，厚度為30(T500nm，利用化學機械拋光(CMP)技術，將SiO2平坦化到柵極表面；第十八步、利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓印，在襯底表面生長一層厚度為2 5nm的氧化鑭La2O3 ;在襯底表面派射一層金屬鶴(W),最后利用化學機械拋光(CMP)技術將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去；第十九步、利用化學汽相淀積(CVD)方法，在600 800°C，表面生長一層SiO2層，并光刻引線孔；第二十步、金屬化、光刻引線，形成漏極、源極和柵極以及發(fā)射極、基極、集電極金屬引線，構成MOS導電溝道為22 350nm的基于平面應變SiGe HBT器件的BiCMOS集成器件。進一步、該制備方法中基于平面應變SiGe HBT器件的BiCMOS集成器件制造過程中所涉及的化學汽相淀積(CVD)工藝溫度，最高溫度小于等于800°C。進一步、基區(qū)厚度根據(jù)第四步SiGe的外延層厚度來決定，取20 60nm。本發(fā)明的另一目的在于提供一種基于平面應變SiGe HBT器件的BiCMOS集成電路的制備方法，包括如下步驟步驟1，SOI襯底材料制備的實現(xiàn)方法為(Ia)選取N型摻雜濃度為IX IO15CnT3的Si片，對其表面進行氧化，氧化層厚度為 I Pm，作為上層的基體材料，并在該基體材料中注入氫；(Ib)選取N型摻雜濃度為IX IO15CnT3的Si片，對其表面進行氧化，氧化層厚度為
1u m,作為下層的基體材料；(Ic)采用化學機械拋光(CMP)工藝，分別對下層和注入氫后的上層基體材料表面進行拋光處理；( Id)將拋光處理后的下層和上層基體材料表面氧化層相對緊貼，置于超高真空環(huán)境中在350°C溫度下實現(xiàn)鍵合；(Ie)將鍵合后的基片溫度升高200°C，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進行剝離，保留IOOnm的Si材料，并在該斷裂表面進行化學機械拋光(CMP)，形成SOI結構；步驟2，外延材料制備的實現(xiàn)方法為(2a)光刻雙極器件有源區(qū)，在該區(qū)域干法刻蝕出深度為2 U m的深槽；(2b)利用化學汽相淀積(CVD)的方法，在600°C，在該深槽中上生長一層厚度為
2ii m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO16CnT3 ；(2c)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2層和一層厚度為IOOnm的SiN層；(2a)利用化學汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長一層厚度為250nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為 I X IO16CnT3 ；(2d)光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域；(2e)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ；(2f)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度IOnm的未摻雜的本征Si層；(2g)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度200nm的未摻雜的本征Poly-Si層；步驟3，器件深槽隔離制備的實現(xiàn)方法為(3a)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(3b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(3c)光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5pm的深槽；
(3d)利用化學汽相淀積(CVD)方法，在600°C，在深槽內填充SiO2，形成器件深槽隔離；步驟4，集電極淺槽隔離制備的實現(xiàn)方法為(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(4c)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺 槽；(4e)利用化學汽相淀積(CVD)方法，在600°C，在淺槽內填充SiO2，形成集電極淺槽隔離；步驟5，基極淺槽隔離制備的實現(xiàn)方法為(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(5c)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為215nm的淺槽；(5e)利用化學汽相淀積(CVD)方法，在600°C，在淺槽內填充SiO2，形成基極淺槽隔離；步驟6，SiGe HBT形成的實現(xiàn)方法為(6a)用濕法刻蝕掉表面的SiO2和SiN層；(6b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(6c)光刻基極區(qū)域，對該區(qū)域進行P型雜質注入，使接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極；(6d)光刻發(fā)射區(qū)，對該區(qū)域進行N型雜質注入，使摻雜濃度為I X IO17Cm-3,形成發(fā)射區(qū)；(6e)光刻集電極區(qū)域，并利用化學機械拋光(CMP)的方法，去除集電極區(qū)域的本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質注入，使集電極接觸區(qū)摻雜濃度為
IX IO19CnT3,形成集電極；(6f)對襯底在950°C溫度下，退火120s，進行雜質激活，形成SiGe HBT ；步驟7，MOS有源區(qū)制備的實現(xiàn)方法為(7a)光刻MOS有源區(qū)；(7b)利用干法刻蝕工藝，在MOS有源區(qū)刻蝕出深度為300nm的淺槽；(7c)利用化學汽相淀積(CVD)方法，在600°C，在淺槽中生長厚度為280nm的N型Si緩沖層，該層摻雜濃度為I X IO15CnT3 ；(7d)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面生長厚度為IOnm的N型SiGe外延層，該層Ge組分為15%，摻雜濃度為I X IO16CnT3 ；(7e)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面生長厚度為3nm的本征弛豫型Si帽層；步驟8，NMOS器件和PMOS器件形成的實現(xiàn)方法為(8a)利用化學汽相淀積(CVD)方法，在600°C，在襯底上生長一層300nm的SiO2 ；(8b)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到 I X IO17CnT3 ；(Sc)光刻NMOS器件有源區(qū)，利用離子注入工藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I X IO17CnT3 ；·(8d)利用化學汽相淀積(CVD)方法，在600°C，在表面生長一層厚度為3nm的SiN層；(8e)利用化學汽相淀積(CVD)方法，在600°C，在SiN層上生長一層300nm的多晶硅；(8f)光刻Poly-Si柵和柵介質,形成22nm長的偽柵；(8g)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成N型輕摻雜源漏結構(N-LDD)，摻雜濃度為I X IO18CnT3 ；(8h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成P型輕摻雜源漏結構(P-LDD)，摻雜濃度為I X IO18CnT3 ；(8i)在襯底表面，利用化學汽相淀積(CVD)方法，在600°C，生長一層SiO2，厚度為10nm，隨后利用干法刻蝕工藝光刻掉多余的SiO2，保留柵極側壁SiO2，形成側墻；(Sj)光刻出PMOS器件有源區(qū)，利用離子注入技術自對準形成PMOS器件的源漏區(qū)；(Sk)光刻出NMOS器件有源區(qū)，利用離子注入技術自對準形成NMOS器件的源漏區(qū)；(81)將襯底在950°C溫度下，退火120s，進行雜質激活；步驟9，MOS器件柵制備的實現(xiàn)方法為(9a)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2層，SiO2厚度為300nm厚度；(9b)利用化學機械拋光(CMP)方法，對表面進行平坦化至柵極水平；(9c)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓?。?9d)在襯底表面生長一層厚度為2nm的氧化鑭(La2O3)；(9e)在襯底表面派射一層金屬鶴(W);(9f)利用化學機械拋光(CMP)技術將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去；步驟10，構成BiCMOS集成電路的實現(xiàn)方法為(IOa)利用化學汽相淀積(CVD)方法，在600°C，在表面生長一層SiO2層；(IOb)光刻引線孔；(IOc)金屬化；(IOd)光刻引線，形成MOS器件的漏極、源極和柵極，以及雙極晶體管發(fā)射極、基極和集電極金屬引線，構成MOS導電溝道為22nm的基于平面應變SiGe HBT器件的BiCMOS集成器件及電路。本發(fā)明具有如下優(yōu)點:I.本發(fā)明制備的基于平面應變SiGe HBT器件的BiCMOS器件結構中采用了輕摻雜源漏(LDD)結構，有效地抑制了熱載流子對器件性能的影響；2.本發(fā)明制備的平面應變SiGe HBT器件的BiCMOS在PMOS器件結構中都采用了量子阱結構，能有效地把空穴限制在SiGe層內，減少 了界面散射，提高了器件的頻率、電流驅動能力等電學性能；3.本發(fā)明制備的基于平面應變SiGe HBT器件的BiCMOS器件采用了高K柵介質，提高了 MOS器件的柵控能力，增強了器件的電學性能；4.本發(fā)明制備基于平面應變SiGe HBT器件的BiCMOS器件過程中涉及的最高溫度為800°C，低于引起應變SiGe溝道應力弛豫的工藝溫度，因此該制備方法能有效地保持應變SiGe溝道應力，提高集成電路的性能；5.本發(fā)明制備的基于平面應變SiGe HBT器件的BiCMOS中，在制備NMOS器件和PMOS器件柵電極時采用了金屬柵鑲嵌工藝(damascene process),該工藝中使用了金屬鶴(W)作為金屬電極，降低了柵電極的電阻，提高了器件設計的靈活性和可靠性；6.本發(fā)明制備的應變SiGe回型溝道Si基BiCMOS集成器件中采用了 SOI襯底，降低了 MOS器件與電路的功耗和開啟電壓，提高了器件與電路的可靠性。


圖I是本發(fā)明提供的基于平面應變SiGe HBT器件的BiCMOS集成器件及電路制備方法的實現(xiàn)流程圖。
具體實施例方式為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明實施例提供了一種基于平面應變SiGe HBT器件的BiCMOS集成器件，所述BiCMOS集成器件采用雙多晶SiGe HBT器件，應變SiGe平面溝道NMOS器件和應變SiGe平面溝道PMOS器件。作為本發(fā)明實施例的一優(yōu)化方案，NMOS器件導電溝道為應變SiGe材料，沿溝道方向為張應變。作為本發(fā)明實施例的一優(yōu)化方案，PMOS器件導電溝道為應變SiGe材料，沿溝道方向為壓應變。作為本發(fā)明實施例的一優(yōu)化方案，PMOS器件采用量子阱結構。作為本發(fā)明實施例的一優(yōu)化方案，SiGe HBT器件的發(fā)射極和基極采用多晶硅接觸。作為本發(fā)明實施例的一優(yōu)化方案，SiGe HBT器件的基區(qū)為應變SiGe材料。以下參照附圖1，對本發(fā)明制備22 350nm溝道長度的基于平面應變SiGeHBT器件的BiCMOS集成器件及電路的工藝流程作進一步詳細描述。實施例I :制備溝道長度為22nm的基于平面應變SiGe HBT器件的BiCMOS集成器件及電路，具體步驟如下步驟1，SOI襯底材料制備。(Ia)選取N型摻雜濃度為lX1015cm_3的Si片，對其表面進行氧化，氧化層厚度為I Pm，作為上層的基體材料，并在該基體材料中注入氫；(Ib)選取N型摻雜濃度為IXlO15Cm-3的Si片，對其表面進行氧化，氧化層厚度為
1u m,作為下層的基體材料；(Ic)采用化學機械拋光(CMP)工藝，分別對下層和注入氫后的上層基體材料表面、進行拋光處理；(Id)將拋光處理后的下層和上層基體材料表面氧化層相對緊貼，置于超高真空環(huán)境中在350° C溫度下實現(xiàn)鍵合；(Ie)將鍵合后的基片溫度升高200°C，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進行剝離，保留IOOnm的Si材料，并在該斷裂表面進行化學機械拋光(CMP)，形成SOI結構。步驟2，外延材料制備。(2a)光刻雙極器件有源區(qū)，在該區(qū)域干法刻蝕出深度為2 Pm的深槽；(2b)利用化學汽相淀積(CVD)的方法，在600°C，在該深槽中上生長一層厚度為
2ii m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO16CnT3 ；(2c)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2層和一層厚度為IOOnm的SiN層；(2d)光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域；(2e)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ；(2f)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度IOnm的未摻雜的本征Si層；(2g)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度200nm的未摻雜的本征Poly-Si層。步驟3，器件深槽隔離制備。(3a)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(3b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(3c)光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5pm的深槽；(3d)利用化學汽相淀積(CVD)方法，在600°C，在深槽內填充SiO2，形成器件深槽隔離。步驟4，集電極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(4c)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽；(4e)利用化學汽相淀積(CVD)方法，在600°C，在淺槽內填充SiO2，形成集電極淺槽隔離。步驟5，基極淺槽隔離制備。(5a)用濕法刻蝕掉表面的SiO2和SiN層； (5b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(5c)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為215nm的淺槽；(5e)利用化學汽相淀積(CVD)方法，在600°C，在淺槽內填充SiO2，形成基極淺槽隔離。步驟6，SiGe HBT 形成。(6a)用濕法刻蝕掉表面的SiO2和SiN層；(6b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(6c)光刻基極區(qū)域，對該區(qū)域進行P型雜質注入，使接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極；(6d)光刻發(fā)射區(qū)，對該區(qū)域進行N型雜質注入，使摻雜濃度為I X IO17Cm-3,形成發(fā)射區(qū)；(6e)光刻集電極區(qū)域，并利用化學機械拋光(CMP)的方法，去除集電極區(qū)域的本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極；(6f)對襯底在950°C溫度下，退火120s，進行雜質激活，形成SiGe HBT0步驟7，MOS有源區(qū)制備。(7a)光刻MOS有源區(qū)；(7b)利用干法刻蝕工藝，在MOS有源區(qū)刻蝕出深度為300nm的淺槽；(7c)利用化學汽相淀積(CVD)方法，在600°C，在淺槽中生長厚度為280nm的N型Si緩沖層，該層摻雜濃度為I X IO15CnT3 ；(7d)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面生長厚度為IOnm的N型SiGe外延層，該層Ge組分為15%，摻雜濃度為I X IO16CnT3 ；(7e)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面生長厚度為3nm的本征弛豫型Si帽層。步驟8，NMOS器件和PMOS器件形成。(8a)利用化學汽相淀積(CVD)方法，在600°C，在襯底上生長一層300nm的SiO2 ；
(8b)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到 I X IO17CnT3 ；(Sc)光刻NMOS器件有源區(qū)，利用離子注入工藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I X IO17CnT3 ；(8d)利用化學汽相淀積(CVD)方法，在600°C，在表面生長一層厚度為3nm的SiN層；(8e)利用化學汽相淀積(CVD)方法，在600°C，在SiN層上生長一層300nm的多晶硅；(8f)光刻Poly-Si柵和柵介質,形成22nm長的偽柵；(8g)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成N型輕摻雜源漏結構(N-LDD)，摻雜濃度為I X IO18CnT3 ；·(8h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成P型輕摻雜源漏結構(P-LDD)，摻雜濃度為I X IO18CnT3 ；(8i)在襯底表面，利用化學汽相淀積(CVD)方法，在600°C，生長一層SiO2，厚度為10nm，隨后利用干法刻蝕工藝光刻掉多余的SiO2，保留柵極側壁SiO2，形成側墻；(8j)光刻出PMOS器件有源區(qū)，利用離子注入技術自對準形成PMOS器件的源漏區(qū)；(8k)光刻出NMOS器件有源區(qū)，利用離子注入技術自對準形成NMOS器件的源漏區(qū)；(81)將襯底在950°C溫度下，退火120s，進行雜質激活。步驟9，MOS器件柵制備。(9a)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2層，SiO2厚度為300nm厚度；(9b)利用化學機械拋光(CMP)方法，對表面進行平坦化至柵極水平；(9c)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓??；(9d)在襯底表面生長一層厚度為2nm的氧化鑭(La2O3)；(9e)在襯底表面派射一層金屬鶴(W);(9f)利用化學機械拋光(CMP)技術將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去。步驟10，構成BiCMOS集成電路。(I Oa)利用化學汽相淀積(CVD)方法，在600°C，在表面生長一層SiO2層；(IOb)光刻引線孔；(IOc)金屬化；(IOd)光刻引線，形成MOS器件的漏極、源極和柵極，以及雙極晶體管發(fā)射極、基極和集電極金屬引線，構成MOS導電溝道為22nm的基于平面應變SiGe HBT器件的BiCMOS集成器件及電路。實施例2 :制備溝道長度為130nm的基于平面應變SiGe HBT器件的BiCMOS集成器件及電路，具體步驟如下步驟1，SOI襯底材料制備。
(Ia)選取N型摻雜濃度為3X IO15CnT3的Si片，對其表面進行氧化，氧化層厚度為0. 7 ym，作為上層的基體材料，并在該基體材料中注入氫；(Ib)選取N型摻雜濃度為3X IO15cnT3的Si片，對其表面進行氧化，氧化層厚度為0. 7 u m,作為下層的基體材料；(Ic)采用化學機械拋光(CMP)工藝，分別對下層和注入氫后的上層基體材料表面進行拋光處理；(Id)將拋光處理后的下層和上層基體材料表面氧化層相對緊貼，置于超高真空環(huán)境中在420°C溫度下實現(xiàn)鍵合；(Ie)將鍵合后的基片溫度升高150°C，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進行剝離，保留150nm的Si材料，并在該斷裂表面進行化學機械拋光(CMP)，形成SOI結構。 步驟2,外延材料制備。(2a)光刻雙極器件有源區(qū)，在該區(qū)域干法刻蝕出深度為2. 5 y m的深槽；(2b)利用化學汽相淀積(CVD)的方法，在700°C，在該深槽中上生長一層厚度為2. 5 ii m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為5 X IO16CnT3 ；(2c)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為240nm的SiO2層和一層厚度為150nm的SiN層；(2d)光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域；(2e)利用化學汽相淀積(CVD)的方法，在700°C，在襯底上生長一層厚度為40nm的SiGe層，作為基區(qū)，該層Ge組分為20%，摻雜濃度為IX 1019cm_3 ;(2f)利用化學汽相淀積(CVD)的方法，在700°C，在襯底上生長一層厚度15nm的未摻雜的本征Si層；(2g)利用化學汽相淀積(CVD)的方法，在700°C，在襯底上生長一層厚度240nm的未摻雜的本征Poly-Si層。步驟3，器件深槽隔離制備。(3a)利用化學汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層；(3b)利用化學汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層；(3c)光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5pm的深槽；(3d)利用化學汽相淀積(CVD)方法，在700°C，在淺槽內填充SiO2，形成器件深槽隔離。步驟4，集電極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層；(4c)利用化學汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層；(4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為240nm的淺槽；(4e)利用化學汽相淀積(CVD)方法，在700°C，在淺槽內填充SiO2，形成集電極淺槽隔離。步驟5，基極淺槽隔離制備。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層；(5c)利用化學汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層；、
(5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為260nm的淺槽；(5e)利用化學汽相淀積(CVD)方法，在700°C，在淺槽內填充SiO2，形成基極淺槽隔離。步驟6，SiGe HBT 形成。(6a)用濕法刻蝕掉表面的SiO2和SiN層；(6b)利用化學汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為400nm 的 SiO2 層；(6c)光刻基極區(qū)域，對該區(qū)域進行P型雜質注入，使接觸區(qū)摻雜濃度為5 X IO19CnT3,形成基極；(6d)光刻發(fā)射區(qū)，對該區(qū)域進行N型雜質注入，使摻雜濃度為3 X 1017cm_3，形成發(fā)射區(qū)；(6e)光刻集電極區(qū)域，并利用化學機械拋光(CMP)的方法，去除集電極區(qū)域的本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質注入，使集電極接觸區(qū)摻雜濃度為5 X IO19CnT3,形成集電極；(6f)對襯底在1000°C溫度下，退火60s，進行雜質激活，形成SiGe HBT0步驟7，MOS有源區(qū)制備。(7a)光刻MOS有源區(qū)；(7b)利用干法刻蝕工藝，在MOS有源區(qū)刻蝕出深度為350nm的淺槽；(7c)利用化學汽相淀積(CVD)方法，在700°C，在淺槽中生長厚度為330nm的N型Si緩沖層，該層摻雜濃度為3X IO15CnT3 ；(7d)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面生長厚度為12nm的N型SiGe外延層，該層Ge組分為20%，摻雜濃度為3 X IO16CnT3 ；(7e)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面生長厚度為4nm的本征弛豫型Si帽層。步驟8，NMOS器件和PMOS器件形成。(8a)利用化學汽相淀積(CVD)方法，在700°C，在襯底上生長一層400nm的SiO2 ；(8b)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到 3 X IO17cnT3;(Sc)光刻NMOS器件有源區(qū)，利用離子注入工藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為3 X IO17CnT3 ；
(8d)利用化學汽相淀積(CVD)方法，在700°C，在表面生長一層厚度為4nm的SiN層；(8e)利用化學汽相淀積(CVD)方法，在700°C，在SiN層上生長一層400nm的多晶硅；(8f)光刻Poly-Si柵和柵介質,形成130nm長的偽柵；(8g)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成N型輕摻雜源漏結構(N-LDD)，摻雜濃度為3X IO18CnT3 ；(8h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P 型離子注入，形成P型輕摻雜源漏結構(P-LDD)，摻雜濃度為3X IO18CnT3 ；(8i)在襯底表面，利用化學汽相淀積(CVD)方法，在700°C，生長一層SiO2，厚度為15nm，隨后利用干法刻蝕工藝光刻掉多余的SiO2，保留柵極側壁SiO2，形成側墻；(Sj)光刻出PMOS器件有源區(qū)，利用離子注入技術自對準形成PMOS器件的源漏區(qū)；(Sk)光刻出NMOS器件有源區(qū)，利用離子注入技術自對準形成NMOS器件的源漏區(qū)；(81)將襯底在1000°C溫度下，退火60s，進行雜質激活。步驟9，MOS器件柵制備。(9a)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層SiO2層，SiO2厚度為400nm厚度；(9b)利用化學機械拋光(CMP)方法，對表面進行平坦化至柵極水平；(9c)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓印；(9d)在襯底表面生長一層厚度為4nm的氧化鑭(La2O3)；(9e)在襯底表面派射一層金屬鶴(W);(9f)利用化學機械拋光(CMP)技術將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去。步驟10，構成BiCMOS集成電路。(IOa)利用化學汽相淀積(CVD)方法，在700°C，在表面生長一層SiO2層；(IOb)光刻引線孔；(IOc)金屬化；(IOd)光刻引線，形成MOS器件的漏極、源極和柵極，以及雙極晶體管發(fā)射極、基極和集電極金屬引線，構成MOS導電溝道為130nm的基于平面應變SiGe HBT器件的BiCMOS集成器件及電路。實施例3:制備溝道長度為350nm的基于平面應變SiGe HBT器件的BiCMOS集成器件及電路，具體步驟如下步驟1，SOI襯底材料制備。(Ia)選取N型摻雜濃度為5 X IO15CnT3的Si片，對其表面進行氧化，氧化層厚度為0. 5um,作為上層的基體材料，并在該基體材料中注入氫；(Ib)選取N型摻雜濃度為5X IO15CnT3的Si片，對其表面進行氧化，氧化層厚度為0. 5 u m,作為下層的基體材料；
(Ic)采用化學機械拋光(CMP)工藝，分別對下層和注入氫后的上層有源層基體材料表面進行拋光處理；( Id)將拋光處理后的下層和上層基體材料表面氧化層相對緊貼，置于超高真空環(huán)境中在480°C溫度下實現(xiàn)鍵合；(Ie)將鍵合后的基片溫度升高100°C，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進行剝離，保留200nm的Si材料，并在該斷裂表面進行化學機械拋光(CMP)，形成SOI結構。步驟2，外延材料制備。(2a)光刻雙極器件有源區(qū)，在該區(qū)域干法刻蝕出深度為3 Pm的深槽；

(2b)利用化學汽相淀積(CVD)的方法，在750°C，在該深槽中上生長一層厚度為
3ii m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO17CnT3 ；(2c)利用化學汽相淀積(CVD)的方法，在750°C，在襯底表面淀積一層厚度為300nm的SiO2層和一層厚度為200nm的SiN層；(2d)光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域；(2e)利用化學汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度為60nm的SiGe層，作為基區(qū)，該層Ge組分為25%，摻雜濃度為5 X1019cm_3 ；(2f)利用化學汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度20nm的未摻雜的本征Si層；(2g)利用化學汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度300nm的未摻雜的本征Poly-Si層。步驟3，器件深槽隔離制備。(3a)利用化學汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(3b)利用化學汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(3c)光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5pm的深槽；(3d)利用化學汽相淀積(CVD)方法，在800°C，在淺槽內填充SiO2，形成器件深槽隔離。步驟4，集電極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(4c)利用化學汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為300nm的淺槽；(4e)利用化學汽相淀積(CVD)方法，在800°C，在淺槽內填充SiO2，形成集電極淺槽隔離。步驟5，基極淺槽隔離制備。
(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(5c)利用化學汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為325nm的淺槽；(5e)利用化學汽相淀積(CVD)方法，在800°C，在淺槽內填充SiO2，形成基極淺槽隔離。步驟6，SiGe HBT 形成。、
(6a)用濕法刻蝕掉表面的SiO2和SiN層；(6b)利用化學汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為500nm 的 SiO2 層；(6c)光刻基極區(qū)域，對該區(qū)域進行P型雜質注入，使接觸區(qū)摻雜濃度為I X 102°cnT3,形成基極；(6d);光刻發(fā)射區(qū)，對該區(qū)域進行N型雜質注入，使摻雜濃度為5 X 1017cm_3，形成發(fā)射區(qū)；(6e)光刻集電極區(qū)域，并利用化學機械拋光(CMP)的方法，去除集電極區(qū)域的本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質注入，使集電極接觸區(qū)摻雜濃度為
IX 102°cnT3,形成集電極；(6f)對襯底在1100°C溫度下，退火15s，進行雜質激活，形成SiGe HBT0步驟7，MOS有源區(qū)制備。(7a)光刻MOS有源區(qū)；(7b)利用干法刻蝕工藝，在MOS有源區(qū)刻蝕出深度為400nm的淺槽；(7c)利用化學汽相淀積(CVD)方法，在750°C，在淺槽中生長厚度為380nm的N型Si緩沖層，該層摻雜濃度為5X IO15CnT3 ；(7d)利用化學汽相淀積(CVD)方法，在750°C，在襯底表面生長厚度為15nm的N型SiGe外延層，該層Ge組分為30%，摻雜濃度為5 X IO16CnT3 ；(7e)利用化學汽相淀積(CVD)方法，在750°C，在襯底表面生長厚度為5nm的本征弛豫型Si帽層。步驟8，NMOS器件和PMOS器件形成。(8a)利用化學汽相淀積(CVD)方法，在800°C，在襯底上生長一層500nm的SiO2 ；(8b)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到 5 X IO17cnT3;(Sc)光刻NMOS器件有源區(qū)，利用離子注入工藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為5 X IO17CnT3 ；(8d)利用化學汽相淀積(CVD)方法，在800°C，在表面生長一層厚度為5nm的SiN層；(8e)利用化學汽相淀積(CVD)方法，在800°C，在SiN層上生長一層500nm的多晶硅；
(8f)光刻Poly-Si柵和柵介質,形成350nm長的偽柵；(8g)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成N型輕摻雜源漏結構(N-LDD)，摻雜濃度為5X IO18CnT3 ；(8h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成P型輕摻雜源漏結構(P-LDD)，摻雜濃度為5X IO18CnT3 ；(8i)在襯底表面，利用化學汽相淀積(CVD)方法，在800°C，生長一層SiO2，厚度為5nm，隨后利用干法刻蝕工藝光刻掉多余的SiO2，保留柵極側壁SiO2，形成側墻；(8j)光刻出PMOS器件有源區(qū)，利用離子注入技術自對準形成PMOS器件的源漏區(qū)；(Sk)光刻出NMOS器件有源區(qū)，利用離子注入技術自對準形成NMOS器件的源漏·區(qū)；(81)將襯底在1100°C溫度下，退火15s，進行雜質激活。步驟9，MOS器件柵制備。(9a)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層SiO2層，SiO2厚度為500nm厚度；(9b)利用化學機械拋光(CMP)方法，對表面進行平坦化至柵極水平；(9c)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓印；(9d)在襯底表面生長一層厚度為5nm的氧化鑭(La2O3)；(9e)在襯底表面派射一層金屬鶴(W);(9f)利用化學機械拋光(CMP)技術將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去。步驟10，構成BiCMOS集成電路。(IOa)利用化學汽相淀積(CVD)方法，在800°C，在表面生長一層SiO2層；(IOb)光刻引線孔；(IOc)金屬化；(IOd)光刻引線，形成MOS器件的漏極、源極和柵極，以及雙極晶體管發(fā)射極、基極和集電極金屬引線，構成MOS導電溝道為350nm的基于平面應變SiGe HBT器件的BiCMOS集成器件及電路。本發(fā)明實施例提供的基于平面應變SiGe HBT器件的BiCMOS集成器件及制備方法具有如下優(yōu)點I.本發(fā)明制備的基于平面應變SiGe HBT器件的BiCMOS器件結構中采用了輕摻雜源漏(LDD)結構，有效地抑制了熱載流子對器件性能的影響；2.本發(fā)明制備的基于平面應變SiGe HBT器件的BiCMOS器件在PMOS器件結構中都采用了量子阱結構，能有效地把空穴限制在SiGe層內，減少了界面散射，提高了器件的頻率、電流驅動能力等電學性能；3.本發(fā)明制備的基于平面應變SiGe HBT器件的BiCMOS器件采用了高K柵介質，提高了 MOS器件的柵控能力，增強了器件的電學性能；4.本發(fā)明制備基于平面應變SiGe HBT器件的BiCMOS器件過程中涉及的最高溫度為800°C，低于引起應變SiGe溝道應力弛豫的工藝溫度，因此該制備方法能有效地保持應變SiGe溝道應力，提高集成電路的性能；5.本發(fā)明制備的基于平面應變SiGe HBT器件的BiCMOS中，在制備NMOS器件和PMOS器件柵電極時采用了金屬柵鑲嵌工藝(damascene process),該工藝中使用了金屬鶴(W)作為金屬電極，降低了柵電極的電阻，提高了器件設計的靈活性和可靠性；6.本發(fā)明制備的應變SiGe回型溝道Si基B iCMOS集成器件中采用了 SOI襯底，降低了 MOS器件與電路的功耗和開啟電壓，提高了器件與電路的可靠性。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內。
權利要求
1.一種基于平面應變SiGe HBT器件的BiCMOS集成器件，其特征在于，所述BiCMOS集成器件采用雙多晶SiGe HBT器件，應變SiGe平面溝道NMOS器件和應變SiGe平面溝道PMOS器件。
2.根據(jù)權利要求I所述的基于平面應變SiGeHBT器件的BiCMOS集成器件，其特征在于，NMOS器件導電溝道為應變SiGe材料，沿溝道方向為張應變。
3.根據(jù)權利要求I所述的基于平面應變SiGeHBT器件的BiCMOS集成器件，其特征在于，PMOS器件導電溝道為應變SiGe材料，沿溝道方向為壓應變。
4.根據(jù)權利要求I所述的基于平面應變SiGeHBT器件的BiCMOS集成器件，其特征在干，PMOS器件采用量子阱結構。、
5.根據(jù)權利要求I所述的基于平面應變SiGeHBT器件的BiCMOS集成器件，其特征在于，所述SiGe HBT器件的發(fā)射極和基極采用多晶硅接觸。
6.根據(jù)權利要求I所述的基于平面應變SiGeHBT器件的BiCMOS集成器件，其特征在于，SiGe HBT器件的基區(qū)為應變SiGe材料。
7.一種基于平面應變SiGe HBT器件的BiCMOS集成器件的制備方法，其特征在于，包括如下步驟 第一歩、選取兩片N型摻雜的Si片，其中兩片摻雜濃度均為Γ5 X 1015cnT3，對兩片Si片表面進行氧化，氧化層厚度為O. 5^1 μ m ;將其中的一片作為上層的基體材料，并在該基體材料中注入氫，將另一片作為下層的基體材料；采用化學機械拋光(CMP)エ藝對兩個氧化層表面進行拋光； 第二歩、將兩片Si片氧化層相對置于超高真空環(huán)境中在350 480°C的溫度下實現(xiàn)鍵合；將鍵合后的Si片溫度升高100 200°C，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進行剝離，保留10(T200nm的Si材料，并在其斷裂表面進行化學機械拋光(CMP)，形成SOI襯底； 第三步、光刻雙極器件有源區(qū)，在該區(qū)域干法刻蝕出深度為2 3μπι的深槽；利用化學汽相淀積(CVD)的方法，在600 750°C，在該區(qū)域上生長Si外延層，厚度為2 3μ m，N型摻雜，摻雜濃度為IX IO16 IX IO17cnT3，作為集電區(qū)； 第四步、利用化學汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為20(T300nm的SiO2層和ー層厚度為10(T200nm的SiN層；光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域，在襯底表面生長三層材料第一層是SiGe層，Ge組分為15 25%，厚度為2(T60nm，P型摻雜，摻雜濃度為5 X IO18 5 X 1019cnT3，作為基區(qū)；第ニ層是未摻雜的本征Si層，厚度為l(T20nm ;第三層是未摻雜的本征Poly-Si層，厚度為200 300nm，作為基極和發(fā)射區(qū)； 第五歩、利用化學汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為20(T300nm的SiO2層和ー層厚度為10(T200nm的SiN層；光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5 μ m的深槽，利用化學汽相淀積(CVD)方法，在600 800°C，在深槽內填充SiO2 ； 第六步、用濕法刻蝕掉表面的SiO2和SiN層，再利用化學汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為20(T300nm的SiO2層和ー層厚度為10(T200nm的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為18(T300nm的淺槽，利用化學汽相淀積(CVD)方法，在600 800°C，在淺槽內填充SiO2 ; 第七步、用濕法刻蝕掉表面的SiO2和SiN層，再利用化學汽相淀積(CVD)的方法，在.600 800°C，在襯底表面淀積ー層厚度為20(T300nm的SiO2層和ー層厚度為10(T200nm的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為215 325nm的淺槽，利用化學汽相淀積(CVD)方法，在600 800°C，在淺槽內填充SiO2 ; 第八步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學汽相淀積(CVD)的方法，在600 .8000C，在襯底表面淀積ー層厚度為30(T500nm的SiO2層；光刻基極區(qū)域，對該區(qū)域進行P型雜質注入，使基極接觸區(qū)摻雜濃度為I X IO19 I X IO20Cm-3,形成基極接觸區(qū)域； 第九步、光刻發(fā)射區(qū)域，對該區(qū)域進行N型雜質注入，使摻雜濃度為IX IO17 .5 X IO17CnT3,形成發(fā)射區(qū)； 第十步、光刻集電極區(qū)域，并利用化學拋光的方法，去除集電極區(qū)域的本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質注入，使集電極接觸區(qū)摻雜濃度為IX IO19 .lX102°cnT3，形成集電極接觸區(qū)域；并對襯底在950 1100°C溫度下，退火15 120s，進行雜質激活，形成SiGe HBT器件； 第i^一步、光刻MOS有源區(qū)，利用干法刻蝕エ藝，在MOS有源區(qū)刻蝕出深度為300 .400nm的淺槽，利用化學汽相淀積(CVD)方法，在600 750°C，在該淺槽中連續(xù)生長三層材料第一層是厚度為280 380nm的N型Si緩沖層，該層摻雜濃度為I 5X IO15CnT3 ;第ニ層是厚度為10 15nm的N型SiGe外延層，該層Ge組分為15 30%，摻雜濃度為I .5 X 1016cm_3 ;第三層是厚度為3 5nm的本征弛豫Si層； 第十二歩、利用化學汽相淀積(CVD)方法，在600 800°C，在外延材料表面淀積ー層厚度為300 500nm的SiO2層；光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到I 5X IO17CnT3 ;光刻NMOS器件有源區(qū)，利用離子注入エ藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I 5 X IO17Cm-3 ；第十三歩、利用濕法刻蝕，刻蝕掉表面的SiO2層，利用化學汽相淀積(CVD)方法，在.600 800°C，在襯底表面淀積ー層厚度為3 5nm的SiN層作為柵介質和ー層厚度為.300 500nm的本征Poly-Si層，光刻Poly-Si柵和柵介質，形成22 350nm長的偽柵； 第十四步、利用離子注入，分別對NMOS器件有源區(qū)和PMOS器件有源區(qū)進行N型和P型離子注入，形成N型輕摻雜源漏結構(N-LDD)和P型輕摻雜源漏結構(P-LDD)，摻雜濃度均為 I 5 X IO18Cm 3 ； 第十五歩、利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積ー層厚度為.5 15nm的SiO2層,利用干法刻蝕エ藝,刻蝕掉表面的SiO2層,保留Poly-Si柵和柵介質側面的SiO2，形成側墻； 第十六步、光刻出PMOS器件有源區(qū)，利用離子注入技術自對準形成PMOS器件的源漏區(qū)；反刻出NMOS器件有源區(qū)，利用離子注入技術自對準形成NMOS器件的源漏區(qū)；將襯底在.950 1100°C溫度下，退火15 120s，進行雜質激活； 第十七步、用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積ー層SiO2，厚度為30(T500nm，利用化學機械拋光(CMP)技術，將SiO2平坦化到柵極表面； 第十八歩、利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓印，在襯底表面生長ー層厚度為2 5nm的氧化鑭La2O3 ;在襯底表面派射ー層金屬鶴(W),最后利用化學機械拋光(CMP)技術將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去； 第十九步、利用化學汽相淀積(CVD)方法，在600 800°C，表面生長ー層SiO2層，并光刻引線孔； 第二十步、金屬化、光刻引線，形成漏極、源極和柵極以及發(fā)射極、基極、集電極金屬引線，構成MOS導電溝道為22 350nm的基于平面應變SiGe HBT器件的BiCMOS集成器件。
8.根據(jù)權利要求7所述的制備方法，其特征在干，該制備方法中基于平面應變SiGeHBT器件的BiCMOS集成器件制造過程中所涉及的化學汽相淀積(CVD)エ藝溫度，最高溫度小于等于800°C。
9.根據(jù)權利要求7所述的制備方法，其特征在于，基區(qū)厚度根據(jù)第四步SiGe的外延層厚度來決定，取20 60nm。
10.一種基于平面應變SiGe HBT器件的BiCMOS集成電路的制備方法，其特征在于，包括如下步驟 步驟1，SOI襯底材料制備的實現(xiàn)方法為 (Ia)選取N型摻雜濃度為I X IO15CnT3的Si片，對其表面進行氧化，氧化層厚度為I μ m,作為上層的基體材料，并在該基體材料中注入氫； (Ib)選取N型摻雜濃度為I X IO15CnT3的Si片，對其表面進行氧化，氧化層厚度為I μ m,作為下層的基體材料； (Ic)采用化學機械拋光(CMP)エ藝，分別對下層和注入氫后的上層基體材料表面進行拋光處理； (Id)將拋光處理后的下層和上層基體材料表面氧化層相對緊貼，置于超高真空環(huán)境中在350°C溫度下實現(xiàn)鍵合； (Ie)將鍵合后的基片溫度升高200°C，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進行剝離，保留IOOnm的Si材料，并在該斷裂表面進行化學機械拋光(CMP)，形成SOI結構； 步驟2，外延材料制備的實現(xiàn)方法為 (2a)光刻雙極器件有源區(qū)，在該區(qū)域干法刻蝕出深度為2μπι的深槽； (2b)利用化學汽相淀積(CVD)的方法，在600°C，在該深槽中上生長ー層厚度為2 μ m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO16CnT3 ； (2c)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm的SiO2層和ー層厚度為IOOnm的SiN層； (2d)光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域； (2e)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長ー層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ； (2f)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長ー層厚度IOnm的未摻雜的本征Si層； (2g)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長ー層厚度200nm的未摻雜的本征Poly-Si層； 步驟3，器件深槽隔離制備的實現(xiàn)方法為 (3a)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm的SiO2 層； (3b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm的SiN 層； (3c)光刻器件間深槽隔離區(qū)域， 在深槽隔離區(qū)域干法刻蝕出深度為5μπι的深槽； (3d)利用化學汽相淀積(CVD)方法，在600°C，在深槽內填充SiO2，形成器件深槽隔離； 步驟4，集電極淺槽隔離制備的實現(xiàn)方法為 (4a)用濕法刻蝕掉表面的SiO2和SiN層； (4b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm的SiO2 層； (4c)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm的SiN 層； (4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽； (4e)利用化學汽相淀積(CVD)方法，在600°C，在淺槽內填充SiO2，形成集電極淺槽隔離； 步驟5，基極淺槽隔離制備的實現(xiàn)方法為 (5a)用濕法刻蝕掉表面的SiO2和SiN層； (5b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm的SiO2 層； (5c)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm的SiN 層； (5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為215nm的淺槽； (5e)利用化學汽相淀積(CVD)方法，在600°C，在淺槽內填充SiO2，形成基極淺槽隔離； 步驟6，SiGe HBT形成的實現(xiàn)方法為 (6a)用濕法刻蝕掉表面的SiO2和SiN層； (6b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為300nm的SiO2 層； (6c)光刻基極區(qū)域，對該區(qū)域進行P型雜質注入，使接觸區(qū)摻雜濃度為IX IO19cnT3，形成基極； (6d)光刻發(fā)射區(qū)，對該區(qū)域進行N型雜質注入，使摻雜濃度為I X IO17Cm-3,形成發(fā)射區(qū)； (6e)光刻集電極區(qū)域，并利用化學機械拋光(CMP)的方法，去除集電極區(qū)域的本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極； (6f)對襯底在950°C溫度下，退火120s，進行雜質激活，形成SiGe HBT ； 步驟7，MOS有源區(qū)制備的實現(xiàn)方法為 (7a)光刻MOS有源區(qū)； (7b)利用干 法刻蝕エ藝，在MOS有源區(qū)刻蝕出深度為300nm的淺槽； (7c)利用化學汽相淀積(CVD)方法，在600°C，在淺槽中生長厚度為280nm的N型Si緩沖層，該層摻雜濃度為I X IO15CnT3 ；(7d)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面生長厚度為IOnm的N型SiGe外延層，該層Ge組分為15%，摻雜濃度為I X IO16CnT3 ； (7e)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面生長厚度為3nm的本征弛豫型Si帽層； 步驟8，NMOS器件和PMOS器件形成的實現(xiàn)方法為 (8a)利用化學汽相淀積(CVD)方法，在600°C，在襯底上生長ー層300nm的SiO2 ； (Sb)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到I X IO17Cm 3 ； (Sc)光刻NMOS器件有源區(qū)，利用離子注入エ藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I X IO17CnT3 ； (8d)利用化學汽相淀積(CVD)方法，在600°C，在表面生長ー層厚度為3nm的SiN層； (8e)利用化學汽相淀積(CVD)方法，在600°C，在SiN層上生長ー層300nm的多晶硅； (8f)光刻Poly-Si柵和柵介質，形成22nm長的偽柵； (8g)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成N型輕摻雜源漏結構(N-LDD)，摻雜濃度為I X IO18CnT3 ； (8h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成P型輕摻雜源漏結構(P-LDD)，摻雜濃度為I X IO18CnT3 ； (8i)在襯底表面，利用化學汽相淀積(CVD)方法，在600°C，生長ー層SiO2，厚度為10nm，隨后利用干法刻蝕エ藝光刻掉多余的SiO2，保留柵極側壁SiO2，形成側墻； (8j)光刻出PMOS器件有源區(qū)，利用離子注入技術自對準形成PMOS器件的源漏區(qū)； (Sk)光刻出NMOS器件有源區(qū)，利用離子注入技術自對準形成NMOS器件的源漏區(qū)； (81)將襯底在950°C溫度下，退火120s，進行雜質激活； 步驟9，MOS器件柵制備的實現(xiàn)方法為 (9a)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積ー層SiO2層，SiO2厚度為300nm厚度； (9b)利用化學機械拋光(CMP)方法，對表面進行平坦化至柵極水平； (9c)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓??； (9d)在襯底表面生長ー層厚度為2nm的氧化鑭(La2O3)； (9e)在襯底表面派射ー層金屬鶴(W)； Of)利用化學機械拋光(CMP)技術將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去; 步驟10，構成BiCMOS集成電路的實現(xiàn)方法為 (IOa)利用化學汽相淀積(CVD)方法，在600°C，在表面生長ー層SiO2層； (IOb)光刻引線孔； (IOc)金屬化； (IOd)光刻引線，形成MOS器件的漏極、源極和柵極，以及雙極晶體管發(fā)射極、基極和集電極金屬引線，構成MOS導電溝道為22nm的基于平面應變SiGe HBT器件的BiCMOS集成器件及電路。
全文摘要
本發(fā)明公開了一種基于平面應變SiGe HBT器件的BiCMOS集成器件及制備方法，首先制備SOI襯底，刻蝕雙極器件有源區(qū)，生長雙極器件集電區(qū)，光刻基區(qū)區(qū)域，在基區(qū)區(qū)域生長P-SiGe、i-Si、i-Poly-Si，制備深槽隔離，形成發(fā)射極、基極和集電極，形成SiGe HBT器件；光刻MOS有源區(qū)，在該區(qū)域連續(xù)生長Si緩沖層、應變SiGe層、本征Si層，分別形成NMOS和PMOS器件有源區(qū)，在NMOS和PMOS器件有源區(qū)淀積SiO2和多晶硅，通過刻蝕制備長度為22～350nm的偽柵，采用自對準工藝形成NMOS和PMOS器件的輕摻雜源漏和源漏，然后去除偽柵，制備形成柵介質氧化鑭和金屬鎢形成柵極，最后金屬化，光刻引線，形成BiCMOS集成器件及電路。本發(fā)明采用了輕摻雜源漏結構，有效地抑制了熱載流子對器件性能的影響，提高了器件的可靠性。
文檔編號H01L27/06GK102738149SQ201210243169
公開日2012年10月17日 申請日期2012年7月16日 優(yōu)先權日2012年7月16日
發(fā)明者宋建軍, 宣榮喜, 張鶴鳴, 戴顯英, 王海棟, 胡輝勇, 舒斌, 郝躍 申請人:西安電子科技大學