一種具有電流阻擋結(jié)構(gòu)的led垂直芯片及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于LED芯片領(lǐng)域，涉及一種具有電流阻擋結(jié)構(gòu)的LED垂直芯片及其制備方法。
【背景技術(shù)】
[0002]自從1994年日本日亞公司在基于藍(lán)寶石襯底的GaN基LED的研宄上取得重大突破后，世界各大公司和研宄機(jī)構(gòu)都在投入巨資加入到高亮度GaN基LED的開發(fā)中，極大地推動了高亮度LED的產(chǎn)業(yè)化進(jìn)程。最近，由于GaN基LED亮度的提高，使其在顯示、交通信號燈、手機(jī)背光方面的應(yīng)用前景更加廣闊。
[0003]相比于傳統(tǒng)的GaN基LED正裝結(jié)構(gòu)，垂直結(jié)構(gòu)具有散熱好，能夠承載大電流，發(fā)光強(qiáng)度高，耗電量小、壽命長等優(yōu)點，被廣泛應(yīng)用于通用照明、景觀照明、特種照明、汽車照明等領(lǐng)域，成為一代大功率GaN基LED極具潛力的解決方案，正受到業(yè)界越來越多的關(guān)注和研宄。垂直結(jié)構(gòu)LED通過晶片鍵合或電鍍法，結(jié)合激光剝離等工藝，將GaN基外延從藍(lán)寶石襯底轉(zhuǎn)移到導(dǎo)熱導(dǎo)電性能良好的金屬或半導(dǎo)體襯底材料上，形成上下分布的電極結(jié)構(gòu)，使得電流垂直流過整個器件。如圖1所示，顯示為一般垂直結(jié)構(gòu)的LED，自下而上依次包括基板、P電極、P-GaN層、多量子阱(MWQ)、N-GaN層及N電極。
[0004]然而，垂直結(jié)構(gòu)的LED芯片結(jié)構(gòu)中，N電極下方是電流注入最集中的區(qū)域，這部分光會被電極遮擋或吸收最終成為無效發(fā)光，從而降低了 LED器件的發(fā)光強(qiáng)度和效率。為解決這一問題，在垂直結(jié)構(gòu)LED器件中比較常用的方案是引入一電流阻擋層(CurrentBlock, CB)以限制或者大幅減少N電極下方有源層的發(fā)光。如圖2及圖3所示，分別顯示為兩種具有電流阻擋層(CB)的LED，其中，圖2所示的LED中，電流阻擋層位于N-GaN層上表面并被N電極覆蓋，圖3所示的LED中，電流阻擋層位于P-GaN層下表面并被P電極所覆至
ΠΠ O
[0005]在藍(lán)光LED芯片中常用3102或Si 3N4作為電流阻擋層材料，然而這種絕緣材料制備工藝復(fù)雜，成本高，更存在與GaN的粘附性不佳的問題，會影響晶片鍵合的牢固度，從而造成襯底剝離良率降低并影響可靠性。
[0006]因此，提供一種新的具有電流阻擋結(jié)構(gòu)的LED垂直芯片及其制備方法以解決上述問題實屬必要。

【發(fā)明內(nèi)容】

[0007]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種具有電流阻擋結(jié)構(gòu)的LED垂直芯片及其制備方法，用于解決現(xiàn)有技術(shù)中電流阻擋層制備工藝復(fù)雜、與GaN的粘附性不佳，導(dǎo)致LED垂直芯片制備成本升高且可靠性降低的問題。
[0008]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種具有電流阻擋結(jié)構(gòu)的LED垂直芯片的制備方法，至少包括以下步驟:
[0009]提供一襯底，在所述襯底上依次生長非故意摻雜GaN層、N型GaN層、多量子阱層及P型GaN層；
[0010]在所述P型GaN層表面形成ITO透明導(dǎo)電層；
[0011]將所述ITO透明導(dǎo)電層與后續(xù)將要形成的N電極的垂直投影相對應(yīng)的區(qū)域蝕刻掉，在所述ITO透明導(dǎo)電層中得到一暴露出所述P型GaN層的開口；
[0012]進(jìn)一步在所述ITO透明導(dǎo)電層表面形成P電極層，所述P電極層填充進(jìn)所述開口并與所述開口暴露出的P型GaN層接觸，所述P電極層與所述開口暴露出的P型GaN層的接觸區(qū)域作為電流阻擋結(jié)構(gòu)；
[0013]在所述P電極層表面鍵合一基板；
[0014]依次去除所述襯底及所述非故意摻雜GaN層，并形成自上而下貫穿所述N型GaN層、多量子阱層及P型GaN層的切割道，得到MESA臺面；
[0015]在所述N型GaN層表面形成N電極。
[0016]可選地，在所述N型GaN層表面形成所述N電極之前，將所述N型GaN層表面粗化。
[0017]可選地，在所述ITO透明導(dǎo)電層表面依次形成反射電極層及鍵合金屬層，所述反射電極層及鍵合金屬層共同作為所述P電極層。
[0018]可選地，所述ITO透明導(dǎo)電層與所述P型GaN層及所述P電極層之間均為歐姆接觸；所述P電極層與所述開口底部暴露的P型GaN層之間為肖特基接觸。
[0019]可選地，利用濕法工藝蝕刻得到所述開口。
[0020]可選地，采用激光剝離法去除所述襯底，采用ICP法去除所述非故意摻雜GaN層。
[0021]本發(fā)明還提供一種具有電流阻擋結(jié)構(gòu)的LED垂直芯片，包括基板及自下而上依次形成于所述基板上的P電極層、ITO透明導(dǎo)電層、P型GaN層、多量子阱層、N型GaN層及N電極，其中:
[0022]所述ITO透明導(dǎo)電層中具有一開口，所述開口的位置與所述N電極在所述ITO透明導(dǎo)電層上的垂直投影位置相對應(yīng)；
[0023]所述開口暴露出所述P型GaN層，所述P電極層填充進(jìn)所述開口并與所述開口暴露的P型GaN層接觸；所述P電極層與所述開口暴露的P型GaN層的接觸區(qū)域作為電流阻擋結(jié)構(gòu)。
[0024]可選地，所述ITO透明導(dǎo)電層與所述P型GaN層及所述P電極層之間均為歐姆接觸；所述P電極層與所述開口底部暴露的P型GaN層之間為肖特基接觸。
[0025]可選地，所述基板為Si片、W/Cu襯底或Mo/Cu襯底。
[0026]可選地，所述P電極層包括反射電極層及鍵合金屬層，其中，所述反射電極層與所述ITO透明導(dǎo)電層連接，所述鍵合金屬層與所述基板連接。
[0027]可選地，所述N型GaN層表面經(jīng)過粗化處理。
[0028]如上所述，本發(fā)明的具有電流阻擋結(jié)構(gòu)的LED垂直芯片及其制備方法，具有以下有益效果:本發(fā)明通過將ITO透明導(dǎo)電層與N電極的垂直投影相對應(yīng)的區(qū)域刻蝕掉，利用P型GaN層與P電極層之間的高接觸電阻區(qū)域(肖特基接觸)形成電流阻擋結(jié)構(gòu)，從而將注入電流有效擴(kuò)展，緩解N電極下方電流的擁擠，提高電流的均勻分布，從而提高垂直結(jié)構(gòu)LED的發(fā)光性能。相比傳統(tǒng)的電流阻擋工藝，本發(fā)明的方法工藝簡單，成本低，產(chǎn)能高，且得到的LED不容易發(fā)生剝離，從而提高了垂直芯片的可靠性。
【附圖說明】
[0029]圖1顯示為現(xiàn)有技術(shù)中一般垂直結(jié)構(gòu)的LED的示意圖。
[0030]圖2顯示為現(xiàn)有技術(shù)中一種具有電流阻擋層(CB)的LED的示意圖。
[0031]圖3顯示為現(xiàn)有技術(shù)中另一種具有電流阻擋層(CB)的LED的示意圖。
[0032]圖4顯示為本發(fā)明的具有電流阻擋結(jié)構(gòu)的LED垂直芯片的制備方法的工藝流程圖。
[0033]圖5顯示為在襯底上依次生長非故意摻雜GaN層、N型GaN層、多量子阱層及P型GaN層的示意圖。
[0034]圖6顯示為在所述P型GaN層表面形成ITO透明導(dǎo)電層的示意圖。
[0035]圖7顯示為將ITO透明導(dǎo)電層與后續(xù)將要形成的N電極的垂直投影相對應(yīng)的區(qū)域刻蝕掉，得到一暴露出P型GaN層的開口的示意圖。
[0036]圖8顯示為進(jìn)一步在所述ITO透明導(dǎo)電層表面形成P電極層的示意圖。
[0037]圖9顯不為在所述P電極層表面鍵合一基板的不意圖。
[0038]圖10顯不為去除所述襯底的不意圖。
[0039]圖11顯示為去除所述非故意摻雜GaN層并形成切割道的示意圖。
[0040]圖12顯不為將所述N型GaN層表面粗化的不意圖。
[0041]圖13顯示為在所述N型GaN層表面形成N電極的示意圖。
[0042]圖14顯示為預(yù)期的電流阻擋及電流擴(kuò)展效果示意圖。
[0043]元件標(biāo)號說明
[0044]SI ?S7 步驟
[0045]I襯底
[0046]2非故意摻雜GaN層
[0047]3N 型 GaN 層
[0048]4多量子阱層
[0049]5P 型 GaN 層<