br>[0026]在本發(fā)明的一范例實施例中，在從第一字符線的存儲單元中讀取到可被錯誤檢查與校正電路正確地校正的第一頁數(shù)據(jù)之前，存儲器控制電路單元還用以根據(jù)重讀表執(zhí)行重讀運作，以從第一字符線所連接的存儲單元中讀取數(shù)據(jù)。
[0027]在本發(fā)明的一范例實施例中，存儲器控制電路單元在執(zhí)行至少一次的重讀運作后根據(jù)重讀表獲取第一讀取電壓調(diào)整值，并且根據(jù)第一讀取電壓調(diào)整值來調(diào)整第一預(yù)設(shè)讀取電壓以獲得第一可用讀取電壓。
[0028]在本發(fā)明的一范例實施例中存儲器控制電路單元判斷執(zhí)行重讀運作的次數(shù)是否大于第一預(yù)設(shè)數(shù)目且小于等于第二預(yù)設(shè)數(shù)目。若執(zhí)行重讀運作的次數(shù)大于第一預(yù)設(shè)數(shù)目且小于等于第二預(yù)設(shè)數(shù)目時，則存儲器控制電路單元識別第一可用讀取電壓與第一預(yù)設(shè)讀取電壓之間的第一差值大于第一預(yù)設(shè)門檻值。
[0029]在本發(fā)明的一范例實施例中，存儲器控制電路單元施予多個掃瞄電壓至第一字符線，以從連接至第一字符線的此些存儲單元中讀取對應(yīng)每個掃瞄電壓的多個掃瞄比特數(shù)據(jù)。此外，存儲器控制電路單元分別地計算對應(yīng)此些掃瞄電壓的掃瞄比特數(shù)據(jù)中被識別為第一狀態(tài)的比特數(shù)據(jù)的多個第一狀態(tài)比特數(shù)據(jù)增加量，以及根據(jù)分別地對應(yīng)此些掃瞄電壓的此些第一狀態(tài)比特數(shù)據(jù)增加量獲取第一字符線的此些存儲單元的臨界電壓分布。接著，存儲器控制電路單元搜尋臨界電壓分布中的峰值和與峰值相鄰的谷值，以及判斷將谷值除以峰值所獲得比率是否大于第一預(yù)定比率。若將谷值除以峰值所獲得比率大于第一預(yù)定比率時，則存儲器控制電路單元識別第一可用讀取電壓與第一預(yù)設(shè)讀取電壓之間的第一差值大于第一預(yù)設(shè)門檻值。
[0030]在本發(fā)明的一范例實施例中，存儲器控制電路單元施予多個掃瞄電壓至第一字符線，以從第一字符線讀取出分別對應(yīng)此些掃描電壓的多個數(shù)據(jù)，并記錄分別對應(yīng)此些數(shù)據(jù)的多個錯誤比特數(shù)目。接著存儲器控制電路單元判斷將此些錯誤比特數(shù)目中的最小錯誤比特數(shù)目除以最大錯誤比特數(shù)目所獲得錯誤比特數(shù)目比率是否大于第二預(yù)定比率。以及，若錯誤比特數(shù)目比率大于第二預(yù)定比率時，則存儲器控制電路單元識別第一可用讀取電壓與第一預(yù)設(shè)讀取電壓之間的第一差值大于第一預(yù)設(shè)門檻值。
[0031]基于上述，本發(fā)明可以減少進(jìn)行讀取保護(hù)操作的次數(shù)，達(dá)成減少可復(fù)寫式非易失性存儲器模塊損耗，進(jìn)而提升可復(fù)寫式非易失性存儲器模塊使用壽命的功效。
[0032]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細(xì)說明如下。
【附圖說明】
[0033]圖1是根據(jù)現(xiàn)有技術(shù)所示出的快閃存儲器元件的示意圖；
[0034]圖2是根據(jù)一范例實施例所示出的主機系統(tǒng)與存儲器儲存裝置的示意圖；
[0035]圖3是根據(jù)一范例實施例所示出的電腦、輸入/輸出裝置與存儲器儲存裝置的示意圖；
[0036]圖4是根據(jù)一范例實施例所示出的主機系統(tǒng)與存儲器儲存裝置的示意圖；
[0037]圖5是示出根據(jù)一范例實施例所示出的存儲器儲存裝置的概要方塊圖；
[0038]圖6是根據(jù)一范例實施例所示出的可復(fù)寫式非易失性存儲器模塊的概要方塊圖；
[0039]圖7是根據(jù)一范例實施例所示出的存儲單元陣列的示意圖；
[0040]圖8是根據(jù)一范例實施例所示出儲存于存儲單元陣列中的寫入數(shù)據(jù)所對應(yīng)的柵極電壓的統(tǒng)計分配圖；
[0041]圖9是根據(jù)一范例實施例所示出的程序化存儲單元的示意圖；
[0042]圖10是根據(jù)一范例實施例所示出的從存儲單元中讀取數(shù)據(jù)的示意圖；
[0043]圖11是根據(jù)另一范例實施例所示出的從存儲單元中讀取數(shù)據(jù)的示意圖；
[0044]圖12A、圖12B與圖12C是根據(jù)一范例實施例所示出的管理實體抹除單元的范例示意圖；
[0045]圖13是根據(jù)一范例實施例所示出的存儲器控制電路單元的概要方塊圖；
[0046]圖14是根據(jù)一范例實施例所示出當(dāng)存儲單元多次程序化與抹除后儲存于存儲單元陣列中的寫入數(shù)據(jù)所對應(yīng)的柵極電壓的統(tǒng)計分配圖；
[0047]圖15為根據(jù)本范例實施例所示出的重讀表的示意圖；
[0048]圖16為根據(jù)另一范例實施例所示出的臨界電壓分布的示意圖；
[0049]圖17是根據(jù)本范例實施例所示出的數(shù)據(jù)儲存方法的流程圖。
[0050]附圖標(biāo)記說明:
[0051]1:快閃存儲器元件；
[0052]2:電荷補捉層；
[0053]3:控制柵極；
[0054]4:穿遂氧化層；
[0055]5:多晶娃間介電層；
[0056]1000:主機系統(tǒng)；
[0057]1100:電腦；
[0058]1102:微處理器；
[0059]1104:隨機存取存儲器；
[0060]1106:輸入/輸出裝置；
[0061]1108:系統(tǒng)總線；
[0062]1110:數(shù)據(jù)傳輸接口；
[0063]1202:鼠標(biāo)；
[0064]1204:鍵盤；
[0065]1206:顯示器；
[0066]1208:打印機；
[0067]1212:U 盤；
[0068]1214:記憶卡；
[0069]1216:固態(tài)硬盤；
[0070]1310:數(shù)字相機；
[0071]1312:SD 卡；
[0072]1314:MMC 卡；
[0073]1316:記憶棒；
[0074]1318:CF 卡；
[0075]1320:嵌入式儲存裝置；
[0076]100:存儲器儲存裝置；
[0077]102:連接接口單元；
[0078]104:存儲器控制電路單元；
[0079]106:可復(fù)寫式非易失性存儲器模塊；
[0080]2202:存儲單元陣列；
[0081 ]2204:字符線控制電路；
[0082]2206:比特線控制電路；
[0083]2208:行解碼器；
[0084]2210:數(shù)據(jù)輸入/輸出緩沖器；
[0085]2212:控制電路；
[0086]702:存儲單元；
[0087]704:比特線；
[0088]706:字符線；
[0089]708:源極線；
[0090]712:選擇柵漏極電晶體；
[0091]714:選擇柵源極電晶體；
[0092]VA:第一預(yù)設(shè)讀取電壓；
[0093]VB:第二預(yù)設(shè)讀取電壓；
[0094]VC:第三預(yù)設(shè)讀取電壓；
[0095]202:存儲器管理電路；
[0096]410(0)?410 (N):實體抹除單元；
[0097]502:數(shù)據(jù)區(qū)；
[0098]504:閑置區(qū)；
[0099]506:系統(tǒng)區(qū)；
[0100]508:取代區(qū)；
[0101]LBA (O)?LBA(H):邏輯單元；
[0102]LZ(O)?LZ(M):邏輯區(qū)域；
[0103]204:主機接口；
[0104]206:存儲器接口；
[0105]208:錯誤檢查與校正電路；
[0106]210:緩沖存儲器；
[0107]212:電源管理電路；
[0108]1501:重讀表；
[0109]1503:重讀操作次數(shù)字段；
[0110]1505:調(diào)整電壓字段；
[0111]P:峰值;
[0112]Q:谷值；
[0113]S1701、S1703、S1705、S1707、S1709:讀取數(shù)據(jù)的步驟。
【具體實施方式】
[0114]一般而言,存儲器儲存裝置(也稱,存儲器儲存系統(tǒng))包括可復(fù)寫式非易失性存儲器模塊與控制器(也稱，控制電路)。通常存儲器儲存裝置是與主機系統(tǒng)一起使用，以使主機系統(tǒng)可將數(shù)據(jù)寫入至存儲器儲存裝置或從存儲器儲存裝置中讀取數(shù)據(jù)。
[0115]圖2是根據(jù)一范例實施例所示出的主機系統(tǒng)與存儲器儲存裝置的示意圖。
[0116]請參照圖2,主機系統(tǒng)1000 —般包括電腦1100與輸入/輸出(input/output, I/O)裝置1106。電腦1100包括微處理器1102、隨機存取存儲器(random accessmemory, RAM) 1104、系統(tǒng)總線1108與數(shù)據(jù)傳輸接口 1110。圖3是根據(jù)一范例實施例所示出的電腦、輸入/輸出裝置與存儲器儲存裝置的示意圖。輸入/輸出裝置1106包括如圖3的鼠標(biāo)1202、鍵盤1204、顯示器1206與打印機1208。必須了解的是，圖3所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可還包括其他裝置。
[0117]在本發(fā)明實施例中，存儲器儲存裝置100是通過數(shù)據(jù)傳輸接口 1110與主機系統(tǒng)1000的其他元件電性連接。通過微處理器1102、隨機存取存儲器1104與輸入/輸出裝置1106的運作可將數(shù)據(jù)寫入至存儲器儲存裝置100或從存儲器儲存裝置100中讀取數(shù)據(jù)。例如，存儲器儲存裝置100可以是如圖3所示的U盤1212、記憶卡1214或固態(tài)硬盤(SolidState Drive，簡稱SSD) 1216等的可復(fù)寫式非易失性存儲器儲存裝置。
[0118]—般而言，主機系統(tǒng)1000為可實質(zhì)地與存儲器儲存裝置100配合以儲存數(shù)據(jù)的任意系統(tǒng)。雖然在本范例實施例中，主機系統(tǒng)1000是以電腦系統(tǒng)來作說明，然而，在本發(fā)明另一范例實施例中主機系統(tǒng)1000可以是數(shù)字相機、攝像機、通信裝置、音頻播放器或視頻播放器等系統(tǒng)。例如，在主機系統(tǒng)為數(shù)字相機(攝像機)1310時，可復(fù)寫式非易失性存儲器儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick) 1316、CF卡1318或嵌入式儲存裝置1320(如圖4所示)。圖4是根據(jù)一范例實施例所示出的主機系統(tǒng)與存儲器儲存裝置的示意圖。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC，簡稱eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接在主機系統(tǒng)的基板上。
[0119]圖5是示出根據(jù)一范例實施例所示出的存儲器儲存裝置的概要方塊圖。
[0120]請參照圖5，存儲器儲存裝置100包括連接接口單元102、存儲器控制電路單元104與可復(fù)寫式非易失性存儲器模塊106。
[0121]在本范例實施例中，連接接口單元102是相容于通用序列總線(Universal SerialBus，簡稱USB)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接接口單元102也可以是符合并列先進(jìn)附件(Parallel Advanced Technology Attachment,簡稱 PATA)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(Institute of Electrical and Electronic Engineers,簡稱 IEEE) 1394標(biāo)準(zhǔn)、高速周邊零件連接接口(Peripheral Component Interconnect Express,簡稱 PCIExpress)標(biāo)準(zhǔn)、安全數(shù)字(Secure Digital,簡稱SD)接口標(biāo)準(zhǔn)、序列先進(jìn)附件(SerialAdvanced Technology Attachment,簡稱 SATA)標(biāo)準(zhǔn)、超高速一代(Ultra High Speed-1,簡稱UHS-1)接口標(biāo)準(zhǔn)、超高速二代(Ultra High Speed-1I，簡稱UHS-1I)接口標(biāo)準(zhǔn)、記憶棒(Memory Stick,簡稱MS)接口標(biāo)準(zhǔn)、多媒體儲存卡(Multi Media Card,簡稱MMC)接口標(biāo)準(zhǔn)、炭入式多媒體儲存卡(Embedded Multimedia Card,簡稱eMMC)接口標(biāo)準(zhǔn)、通用快閃存儲器(Universal Flash Storage,簡稱 UFS)接口標(biāo)準(zhǔn)、小型快閃(Compact Flash,簡稱CF)接口標(biāo)準(zhǔn)、整合式驅(qū)動電子接口(Integrated Device Electronics,簡稱IDE)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。
[0122]存儲器控制電路單元104用以執(zhí)行以硬體型式或固件型式實作的多個邏輯閘或控制指