亚洲狠狠干,亚洲国产福利精品一区二区,国产八区,激情文学亚洲色图

存儲器電路及其操作方法

文檔序號:10490274閱讀:639來源:國知局
存儲器電路及其操作方法
【專利摘要】本發(fā)明公開了一種存儲器電路及其操作方法,存儲器電路包括存儲單元陣列,此存儲單元陣列包括多個存儲單元的區(qū)塊。存儲器電路包括一控制器,控制器包括用以對此些區(qū)塊中多個被選區(qū)塊執(zhí)行多個編程序列的邏輯單元。編程序列包括編程/驗證周期的模式。存儲器電路包括用以將不同模式的編程/驗證周期指派至此些區(qū)塊中不同區(qū)塊的邏輯單元。存儲器電路包括用以改變被指派至此些區(qū)塊中一特定區(qū)塊的一特定模式的邏輯單元。存儲器電路包括用以維持此些區(qū)塊中的區(qū)塊的統計數據的邏輯單元,其中統計數據是關于此些區(qū)塊中的存儲單元響應于被指派至此些區(qū)塊的編程/驗證周期的模式的效能??刂破靼ㄓ靡允┘右粦π蛄兄链诵┍贿x區(qū)塊之一的邏輯單元,應力序列包括應力脈沖,應力脈沖被施加至此被選區(qū)塊中的存儲單元。
【專利說明】
存儲器電路及其操作方法
技術領域
[0001]本發(fā)明是有關于以相變化材料為基礎的高密度存儲器裝置及其操作方法。
【背景技術】
[0002]在相變化存儲器(phase change memory, PCM)中,每一個存儲單元包括一相變化存儲器元件。相變化存儲器元件是由相變化材料組成,此相變化材料在結晶相(低電阻)和非晶相(高電阻)之間表現出大的電阻對比(resistivity contrast)。相變化材料可以包括例如鍺(Ge)、銻(Sb)、碲(Te)、鎵(Ga)、銦(In)、銀(Ag)、砸(Se)、鉈(Ti)、鉍(Bi)、錫(Sn)、銅(Cu)、鈀(Pd)、鉛(Pb)、硫(S)以及金(Au)的合金材料。
[0003]在相變化存儲器元件的操作中,通過相變化存儲單元的一電流脈沖可以設置(set)或復位(reset)相變化存儲單元的電阻相(resistivity phase)。為了復位存儲器元件至非晶相,可以使用一強度大的電流脈沖在短期間內加熱存儲器元件的有源區(qū)(activereg1n)至一融熔溫度,接著快速冷卻使其在非晶相固化。為了設置存儲器元件至結晶相,可以使用一中等強度的電流脈沖,其加熱存儲器元件至一結晶轉換溫度(crystalIizat1ntransit1n temperature),以及一較長的冷卻期間以允許有源區(qū)在結晶相固化。為了讀取存儲器元件的狀態(tài),可以施加一微小電壓至選擇的存儲單元,且所得的電流是被感測。
[0004]在制造過程或在存儲器裝置的生命周期(life cycle)期間,存儲單元對存儲單元變異(cell-to-cell variat1ns)可能對相變化存儲單元以及其他類型的存儲器裝置的效能產生影響。這些變異導致對編程數據的算法設計(design of algorithms)相對耗時,以容許可能遇到裝置的效能范圍。這可能對存儲器裝置的操作速度造成影響。此外,這些變異可能減少存儲器裝置的操作余量(operating margins)。這可能減少可以被安全儲存在存儲器裝置的數據量。
[0005]提供可以在較高的速度下操作且具有較大的數據密度的存儲器是必需的。提供具有降低的單元至單元變異的存儲器裝置以提升可靠性,特別是在多階儲存存儲單元(Mult1-Level Cell,MLC)的操作,也是必需的。

【發(fā)明內容】

[0006]本發(fā)明描述一種包括存儲單元陣列的存儲器電路,其包括一控制器,具有用以對此陣列中的一被選區(qū)塊執(zhí)行一編程序列(program sequence)的邏輯單元(logic),其中編程序列包括一模式的編程/驗證周期??刂破骺梢栽谝詤^(qū)塊為基礎的一區(qū)塊上指派一編程/驗證周期的模式,例如使用一緩存器,其設置儲存具有不同模式且與此陣列中各個區(qū)塊相關的一窗體。此外,控制器可以包括用以改變與特定區(qū)塊相關的模式的邏輯單元。這使得可以使用針對每一個區(qū)塊的效能特性的編程操作來操作存儲單元。如此使用量身訂制的編程操作可以改善操作速度和數據密度。
[0007]此外,存儲器電路可以包括用以維持統計數據(statistics)的邏輯單元,其中統計數據是關于此陣列中區(qū)塊的效能。統計數據可以被監(jiān)控,以指示是否應該改變與各個區(qū)塊相關的模式,是否施加一應力序列(stress sequence)以改變此區(qū)塊中存儲單元的效能特性,或者兩者都要。
[0008]統計數據可以被使用以執(zhí)行存儲器管理功能(memory management funct1ns)于存儲單元上,其中存儲器管理功能可以包括損耗平均技術(wear leveling)、熱數據和冷數據分布(hot and cold data allocat1n)以及存儲單元的自我修復(self-healing)。例如,一個可開啟或關閉存儲器電路的控制器可以被配置以執(zhí)行自我監(jiān)控、分析與報告技術(Self-Monitoring, Analysis and Reporting Technology, SMART)操作,其是使用應力統計數據以偵測和報告此組相變化存儲單元的健康狀態(tài)。基于報告的健康狀態(tài),控制器可以決定是否或如何對存儲單元執(zhí)行存儲器管理功能。存儲器管理功能可以包括例如美國專利號U.S.6,732,221所述的損耗平均技術,例如美國專利號U.S.8,626,996所述的熱數據(hot data)和冷數據(cold data)分布,以及例如美國專利號U.S.14/566, 453所述的于相變化存儲單元上的自我修復操作。
[0009]本發(fā)明的其他方面和優(yōu)點可以由閱讀以下所述的圖式、詳細的描述以及權利要求范圍看出。
【附圖說明】
[0010]為了對本發(fā)明的上述實施例及其他目的、特征和優(yōu)點能更明顯易懂,特舉數個較佳實施例,并配合所附圖式,作詳細說明如下:
[0011]圖1繪示依據本發(fā)明的一實施例的存儲器電路。
[0012]圖2繪示相變化存儲單元進行應力循環(huán)(cycling stress)的電阻-電流(resistance-current,R-1)曲線圖。
[0013]圖3繪示多個相變化存儲單元進行應力循環(huán)的電阻-電流曲線圖。
[0014]圖4A和圖4B繪示在應力序列施加至多個相變化存儲單元之后,相變化存儲單元從較寬的編程量值范圍(program magnitude range)右移至較窄的編程量值范圍的電阻-電流曲線圖。
[0015]圖5繪示一實施例的用于操作包括一存儲單元區(qū)塊的存儲器電路的方法的簡化流程圖。
[0016]圖6 繪不增階型脈沖編程序列(Incremental Stepped pulse ProPrammingsequence,ISPP序列)的簡化流程圖。
[0017]圖7繪示對多個區(qū)塊中的被選區(qū)塊執(zhí)行編程序列,以編程所選區(qū)塊中的一存儲單元,以及收集統計數據以決定對多個被選區(qū)塊其中之一執(zhí)行應力序列的條件的簡化流程圖。
[0018]圖8繪示在一個修飾的ISPP序列中的編程脈沖和驗證脈沖的范例圖。
[0019]圖8A繪示以控制器所可以指派的區(qū)塊為基礎,在一區(qū)塊上不同模式(pattern)的編程/驗證周期,以及在此些不同模式內的統計數據收集步驟。
[0020]圖9繪示一應力序列的簡化流程圖。
[0021]圖10繪示存儲單元的電阻-電流曲線圖,且當具有各個選擇量值(selectedmagnitudes)的編程脈沖被施加至存儲單元時,其指示在第一個范例中,執(zhí)行一應力操作(stress operat1n)之前,通過驗證(pass verify)的存儲單元的比例。
[0022]圖11繪示存儲單元的電阻-電流曲線圖,且當具有各個選擇量值的編程脈沖被施加至存儲單元時,其指示在第一個范例中,執(zhí)行一應力操作之后,通過驗證的存儲單元的比例。
[0023]圖12繪示存儲單元的電阻-電流曲線圖,且當具有各個選擇量值的編程脈沖被施加至存儲單元時,其指示在第二個范例中通過驗證的存儲單元的比例。
[0024]圖13繪示存儲單元的電阻-電流曲線圖,且當具有各個選擇量值的編程脈沖被施加至存儲單元時,其指示在第三個范例中通過驗證的存儲單元的比例。
[0025]圖14A和圖14B分別繪不不具有應力修整操作(stress trim operat1ns)和具有應力修整操作在飄移(drift)后的電阻分布。
[0026]圖15A、圖15B和圖15C繪示在存儲單元的生命周期期間施加多次應力修整操作。
[0027]圖16A、圖16B、圖16C和圖16D繪示可以被使用于應力序列中應力脈沖的波形。
[0028]圖17A和圖17B繪示不具有應力操作和具有應力操作的編程脈沖的量值范圍。
[0029]圖18A和圖18B繪示不具有應力操作和具有應力操作的存儲單元的啟動電流(turn-on current)分布。
[0030]圖19A和圖19B繪示不具有應力操作和具有應力操作的存儲單元的電阻飄移系數(resistance drift coefficients)。
[0031]圖20A和圖20B繪示不具有應力操作和具有應力操作的一中間電阻狀態(tài)的電阻飄移。
[0032]圖21A和圖21B繪示在最糟情況下的保留時間(retent1n time)估計。
[0033]圖22A和圖22B是以圖解表示在最糟情況下所解出的保留時間。
[0034]【符號說明】
[0035]100:存儲器電路
[0036]111:控制端
[0037]112:控制訊號
[0038]113:輸入/輸出端
[0039]114:命令/地址/數據訊號
[0040]115:命令譯碼器
[0041]116、117、125:訊號
[0042]120:緩存器,以儲存統計數據
[0043]150:控制器
[0044]151:用以執(zhí)行編程序列的邏輯單元
[0045]152:用以指派不同模式的編程/驗證周期至不同的區(qū)塊的邏輯單元
[0046]153:用以執(zhí)行應力序列的邏輯單元
[0047]160:包括多個區(qū)塊的存儲單元陣列
[0048]161:列譯碼器
[0049]162:字線
[0050]163:頁面緩沖器
[0051]164:全局位線
[0052]165:總線
[0053]167:數據總線
[0054]168:偏壓配置供應電壓
[0055]170:用以維持統計數據的邏輯
[0056]175:數據線
[0057]180:其他電路
[0058]310、320、330、1010、1020、1030、1040、1050、II10、1210、1220、1230、1240、1250、1310、1320、1330、1340、1350:曲線
[0059]410、1710:較寬的編程量值范圍
[0060]420、1720:較窄的編程量值范圍
[0061]510、520、530、540、610、620、630、710、720、730、740、745、750、760、770、780、910、920、930、940、950:步驟
[0062]Rtarget:目標電阻
[0063]Rcell:存儲單元電阻
[0064]Rth:應力閾值電阻
[0065]AV3、AV4:第二驗證
[0066]P1、P2、P3、P4:編程脈沖
[0067]R。:初始電阻
[0068]R(t):電阻
[0069]t:最糟情況的保留時間
[0070]V1、V2、V3、V4:第一驗證
[0071]Va:編程量值
[0072]&¥:跨距(定值)
[0073]γ:電阻飄移系數
【具體實施方式】
[0074]本發(fā)明的實施例的詳細描述并配合參照所附圖式是被提供。理應理解的是,這些特定揭露的結構實施例與方法,并非用以限定本發(fā)明,本發(fā)明仍可采用其他特征、元件、方法及實施例來加以實施。較佳實施例的描述,是用以解釋本發(fā)明的技術特征,并非用以限定本發(fā)明的權利要求范圍。該技術領域中具有通常知識者,將可以辨認于上下文的描述中的各種等效變形(equivalent variat1ns)。相同的元件在不同的實施例中,通常稱作具有相同的元件符號。
[0075]圖1繪示包括存儲單元陣列的存儲器電路(例如100)的簡化區(qū)塊圖,且此存儲單元陣列包括多個區(qū)塊(例如160)。在一些實施例中,陣列160可包括單階儲存存儲單元(Single Levels of Cells, SLC) 0在其他實施例中,陣列160可包括多階儲存存儲單元(Mult1-Level Cell,MLC)。
[0076]控制器150例如由狀態(tài)機(state machine)來實現,控制器150可提供訊號以控制偏壓配置供電電壓的施加,其是產生自或由電壓供應器所提供,或由方塊168所提供,藉此完成此處所述的各種操作。這些操作包括一編程序列和一應力序列(stress sequence)。控制器可以利用如本領域所已知的專用邏輯電路(special-purpose logic circuitry)來實現。在替代的實施例中,控制器包括通用處理器(general-purpose processor),其可以實現于相同的存儲器電路并執(zhí)行計算機程序以控制裝置的操作。在又一實施例中,控制器可透過專用邏輯電路和通用的處理器的結合來實現。
[0077]控制器150包括用以對多個區(qū)塊中的被選區(qū)塊(例如151)執(zhí)行編程序列的邏輯單元,其中編程序列例如包括編程/驗證周期(program/verify cycles)的模式(patterns),此部分之后將搭配圖7和圖8作進一步說明。此處所使用的被選區(qū)塊是指多個區(qū)塊中的一個區(qū)塊,其中,在此區(qū)塊中的至少一個存儲單元是被施加一編程/驗證周期的編程序列,此編成序列包括一編程脈沖,其是誘導存儲單元的電阻變化。控制器150包括用以將不同模式的編程/驗證周期分派至多個區(qū)塊中的不同區(qū)塊的邏輯單元,此部分之后將搭配圖8A作進一步描述。用以指派不同模式的邏輯單元可包括由控制器可得到的窗體??刂破?50包括用以對其中之一的被選區(qū)塊施加應力序列(例如153)的邏輯單元,其中應力序列包括施加至此區(qū)塊中的存儲單元的應力脈沖,此部分之后將搭配圖4A、圖4B和圖9作進一步描述??刂破?50可包括用以對多個區(qū)塊中的被選區(qū)塊執(zhí)行編程序列和應力序列的邏輯單元。
[0078]存儲器電路100包括用以維持多個區(qū)塊中針對區(qū)塊的統計數據的邏輯單元,統計數據是關于區(qū)塊中的存儲單元響應于被指派至此些區(qū)塊的編程/驗證周期的模式的效能(例如170),如結合圖7、圖8及圖10-圖13進一步所描述。存儲器電路100包括可將統計數據提供至控制器的電路,以及可響應于外部命令而執(zhí)行邏輯單元以施加應力序列的邏輯單元。存儲器電路100也可以包括用以響應于一外部命令而停止應力序列的邏輯單元。
[0079]存儲器電路100亦可包括用以改變被指派至多個區(qū)塊中的特定區(qū)塊的特定模式的邏輯單元、用以對多個被選區(qū)塊中的一被選區(qū)塊施加應力序列以改變所選記憶區(qū)塊中的存儲單元效能特性的邏輯單元、用以在施加應力序列后,改變被指派至被選區(qū)塊的模式的邏輯單元、以及用以使邏輯單元響應于統計數據執(zhí)行施加應力序列的邏輯單元。
[0080]由控制器可得的窗體可儲存在緩存器(registers) 120當中。緩存器可將統計數據儲存在多個區(qū)塊中的各個區(qū)塊,其中統計數據是關于此些區(qū)塊中的存儲單元響應于被指派至此些區(qū)塊的編程/驗證周期的模式的效能。在實現上,統計數據可以被儲存于每一個區(qū)塊的存儲單元,其中一相變化存儲器芯片(PCM chip)可以包括多個區(qū)塊,且每一個區(qū)塊可以包括多頁面的存儲單元。統計數據可以被儲存在頻外(Out Of Band,00B)區(qū)。頻外區(qū)通常是指專用于元信息(meta informat1n)的區(qū)域,例如關于壞的區(qū)塊(bad blocks)的信息、錯誤校正碼(Error Correct1n Code,ECC)的數據以及擦除計數器(erase counters)等。有效負載數據(data payload)于頻外區(qū)并不可得。替代地,統計數據可以儲存在存儲器外接的緩存器,例如在一個操作系統中的模塊控制器(module controller)、或在一張安全數字卡(Secure Digital card,SD card)中的儲存系統控制器(storage systemcontroller)、或一內嵌式多媒體控制器(Embedded Mult1-Media Controller, EMMC) ο
[0081]統計數據可以包括編程統計數據和應力統計數據。編程統計數據和應力統計數據是由編程序列和應力序列產生,且/或為編程序列和應力序列所使用。一編程序列可以包括在此編程序列的編程/驗證周期中的一編程脈沖(a sequence of program pulses)序列,其中此序列的編程脈沖具有從一最低量值到一最高量值的一范圍。編程統計數據可以包括,對多個區(qū)塊中的每一個區(qū)塊而言,一組在此范圍中所選擇的量值,以及數量,當具有此組選擇量值中各個選擇量值的編程脈沖施加至存儲單元時,數量即指示此區(qū)塊中具有電阻通過一驗證閾值的存儲單元的比例。編程統計數據可以被使用于決定是否或如何執(zhí)行應力序列。在此區(qū)塊中通過驗證的存儲單元的比例可以用百分比或分數表示,對比于被執(zhí)行編程序列的存儲單元的總數量。
[0082]應力統計數據可以包括一應力閾值電阻(stress threshold resistance)、一應力閾值量值(stress threshold magnitude)以及基于應力閾值電阻和應力閾值量值的一應力通過標準(stress passing criter1n)。在具有應力閾值量值的編程脈沖施加至存儲單元之后,應力通過標準可以包括具有電阻值低于或高于應力閾值電阻的數個存儲單元。替代地,應力通過標準可以包括數個具有電阻值在電阻值范圍之內的存儲單元。使用于應力通過標準的存儲單元的數量可以用百分比或分數表示,對比于被執(zhí)行應力修整操作的存儲單元的總數量。
[0083]應力閾值量值可以包括一量值以復位存儲單元至非晶相,且當編程/擦除周期被重復地施加以復位存儲單元時,存儲單元可以已經部分地復位電阻值。關于一應力閾值量值以復位存儲單元,應力閾值電阻可以例如是100千歐姆(lOOkilo-ohm)。替代地,應力閾值量值可以包括一量值以設置存儲單元至結晶相,且當編程/擦除周期重復地施加以設置存儲單元,存儲單元可以已經部分地設置電阻值。關于一應力閾值量值以設置存儲單元,應力閾值電阻可以例如是I兆歐姆(lmega-ohm)。
[0084]應力閾值量值和此組所選擇的量值可以包括預先決定的值(例如150μΑ、175 μ A、200 μ A),如此一來,不需要儲存所述量值的實際值(actual values)于每一個區(qū)塊中的存儲單元,其中μ A表示微安培,一個電量單位。替代地,例如,僅儲存儲存在緩存器的索引引用(indexes referencing)的所述量值的實際值于每一個區(qū)塊,以最小化儲存開銷(storage overhead)。同樣地,應力閾值電阻可以具有預先決定的值(例如100千歐姆、I兆歐姆),如此一來,不需要儲存實際的電阻值于每一個區(qū)塊。替代地,例如,僅儲存儲存在緩存器的索引引用的所述量值的實際值于每一個區(qū)塊,以最小化儲存開銷。在具有應力閾值量值的編程脈沖施加至數個存儲單元之后,具有電阻值低于或高于應力閾值電阻的此些存儲單元,以及/或通過驗證的數個存儲單元,可以用百分比或分數表示,進一步最小化儲存開銷。
[0085]一列譯碼器(row decoder) 161耦接至多條字線162,其中字線162沿著存儲器陣列160中的列(rows)排列。用以維持多個區(qū)塊中的區(qū)塊的統計數據(例如170)的邏輯單元被親接至一組頁面緩沖器(page buffers) 163,在此實施例中是通過數據總線(databus) 167 親接。全局位線(global bit lines) 164 親接至區(qū)域位線(local bit lines)(未繪示),其中區(qū)域位線沿著存儲器陣列160中的行(columns)排列。于總線165上的地址(addresses)被供應至此組頁面緩沖器163和列譯碼器161。數據通過數據線175被供應至/從存儲器電路上的電路180。于實施例中,存儲器電路可以是一通用的處理器、一專門的應用電路、或一模塊的結合,此結合提供系統單芯片(system-on-a-chip)的功能,是由存儲器陣列160所支持。數據通過數據線175被供應至輸入/輸出端或至存儲器電路裝置100內部或外接的其他數據目的地。
[0086]存儲器電路100可以包括一控制端111和一輸入/輸出端113??刂贫?11包括電路以接收控制訊號112且與外接裝置互通,所述控制訊號包括如芯片致能(chip enable)訊號、讀取致能(read enable)訊號、寫入致能(write enable)訊號、命令致能(commandenable)訊號、地址致能(address enable)訊號以及定時器(clock)訊號等。輸入/輸出端113使用作為存儲器電路100的輸入端或輸出端,取決于控制訊號112在控制端111接收到的值。輸入/輸出端113包括電路以接收輸入訊號和發(fā)送輸出訊號。輸入端可以包括命令訊號、地址訊號以及輸入數據訊號。輸出端可以包括儲存在緩存器120的應力統計數據和編程統計數據,且是可得的,例如通過在緩存器120和輸入/輸出端113之間的訊號125。
[0087]存儲器電路100可以包括一命令譯碼器115,其中命令譯碼器115透過訊號116耦接至控制端111,且透過訊號117耦接至輸入/輸出端113。命令譯碼器115可以譯碼一命令,以從一外接源(source external)執(zhí)行應力序列至存儲器電路。此命令由命令/地址/數據訊號114而來,且在輸入/輸出端113上被接收。替代地,控制器150可以施用邏輯單元,以執(zhí)行應力序列且響應于于內部邏輯單元,以代替從一外接源執(zhí)行應力序列至存儲器電路的命令。
[0088]圖2繪示相變化存儲單元進行應力循環(huán)(cycling stress),從一初始設置狀態(tài)到一最終復位狀態(tài)的電阻-電流(resistance-current,R-1)曲線圖。曲線(I)顯示在任何應力循環(huán)之前的R-1曲線。曲線(2)、(3)與(4)分別顯示在1E4、1E6與1E8次應力的編程/擦除周期之后的R-1曲線。在初始設置狀態(tài)和最終復位狀態(tài)之間的部分復位狀態(tài)(partial-reset states),如箭頭所指示,可以看出曲線右移,表示具有漸增的編程脈沖量值(例如電壓量值、電流量值或功率量值)。R-1曲線右移解釋了在應力循環(huán)之后,一個相變化存儲單元需要具有較高量值(較高的電壓量值、較高的電流量值或較高的功率量值)的編程脈沖以達到最終復位狀態(tài),而不是較低量值。當一個相變化存儲單元進行應力循環(huán),全復位狀態(tài)(full-reset state)的電阻保持穩(wěn)定。
[0089]圖3繪示多個相變化存儲單元進行應力循環(huán),從一初始設置狀態(tài)(例如100千歐姆)到一最終復位狀態(tài)(例如1000千歐姆)的電阻-電流曲線圖。曲線310、320與330代表多個相變化存儲單元需要較低、中等與較高量值的編程脈沖(例如低于50 μ A、大約50 μ A與高于50 μ Α),以達到最終復位狀態(tài)。通過施加不同次數的應力循環(huán)于存儲單元,R-1曲線可以右移至一較窄的編程量值范圍,此較窄的編程量值范圍是相較于在應力循環(huán)之前,R-1曲線原始的編程量值范圍。例如,較高次數的應力循環(huán)可以被施加至一第一相變化存儲單元,其需要一較低量值的編程脈沖,如曲線310所示、中等次數的應力循環(huán)可以被施加至一第二相變化存儲單元,其需要一中等量值的編程脈沖,如曲線320所示以及較低次數的應力循環(huán)可以被施加至一第三相變化存儲單元,其需要一較高量值的編程脈沖,如曲線330所示。
[0090]圖4Α和圖4Β繪示在一應力序列施加至多個相變化存儲單元之后,相變化存儲單元從一較寬的編程量值范圍右移至一較窄的編程量值范圍的電阻-電流曲線圖。雖然圖4Α和圖4Β中的編程量值范圍是顯示為電流,但編程量值范圍也可以是電壓或功率。一編程操作包括具有驗證操作的一重復序列的電脈沖(an iterative sequence of electricalpulses)以編程一 PCM單元。所需電脈沖的次數可以變化于PCM單元之間,取決于編程PCM單元至目標電阻值所需的編程脈沖的量值。在PCM單元的生命周期期間,在一區(qū)塊的PCM單元中用于此些PCM單元的編程脈沖量值的范圍會變寬,如此一來,需要更多的重復步驟以編程PCM單元,且降低編程操作的效能。通過執(zhí)行一應力序列至如此處所述的區(qū)塊的PCM單元,其中應力序列包括多個編程/擦除周期(例如數百個編程/擦除周期),一較寬的編程量值范圍(例如圖4A的410)可以右移至一較窄的編程量值范圍(例如圖4B的420),如此一來,僅需要較少的重復步驟以編程PCM單元,并改善編程操作的效能。替代地,一不同的編程序列可以被使用以編程PCM單元,例如一序列,在每一個重復步驟不遞增編程脈沖的量值,或一序列,其包括在峰值處遞減編程脈沖的量值的步驟。
[0091]在如圖6所示的一 ISPP序列中,具有驗證脈沖的一重復序列的編程脈沖被施加至一組存儲單元。若此組的一些存儲單元未通過驗證(例如不符合代表邏輯值的一目標電阻值),則逐漸增加編程脈沖的量值,且此具有驗證脈沖的具有增加量值的編程脈沖被施加至此組中未通過驗證的存儲單元。
[0092]在一個實施例中,具有可利用的最大量值的應力脈沖可以在應力修整操作期間被使用于一應力序列,因為在一應力序列中具有較高量值的應力脈沖可以產生較有效率及較有效果的應力修整結果。存儲器電路可以包括硬件電路以提供具有較高量值的應力脈沖,較高量值的應力脈沖是相較于使用在一般設置和復位操作的編程脈沖而言,例如于一 ISPP序列,且為了較有效率及較有效果的應力修整,應力修整操作可以使用此具有較高量值的應力脈沖。在一個替代的實施例中,如此處所述的應力修整操作可以使用合適的應力脈沖量值于一般設置和復位操作的編程脈沖,例如于一 ISPP序列,然而相較于較高的量值,對于應力修整而言,此量值會是較低效率和較低效果的。于實施例中,如此處所述的應力修整操作可以使用具有不變量值的應力脈沖,或具有可變量值的應力脈沖,其中可變量值的應力脈沖包括逐漸增加的量值和逐漸減少的量值。此外,在實施例中,如此處所述的使用于應力序列的應力脈沖的量值可以與如圖16A、圖16B、圖16C及圖16D所示的波形(waveforms)
全士么云口口 ο
[0093]在一個實施例中,如圖9的范例所示,一應力序列中的多個應力脈沖(例如數百個編程/擦除周期)可以被施加至一被選區(qū)塊的存儲單元,此應力序列中的多個應力脈沖沒有任何如在ISPP序列中的驗證脈沖,且沒有如在ISPP序列中,針對每一個編程脈沖的目標電阻值驗證在此被選區(qū)塊中的存儲單元的電阻。如結合圖9進一步所描述,在此應力序列中的多個應力脈沖被施加至存儲單元之后,執(zhí)行具有應力閾值量值的編程脈沖至存儲單元,且針對一閾值電阻對此被選區(qū)塊中的存儲單元的電阻進行驗證。此應力序列可以被重復于未通過驗證的存儲單元,驗證是基于應力閾值量值和此閾值電阻,沒有任何如在ISPP序列中的驗證脈沖,且沒有如在ISPP序列中,針對的每一個編程脈沖的目標電阻值驗證在此被選區(qū)塊中的存儲單元的電阻。在一個替代的實施例中,驗證脈沖可以被應用于各個應力脈沖,雖然驗證脈沖對于應力修整可能是沒有效果或沒有效率的,因為驗證脈沖的量值低于適合使用于一般設置和復位操作的編程脈沖(例如于一 ISPP序列)的量值,且因此低于對應力修整較有效率及較有效果的較高的量值。此外,驗證脈沖的脈沖寬度可以比適合使用于一般設置和復位操作的編程脈沖(例如于一 ISPP序列)的脈沖寬度短,且因此比對應力修整較有效率及較有效果的較長的脈沖寬度短。
[0094]圖5繪示一實施例的用于操作包括一存儲單元區(qū)塊的存儲器電路的方法的簡化流程圖。在步驟510,執(zhí)行編程序列于被選區(qū)塊中的存儲單元,其中編程序列包括一模式的編程/驗證周期。編程序列的編程/驗證周期可以包括一編程脈沖,其誘導存儲單元的電阻變化,以及一驗證步驟,以偵測具有一電阻的存儲單元是否通過一驗證閾值(例如應力閾值電阻)。在一個實施例中,編程序列可以包括一增階型脈沖編程序列(IncrementalStepped pulse ProPramming sequence,ISPP 序列)。一 ISPP 序列的范例將搭配圖 6 作進一步說明。一修飾的ISPP序列的范例將結合圖7和圖8進行描述,此范例包括在此ISPP序列中的步驟,以及額外的步驟,以決定執(zhí)行一應力序列的條件。
[0095]一編程序列包括在此編程序列的編程/驗證周期中的一編程脈沖序列,其中此編程脈沖序列具有從一最低量值到一最高量值的一范圍。執(zhí)行編程序列所產生的統計數據可以包括,對多個區(qū)塊中的每一個區(qū)塊而言,一組在此范圍中所選擇的量值,以及數量,當具有此組選擇量值中各個選擇量值的編程脈沖施加至存儲單元時,數量即指示此區(qū)塊中具有電阻通過一驗證閾值的存儲單元的比例。
[0096]在步驟520和530,基于步驟510所產生的統計數據,可以決定執(zhí)行一應力序列的條件。決定執(zhí)行一應力序列的條件的范例將結合圖10-圖13進行描述。
[0097]在步驟540,執(zhí)行一應力序列至一被選區(qū)塊,其中應力序列包括應力脈沖,應力脈沖是被配置以加強(stress)在此區(qū)塊中未通過驗證的存儲單元。應力脈沖可以包括編程/擦除周期(program/erase cycles)。一應力序列的范例將結合圖9進行描述。
[0098]圖6繪示一 ISPP序列的簡化流程圖。在步驟610,
[0099]具有驗證脈沖的一重復序列的編程脈沖被施加至一組存儲單元,其中編程脈沖具有一量值(例如電壓、電流或功率)。在步驟620,決定是否此組中所有的存儲單元皆通過驗證。在步驟630,若此組的一些存儲單元未通過驗證(例如不符合代表邏輯值的一目標電阻值),則逐漸增加編程脈沖的量值,且屏蔽(mask)此組中通過驗證的存儲單元。在下一次迭代(iterat1n)中的步驟610,此具有驗證脈沖的具有增加量值的編程脈沖被施加至此組中未通過驗證的存儲單元,且因此未通過驗證的存儲單元在最后一次迭代中不會被屏蔽。當此組中所有的存儲單元皆通過驗證,則此ISPP序列終止。
[0100]圖7繪示執(zhí)行編程序列于多個區(qū)塊中被選區(qū)塊,以編程此些所被選區(qū)塊中的一存儲單元,以及收集統計數據以決定執(zhí)行一應力序列于此些被選區(qū)塊之一的條件的簡化流程圖,使用一修飾的ISPP序列作為范例。當一存儲單元的電阻(Rcell)符合代表一邏輯值的一目標電阻(Rtarget),則此存儲單元被編程至此邏輯值。目標電阻可以包括一范圍的電阻值,且若存儲單元的電阻落在電阻值的范圍內,則存儲單元具有符合目標電阻的電阻。例如,一個2位MLC存儲單元可以具有4個電阻值對應于4個邏輯值(例如2位的00、01、10、11),且目標電阻可以對應于此4個電阻值其中之一。在一編程序列中的每一個編程/驗證周期包括一第一驗證(first verify),以驗證在所被選區(qū)塊中的一被選區(qū)塊的存儲單元是否具有符合一目標電阻的電阻,該目標電阻代表一邏輯值。
[0101]為了收集統計數據以決定執(zhí)行一應力序列的條件的目的,若一存儲單元的電阻(Rcell)符合一應力閾值電阻(Rth),則此存儲單元通過一第二驗證(second verify)。應力閾值電阻可以是在一范圍的電阻值內,包括電阻值對應于存儲單元的不同的邏輯值,且可以不同于目標電阻值。應力閾值電阻將結合圖8進行進一步描述。一編程脈沖包括在編程序列的編程/驗證周期中的一編程脈沖序列,其中此編程脈沖序列具有從一最低量值到一最高量值的一范圍。收集的統計數據可以包括,對多個區(qū)塊中的每一個區(qū)塊而言,一組在此范圍中所選擇的量值,以及數量,當具有此組選擇量值中各個選擇量值的編程脈沖施加至存儲單元時,數量即指示此區(qū)塊中具有電阻通過一驗證閾值的存儲單元的比例。
[0102]除了第一驗證,在此編程序列中的特定的編程/驗證周期的一第二驗證被施加至此被選區(qū)塊中的存儲單元,其中第二驗證具有一編程量值,且此編程量值符合此組所選擇的量值中的一選擇量值。接著可以使用第二驗證比較此被選區(qū)塊中的存儲單元的電阻與驗證閾值(例如應力閾值電阻);以及更新數量,數量是為此被選區(qū)塊的比較的結果,其中當具有此組選擇量值中各個選擇量值的編程脈沖施加至存儲單元時,數量即指示一被選區(qū)塊中具有電阻通過一驗證閾值的存儲單元的比例。
[0103]在步驟710,可以從存儲器電路中的緩存器或頻外區(qū)讀取應力統計數據和編程統計數據。應力統計數據和編程統計數據將結合圖1進行進一步描述。在步驟720,具有驗證脈沖的一重復序列的編程脈沖被施加至一組存儲單元,其中編程脈沖具有一量值(例如電壓、電流或功率)。
[0104]在步驟730,決定編程脈沖的量值是否符合一組量值中的一量值。若是,接著在步驟740,施加在編程/驗證周期中的一第二驗證至存儲單元,其中第二驗證具有一編程量值,且此編程量值符合此組所選擇的量值中的一選擇量值。當在步驟720中,編程脈沖被施加至存儲單元時,除了第一驗證,施加第二驗證以驗證存儲單元的電阻。接著可以使用第二驗證比較此被選區(qū)塊中的存儲單元的電阻與驗證閾值(例如應力閾值電阻)。在一個實施例中,可以計算通過第二驗證的單元的總數量,而在一個替代的實施例中,可以計算未通過第二驗證的單元的總數量??梢越逵赏ㄟ^驗證或未通過驗證的單元的總數量以更新數量,其中當具有此組選擇量值中各個選擇量值的編程脈沖施加至存儲單元時,數量即指示此區(qū)塊中具有電阻通過一驗證閾值的存儲單元的比例。在步驟745,儲存編程統計數據于緩存器或頻外區(qū),其中編程統計數據包括數量,當具有此組選擇量值中各個選擇量值的編程脈沖施加至存儲單元時,數量即指示此區(qū)塊中具有電阻通過一驗證閾值的存儲單元的比例。通過驗證或未通過驗證的單元的總數量可以被使用于決定執(zhí)行一應力序列的條件。
[0105]在步驟750,決定存儲單元的電阻(Rcell)是否符合ISPP目標電阻。若是,接著在步驟760,具有電阻符合ISPP目標電阻的存儲單元被邏輯地屏蔽(logically masked),因此這些存儲單元在下一次迭代期間不會被處理。在步驟770,若此組存儲單元中所有的存儲單元都已經被屏蔽,則ISPP序列即停止。若否,在步驟780,逐漸增加編程脈沖的量值,且下一次迭代開始進行于未符合ISPP目標電阻的存儲單元。
[0106]在一個實施例中,應力閾值量值指示PCM單元的最小啟動量值,且因此在修飾的ISPP操作中,任何具有量值小于應力閾值量值的編程脈沖可以被跳過。因此相較于傳統的ISPP序列,修飾的ISPP序列可以減少編程步驟的次數。
[0107]在一個實施例中,可以使用修飾的ISPP序列替代ISPP序列,例如結合圖6所描述的,是為了編程存儲單元,因此儲存在緩存器的統計數據的應力序列是被更新。在一個替代的實施例中,ISPP序列被使用以編程存儲單元,而修飾的ISPP序列在編程/驗證周期次數(例如1000或10000次循環(huán))中被周期性地執(zhí)行。因為R-1曲線的移動是漸進的,因此足以周期性地執(zhí)行修飾的ISPP序列。
[0108]圖8繪示在一個修飾的ISPP序列中的編程脈沖和驗證脈沖的范例圖。圖8顯示4個編程脈沖(例如PU P2、P3、P4)分別具有4個驗證脈沖(例如V1、V2、V3、V4),施加至存儲單元。當存儲單元通過驗證(例如當Rcell符合Rtarget,如驗證脈沖V4所決定的),則修飾的ISPP序列即停止。若存儲單元未通過驗證,則此修飾的ISPP序列將繼續(xù)進行下一次在示出的序列中的編程/驗證周期。在此范例中,存儲單元未通過驗證,如驗證脈沖Vl、V2、V3所決定的,所以分別施加編程脈沖P2、P3、P4。
[0109]在一編程序列中的每一個編程/驗證周期包括一第一驗證,以驗證在被選區(qū)塊中的一被選區(qū)塊的存儲單元是否具有符合一目標電阻的電阻,該目標電阻代表一邏輯值。在修飾的ISPP序列中,一第二驗證(例如AV3、AV4)可以被施加至此被選區(qū)塊中的存儲單元,第二驗證在編程序列中的特定的編程/驗證周期具有一編程量值,且此編程量值符合一組所選擇的量值中的一選擇量值。一第二驗證和一第一驗證可以被施加在兩個編程脈沖之間。可以在驗證脈沖(例如V3)被施加之前先施加第二驗證(例如AV3),因此修飾的ISPP序列將不會在第二驗證被施加之前停止。
[0110]在一個實施例中,可以計算通過第二驗證的單元的總數量,而在一個替代的實施例中,可以計算未通過第二驗證的單元的總數量。通過驗證或未通過驗證的存儲單元的總數量可以儲存在存儲器電路中的緩存器或頻外區(qū),用以執(zhí)行如此處所述的應力序列。
[0111]參照圖8所示的修飾的ISPP序列,若應力閾值電阻(例如I兆歐姆)大于用以編程存儲單元的目標電阻(例如100千歐姆),則一旦目標電阻符合,此修飾的ISPP序列可能會停止,且因此I兆歐姆的應力閾值電阻將不會被使用在此編程序列,且編程統計數據將不會隨著存儲單元的狀況被更新。
[0112]據此,對于應力修整操作以復位存儲單元至非晶相,其開始于一設置狀態(tài),具有符合第一非設置狀態(tài)(first non-set state)的電阻值(例如100千歐姆)的應力閾值是優(yōu)選的。第一非設置狀態(tài)的電阻值是對應于MLC存儲單元的一邏輯值,且相較于其他電阻值,第一非設置狀態(tài)的電阻值是較接近于此設置狀態(tài)的電阻值,其中其他電阻值是對應于MLC存儲單元的其他邏輯值。
[0113]同樣地,對于應力修整操作以設置存儲單元至結晶相,其開始于一復位狀態(tài),具有符合第一非復位狀態(tài)(first non-reset state)的電阻值(例如I兆歐姆)的應力閾值是優(yōu)選的。第一非復位狀態(tài)的電阻值是對應于MLC存儲單元的一邏輯值,且相較于其他電阻值,第一非設置狀態(tài)的電阻值是較接近于此設置狀態(tài)的電阻值,其中其他電阻值是對應于MLC存儲單元的其他邏輯值。
[0114]圖8A繪示以控制器所可以指派的區(qū)塊為基礎,在一區(qū)塊上不同模式(pattern)的編程/驗證周期,以及在此些不同模式內的統計數據收集步驟。
[0115]執(zhí)行包括一第一模式(例如模式I)的編程/驗證脈沖的一第一編程序列,第一編程序列包括在此編程序列的編程/驗證周期中的一編程脈沖序列,其中此編程脈沖序列具有從一最低量值(例如一起使電壓電平(starting voltage level) Va)到一最高量值(例如一終止電壓電平(ending voltage level)Va Max)的一編程量值范圍。施加第一編程序列至一存儲單元以誘導此存儲單元的電阻變化,因此此存儲單元的電阻可以符合代表一邏輯值的一目標電阻,如同通過施加于編程序列的編程/驗證周期中的驗證脈沖所驗證。例如,一個2位MLC存儲單元可以具有4個電阻值對應于4個邏輯值(例如2位的00、01、10、11),且目標電阻可以對應于此4個電阻值其中之一。在此范例中,每一個編程脈沖的跨距(step)是一定值AV。第一模式(例如模式I)的通過的編程脈沖的數量可以通過Va Max與Va之間的差,除上跨距AV加一個額外的周期(addit1nal cycle)的量值來決定。
[0116]如圖8所示的編程量值(例如Va+ Δ V、Va+2* AV----Va+9* Δ V)僅作為舉例用。在實施例中,可以有更多或更少的編程量值在包括一模式的編程/驗證周期的一編程序列中,且在此模式的編程/驗證周期中的每一個編程脈沖的跨距可以是可變的以取代一定值A V0雖然在此范例中編程量值是為電壓,但編程量值也可以是電流或功率。
[0117]編程序列包括驗證脈沖于在此模式的程序/驗證周期的各個編程脈沖中。當存儲單元針對一目標電阻通過驗證,例如當存儲單元的電阻符合如同驗證脈沖所決定的目標電阻,則此編程序列即停止。若存儲單元未通過驗證,則此編程序列繼續(xù)跳至此模式的編程/驗證周期中的下一個編程/驗證周期。
[0118]當使用第一模式(例如模式I)來執(zhí)行此包括第一模式的編程/驗證周期的第一編程序列,統計數據可以被收集,在當編程脈沖的量值符合一組所選擇的量值(例如Va+2* Δ V、Va+4* Δ V、Va+6* Δ V)中的一選擇量值(例如Va+2* Δ V),且被施加至存儲單元的時候。在此組所選擇的量值中的兩相鄰選擇的量值之間可以有多個編程脈沖,其中在兩相鄰選擇的量值之間的多個編程脈沖具有包括多個跨距(例如A V’ s)的多個編程量值。在一個實施例中,在兩相鄰選擇的量值之間的間隔量值可以是定值(例如25 μ A)。在一個替代的實施例中,在兩相鄰選擇的量值之間的間隔量值可以是可變的。在一個實施例中,當符合一選擇量值的編程脈沖量值被施加至一區(qū)塊的存儲單元中的此存儲單元時,施加一第二驗證以針對一應力閾值電阻驗證此存儲單元的電阻。除了在一編程/驗證周期中的一第一驗證,在此編程序列中的此編程/驗證周期的一第二驗證驗證在一被選區(qū)塊中的存儲單元是否符合代表一邏輯值的一目標電阻值。應力閾值電阻將將搭配圖8作進一步說明。
[0119]當具有此組所選擇的量值中的一選擇量值的編程脈沖施加至存儲單元時,具有電阻通過一驗證閾值(例如存儲單元的電阻低于應力閾值電阻)的存儲單元的數量可以被計算。收集統計數據可以包括,對多個區(qū)塊中的每一個區(qū)塊而言,一組從編程/驗證序列的編程量值范圍所選擇的量值,以及數量,當具有此組選擇量值中各個選擇量值的編程脈沖施加至存儲單元時,數量即指示此區(qū)塊中具有電阻通過一驗證閾值的存儲單元的比例。當具有此組選擇量值中各個選擇量值的編程脈沖施加至存儲單元時,存儲單元的比例可以源自于具有電阻通過驗證閾值的存儲單元的數量。
[0120]使用于后續(xù)應力操作中的一應力閾值量值可以從此組所選擇的量值決定,此組所選擇的量值是基于當具有此組中各個選擇量值的編程脈沖施加至存儲單元時,在此區(qū)塊中具有電阻低于應力閾值電阻的存儲單元的比例。在一個范例中,在(Va+2*AV)的選擇量值下,此區(qū)塊中100%的存儲單元具有低于應力閾值電阻的電阻值,且因此通過驗證。在(Va+4* Δ V)的選擇量值下,此區(qū)塊中80%的存儲單元具有低于應力閾值電阻的電阻值,且因此通過驗證,然而20%的存儲單元具有大于應力閾值電阻的電阻值,且因此未通過驗證。在(Va+6*AV)的選擇量值下,此區(qū)塊中20%的存儲單元具有低于應力閾值電阻的電阻值,且因此通過驗證,然而80%的存儲單元具有大于應力閾值電阻的電阻值,且因此未通過驗證。
[0121]應力閾值量值可以被決定,當具有此應力閾值量值的編程脈沖被施加至存儲單元時,使得此區(qū)塊中具有電阻通過一驗證閾值的一第一部份的存儲單元多于此區(qū)塊中具有電阻未通過此驗證閾值的一第二部份的存儲單元。基于收集的統計數據,在(Va+4*AV)的選擇量值下,大部分的存儲單元(例如80%)具有低于應力閾值電阻的電阻值,且因此通過驗證。據此,應力閾值量值可以被決定是(Va+4* Δ V),使得僅有少部分的存儲單元需要被加強窄化用以編程存儲單元的編程量值的范圍。
[0122]接著,使用此決定的應力閾值量值的一應力修整操作可以被施加至此些少部份的存儲單元(例如20%),這些存儲單元原先在(Va+4* AV)的選擇量值下具有大于應力閾值電阻的電阻,從而導致這些20%的存儲單元現在在(Va+4*AV)的應力閾值量值下具有低于應力閾值電阻的電阻值。因此100%的存儲單元在(Va+4*AV)的應力閾值量值下可以具有低于應力閾值電阻的電阻值,降低PCM單元的單元至單元變異。
[0123]在施加應力修整操作之后,執(zhí)行包括一第二模式(例如模式2)的編程/驗證周期的一第二編程序列。由于應力修整操作已造成在(Va+4* AV)的應力閾值量值下,100%的存儲單元具有低于應力閾值電阻的電阻值,模式2的最低量值可以從在第一模式(模式I)的Va增加到(Va+3*AV),其中(Va+3* △ V)是低于或等于第二模式的應力閾值量值(例如Va+4*AV)。應力閾值量值可以指示存儲單元的最小導通量值(minimum turn-onmagnitude),且因此任何編程脈沖的量值低于應力閾值量值可以被跳過,以降低編程步驟的次數。
[0124]由于應力閾值量值被決定為(Va+4* Δ V),具有一最低值(例如Va+2* Δ V)的選擇量值不再有效,因為其現在產生100%的存儲單元通過驗證。據此,統計數據被更新,從此組所選擇的量值移除具有一最低值(例如Va+2* Δ V)的選擇量值,并且增加一新的選擇量值(例如Va+8*AV)至此組所選擇的量值,其中新的選擇量值大于模式I的最高選擇量值(例如 Va+6* Δ V) ο
[0125]因此,當使用第二模式(例如模式2)來執(zhí)行此包括第二模式的編程/驗證周期的第二編程序列,統計數據可以被收集,在當編程脈沖的量值符合一組更新的選擇量值(例如Va+4* Δ V、Va+6* Δ V、Va+8* Δ V)中的一選擇量值(例如Va+2* Δ V),且被施加至存儲單元的時候。
[0126]圖9繪示一應力序列的簡化流程圖。應力序列可以包括應力脈沖,被配置以加強在一區(qū)塊中未通過驗證的存儲單元,其中應力序列可以包括多個編程/擦除周期,例如數百個編程/擦除周期(步驟910)。在一個實施例中,當具有一應力閾值量值的編程脈沖施加至存儲單元,若存儲單元具有電阻值(Rcell)大于應力閾值電阻(Rth),則存儲單元不會通過驗證。應力閾值量值可以是電壓、電流或功率。
[0127]在步驟920,在應力脈沖施加至此區(qū)塊中未通過驗證的存儲單元之后,執(zhí)行具有應力閾值量值的編程脈沖與驗證脈沖至這些存儲單元。在一個實施例中,在具有應力閾值量值的編程脈沖與驗證脈沖施加至這些存儲單元之后,若存儲單元具有電阻值(Rcell)低于應力閾值電阻(Rth),則存儲單元通過驗證。在步驟930,若存儲單元具有電阻值(Rcell)低于應力閾值電阻(Rth),且因此通過驗證,則存儲單元在下一次迭代被邏輯地屏蔽掉。一邏輯屏蔽維持指示步驟920的驗證結果。在應力閾值脈沖施加之后,任何仍具有電阻值高于應力閾值電阻的存儲單元不會被屏蔽掉。應力脈沖可以施加至此區(qū)塊中具有電阻未通過驗證的存儲單元,如邏輯屏蔽所指示的(步驟940)。應力脈沖可以重復于多次迭代中,直到執(zhí)行應力序列在此區(qū)塊的存儲器上的限制已經達到(步驟950)。限制可以包括一時間限制,例如100毫秒、一循環(huán)迭代限制(loop iterat1n limit),例如100,以及一應力循環(huán)次數(stress cycle count),例如 106。
[0128]若在一特定的區(qū)塊或頁面上收到執(zhí)行一應力序列的命令,并且沒有編程脈沖已經執(zhí)行在此特定區(qū)塊或頁面上,則不需要在此特定區(qū)塊或頁面上執(zhí)行應力修整操作。這種狀況可以通過檢查統計數據來決定。對于在編程脈沖中所有對應的選擇量值而言,若存儲單元通過驗證的數量是零或O %,則不需要在此特定區(qū)塊或頁面上執(zhí)行一應力序列。
[0129]對于具有初始值的一或多個區(qū)塊的相變化存儲單元,其應力統計數據和編程統計數據可以被初始化,其中初始值是儲存在PCM芯片中或芯片外的緩存器或頻外區(qū)。初始化應力統計數據和編程統計數據可以從一或多個PCM芯片的廠內統計測量(in-factorystatistical measurements)來決定。相較于從被采取的所述統計測量而來的PCM芯片,廠內統計測量可以被施加至更多PCM芯片。例如,從一或多個半導體芯片上的一或多個PCM芯片而來的廠內統計測量可以被施加至此相同芯片上或一批芯片上的所有芯片。
[0130]以下提供范例以解釋說明如何使用編程統計數據和應力統計數據執(zhí)行編程序列和應力序列。在包括一組所選擇的量值(例如150 μ Α、175 μ A以及200 μ Α)中的選擇量值的編程脈沖被施加至存儲單元之后,廠內統計測量可以包括關于存儲單元的電阻的統計數據。例如,當具有此組所選擇的量值中的一特定量值(例如150 μ A)的編程脈沖被施加至存儲單元時,此統計測量可能顯示大部分的測量的PCM存儲單元(例如90% )具有電阻值低于應力閾值電阻(例如100千歐姆)。換言之,在具有此組所選擇的量值中的一特定量值的編程脈沖被施加至存儲單元之后,90%的測量的存儲單元具有電阻值低于應力閾值電阻。據此,應力統計數據可以包括初始值:
[0131]應力通過標準=100%
[0132]應力閾值量值=150 μ A
[0133]應力閾值電阻=10kilo-ohms
[0134]其中應力閾值量值被設定成此組所選擇的量值中的此特定量值,且當存儲單元在后續(xù)執(zhí)行一應力序列的期間被部分地編程,應力通過標準指示此區(qū)塊中具有電阻值低于應力閾值電阻的存儲單元的百分比,其中是使用具有此組所選擇的量值中的此特定量值(例如150 μ A)的編程脈沖進行編程。
[0135]接著執(zhí)行一應力修整操作于一區(qū)塊的PCM單元,直到當具有此組所選擇的量值中的一特定量值(例如150 μ Α)的編程脈沖被施加至存儲單元時,100%的存儲單元具有電阻值低于應力閾值電阻(例如100千歐姆),換言之,直到在具有此組所選擇的量值中的此特定量值的編程脈沖被施加至存儲單元之后,100%的測量的存儲單元具有電阻值低于應力閾值電阻。這可以通過首先,施加如此處所述的應力脈沖來實現,例如施加數百個應力脈沖至此區(qū)塊的存儲單元,接著施加具有此組選擇量值中此特定量值的編程脈沖至存儲單元,并針對應力閾值電阻(例如100千歐姆)比較存儲單元的電阻。
[0136]由于具有較大量值的一應力序列中的應力脈沖可以產生更有效率的應力修整結果,具有可利用的最大量值的應力脈沖可以在應力修整操作期間被使用。在一個實施例中,如此處所述的應力修整操作可以使用具有量值適合一般設置和復位操作的編程脈沖于存儲單元上,如應力脈沖。在一個替代的實施例中,存儲器電路可以包括硬件電路以提供具有較高量值的應力脈沖,是相較于使用在一般設置和復位操作的編程脈沖而言,且為了更有效率的應力修整,應力修整操作可以使用此具有較高量值的應力脈沖。
[0137]使用上述的范例,一存儲單元區(qū)塊的編程統計數據可以包括初始值:
[0138]所選擇的量值=150 μ Α、175 μ Α、以及200 μ A
[0139]通過驗證的存儲單元的百分比(percentageof memory cells passing) = 0%、0%以及0%
[0140]其中,在此組所選擇的量值下通過驗證的存儲單元的百分比是0%,表示由于廠內統計測量,沒有編程序列已經被執(zhí)行。
[0141]圖10繪示存儲單元的電阻-電流曲線圖,且當具有各個選擇量值的編程脈沖被施加至存儲單元時,其指示在第一個范例中,執(zhí)行一應力操作之前,通過驗證的存儲單元的比例。在一特定次數的編程/擦除周期(例如1000或10000)之后,一編程序列,例如結合圖7所描述的,可以被執(zhí)行至一存儲單元區(qū)塊。如圖10所繪示的,在施加具有此組所選擇的量值(例如150 μ A、175 μ A以及200 μ Α)的編程脈沖之后,執(zhí)行編程序列的結果可以決定具有電阻低于應力閾值電阻的存儲單元的數量分別為100%、80%以及20%。據此,編程統計數據被更新:
[0142]所選擇的量值=150 μ A、175 μ A、以及200 μ A
[0143]通過驗證的存儲單元的百分比=100%、80%以及20%
[0144]如圖10所繪示的,五條曲線(例如1010、1020、1030、1040與1050)代表在一存儲單元區(qū)塊中100%的存儲單元。在150 μ A的選擇量值下,此區(qū)塊中100%的存儲單元具有低于應力閾值電阻的電阻值,且因此通過驗證。在175 μ A的選擇量值下,此區(qū)塊中80%的存儲單元具有低于應力閾值電阻的電阻值,如曲線1020、1030、1040與1050所表示,且因此通過驗證,然而20%的存儲單元具有大于應力閾值電阻的電阻值,如曲線1010所表示,且因此未通過驗證。在200 μ A的選擇量值下,此區(qū)塊中20%的存儲單元具有低于應力閾值電阻的電阻值,如曲線1050所表示,且因此通過驗證,然而80 %的存儲單元具有大于應力閾值電阻的電阻值,如曲線1010、1020、1030與1040所表示,且因此未通過驗證。
[0145]若包括此區(qū)塊中的存儲單元的存儲器電路接收到一命令以執(zhí)行此應力序列,例如結合圖9所描述的,則存儲器電路可以首先讀取更新的編程統計數據?;诰幊探y計數據,在175 μ A的選擇量值下,大部分的存儲單元(例如80% )具有低于應力閾值電阻的電阻值,且因此符合在編程脈沖量值下,應力閾值電阻高于175 μΑ的選擇量值,應力統計數據可以被更新:
[0146]應力通過標準=100%
[0147]應力閾值量值=175 μΑ
[0148]應力閾值電阻=10kilo-ohms
[0149]其中應力閾值量值被更新,從150μΑ至175μΑ。
[0150]再者,使用更新的應力統計數據的應力修整操作可以施加至少數的存儲單元(例如20% ),這些少數的存儲單元原先在175 μ A的選擇量值下具有大于100千歐姆的應力閾值電阻的電阻,從而導致這些20%的存儲單元現在在175 μΑ的應力閾值量值下具有低于應力閾值電阻的電阻值。因此100%的存儲單元在175 μ A的應力閾值量值下可以具有低于應力閾值電阻的電阻值,降低PCM單元的單元至單元變異,如圖11所繪示。
[0151]圖11繪示存儲單元的電阻-電流曲線圖,且當具有各個選擇量值的編程脈沖被施加至存儲單元時,其指示在第一個范例中,執(zhí)行一應力操作之后,通過驗證的存儲單元的比例。如圖10所示的曲線(例如1010、1020、1030、1040與1050),代表在此區(qū)塊中80%的存儲單元在175 μΑ的選擇量值下,具有低于應力閾值電阻的電阻值,且因此通過驗證。曲線1110代表其他20%的存儲單元現在在175 μ A的應力閾值量值下具有低于應力閾值電阻的電阻值。因此,100%的存儲單元現在在175 μ A的應力閾值量值下通過驗證。
[0152]隨著應力閾值量值更新至175 μ Α,原先定義的150 μ A的選擇量值不再有效,因為其現在產生100%的存儲單元通過驗證。據此,編程統計數據被更新:
[0153]所選擇的量值=175 μ Α、200 μ Α、以及225 μ A
[0154]通過驗證的存儲單元的百分比=0%、0%以及0%
[0155]其中原先150 μΑ的選擇量值從此組所選擇的量值被移除,且增加一編程選擇的量值225 μ A至此組所選擇的量值。
[0156]在更多編程/擦除周期之后,應力閾值量值可以再次增加,且另一個修整操作可以被執(zhí)行,隨著應力閾值量值從175 μ A更新至200 μ Α。修整操作可以只增加應力閾值量值,如結合圖2所描述的。
[0157]圖12繪示存儲單元的電阻-電流曲線圖,且當具有各個選擇量值的編程脈沖被施加至存儲單元時,其指示在第二個范例中通過驗證的存儲單元的比例。在一特定次數的編程/擦除周期(例如1000或10000)之后,一編程序列,例如結合圖7所描述的,可以被執(zhí)行至一存儲單元區(qū)塊。如此第二個范例所描述的,在施加具有此組所選擇的量值(例如150 μ Α、175 μ A以及200 μ Α)的編程脈沖之后,執(zhí)行編程序列的結果可以決定具有電阻低于應力閾值電阻的存儲單元的數量分別為40%、20%以及0%。據此,編程統計數據被更新:
[0158]所選擇的量值=150 μ A、175 μ A、以及200 μ A
[0159]通過驗證的存儲單元的百分比=40 %、20%以及O %
[0160]如圖12所繪示的,五條曲線(例如1210、1220、1230、1240與1250)代表在一存儲單元區(qū)塊中100%的存儲單元。在150 μ A的選擇量值下,此區(qū)塊中40%的存儲單元具有低于應力閾值電阻的電阻值,如曲線1240與1250所表示,且因此通過驗證,然而60%的存儲單元具有大于應力閾值電阻的電阻值,如曲線1210、1220與1230所表示,且因此未通過驗證。在175 μ A的選擇量值下,此區(qū)塊中20%的存儲單元具有低于應力閾值電阻的電阻值,如曲線1250所表示,且因此通過驗證,然而80 %的存儲單元具有大于應力閾值電阻的電阻值,如曲線1210、1220、1230與1240所表示,且因此未通過驗證。在200 μ A的選擇量值下,此區(qū)塊中100%的存儲單元具有高于應力閾值電阻的電阻值,如曲線1210、1220、1230、1240與1250所表示,且因此未通過驗證。
[0161]若包括此區(qū)塊中的存儲單元的存儲器電路接收到一命令以執(zhí)行此應力序列,例如結合圖9所描述的,則存儲器電路可以首先讀取更新的編程統計數據?;诰幊探y計數據,在175 μΑ的選擇量值下,少部分的存儲單元(例如20% )具有低于應力閾值電阻的電阻值。換言之,應力序列需要被執(zhí)行至大部分的存儲單元,以窄化編程脈沖量值的范圍,因為應力修整操作只能增加應力閾值量值,如結合圖12所描述的。據此,在此情況下沒有應力修整操作被執(zhí)行。
[0162]圖13繪示存儲單元的電阻-電流曲線圖,且當具有各個選擇量值的編程脈沖被施加至存儲單元時,其指示在第三個范例中通過驗證的存儲單元的比例。在一特定次數的編程/擦除周期(例如1000或10000)之后,一編程序列,例如結合圖7所描述的,可以被執(zhí)行至一存儲單元區(qū)塊。如此第三個范例所描述的,在施加具有此組所選擇的量值(例如150 μ Α、175 μ A以及200 μ Α)的編程脈沖之后,執(zhí)行編程序列的結果可以決定具有電阻低于應力閾值電阻的存儲單元的數量分別為80%、60%以及0%。據此,編程統計數據被更新:
[0163]所選擇的量值=150 μ Α、175 μ Α、以及200 μ A
[0164]通過驗證的存儲單元的百分比=80%、60%以及0%
[0165]如圖13所繪示的,五條曲線(例如1310、1320、1330、1340與1350)代表在一存儲單元區(qū)塊中100%的存儲單元。在150 μΑ的選擇量值下,此區(qū)塊中80%的存儲單元具有低于應力閾值電阻的電阻值,如曲線1320、1330、1340與1350所表示,且因此通過驗證,然而20%的存儲單元具有大于應力閾值電阻的電阻值,如曲線1310所表示,且因此未通過驗證。在175 μ A的選擇量值下,此區(qū)塊中60%的存儲單元具有低于應力閾值電阻的電阻值,如曲線1330、1340與1350所表示,且因此通過驗證,然而40%的存儲單元具有大于應力閾值電阻的電阻值,如曲線1310與1320所表示,且因此未通過驗證。在200 μ A的選擇量值下,此區(qū)塊中100%的存儲單元具有高于應力閾值電阻的電阻值,如曲線1310、1320、1330、1340與1350所表示,且因此未通過驗證。
[0166]若包括此區(qū)塊中的存儲單元的存儲器電路接收到一命令以執(zhí)行此應力序列,例如結合圖9所描述的,則存儲器電路可以首先讀取更新的編程統計數據?;诰幊探y計數據,在150 μ A的選擇量值下,大部分的存儲單元(例如80% )具有低于應力閾值電阻的電阻值,且在175 μΑ的選擇量值下,60%的存儲單元具有低于應力閾值電阻的電阻值。據此,應力統計數據可以被更新:
[0167]應力通過標準=100%
[0168]應力閾值量值= 200 μΑ
[0169]應力閾值電阻=10kilo-ohms
[0170]其中應力閾值量值被更新,從150μΑ至200μΑ。
[0171]再者,使用更新的應力統計數據的應力修整操作可以被施加至20%的存儲單元,這些存儲單元原先在150 μ A的選擇量值下具有大于100千歐姆的應力閾值電阻的電阻,從而導致這些存儲單元現在在200 μ A的應力閾值量值下具有低于應力閾值電阻的電阻值。因此100%的存儲單元在200 μ A的應力閾值量值下可以具有低于應力閾值電阻的電阻值,降低PCM單元的單元至單元變異。
[0172]圖14Α和圖14Β分別繪示不具有應力修整操作和具有應力修整操作在飄移(drift)后的電阻分布。動態(tài)參考(dynamic reference)可以被使用以區(qū)分代表MLC PCM單元的兩個邏輯狀態(tài)的兩個電阻范圍。隨著電阻分布寬化,在存儲單元的生命周期期間放置一動態(tài)參考在存儲單元的兩個電阻范圍之間的困難性增加,因此在存儲單元的生命周期期間,此兩個電阻范圍之間的一余量(margin)減少。如此處所述的應力修整操作可以窄化電阻分布。如圖14A和圖14B中的范例所示,圖14A所示的存儲單元的電阻-電流曲線圖比圖14B所示的電阻-電流曲線圖較為分散,其中圖14A所示的電阻-電流曲線圖不具有應力修整操作,圖14B所示的電阻-電流曲線圖具有應力修整操作,或者具有應力修整操作的存儲單元的電阻-電流曲線圖比不具有應力修整操作的電阻-電流曲線圖較為收斂(aligned)。
[0173]如圖14A中的單元電阻V.s.時間圖所示,沒有應力修整操作,代表存儲器的兩個中間MLC狀態(tài)的電阻范圍是比較容易隨著時間增加的,因此此電阻范圍之間的一余量隨著時間減少,且因此放置一動態(tài)參考在此電阻范圍之間是比較困難的。相對地,如圖14B中的電阻v.s.時間圖所示,具有應力修整操作,代表存儲器的兩個中間MLC狀態(tài)(例如狀態(tài)I和狀態(tài)2)的電阻范圍是比較不容易隨著時間增加的,因此此電阻范圍之間的一余量比較不容易隨著時間減少,且因此放置一動態(tài)參考在此電阻范圍之間是比較容易的。
[0174]圖15A、圖15B和圖15C繪示在存儲單元的生命周期期間施加多次應力修整操作。圖15A、圖15B和圖15C各自包括繪示電阻-電流曲線圖的上圖表,以及電阻范圍隨時間變化的下圖表。圖15A中的上圖表繪示在一第一應力修整操作之后,存儲單元的較分散的電阻-電流曲線圖變得較為收斂。圖15B中的下圖表繪示對應于此較收斂的電阻-電流曲線圖,代表存儲器的兩個狀態(tài)(例如狀態(tài)I和狀態(tài)2)的電阻范圍是比較不容易隨著時間增加的,因此此電阻范圍之間的一余量比較不容易隨著時間減少,且因此放置一動態(tài)參考在此電阻范圍之間是比較容易的。
[0175]圖15B中的上圖表繪示在此第一應力修整操作之后,再更多次使用(例如編程/擦除周期)后,此較收斂的電阻-電流曲線圖可以變得較為分散。圖15B中的下圖表繪示對應于圖15B中的上圖表的此較分散的電阻-電流曲線圖,代表存儲器的兩個狀態(tài)(例如狀態(tài)I和狀態(tài)2)的電阻范圍是比較容易隨著時間增加的,因此此電阻范圍之間的一余量比較容易隨著時間減少,且因此放置一動態(tài)參考在此電阻范圍之間是比較困難的。
[0176]圖15C中的上圖表繪示在一第二應力修整操作之后,存儲單元的如圖15B中在多次使用后的較分散的電阻-電流曲線圖可以變得較為收斂。圖15C中的下圖表繪示對應于此較收斂的電阻-電流曲線圖,代表存儲器的兩個狀態(tài)(例如狀態(tài)I和狀態(tài)2)的電阻范圍是比較不容易隨著時間增加的,因此此電阻范圍之間的一余量比較不容易隨著時間減少,且因此放置一動態(tài)參考在此電阻范圍之間是比較容易的。
[0177]一般而言,在一個PCM產物的生命周期期間,可以施加多次應力修整操作以收斂電阻-電流曲線圖,且使得兩個電阻范圍之間的余量比較不容易減少,因此放置一動態(tài)參考在此電阻范圍之間是比較容易的。
[0178]圖16A、圖16B、圖16C和圖16D繪示可以被使用于應力序列中應力脈沖的波形。圖16A繪示正方形波形,可以被使用以復位存儲單元至非晶相,其中波形的量值可以是電壓或電流(例如400 μΑ)。圖16Β繪示三角波形,可以被使用以設置存儲單元至結晶相,其中波形的量值可以是電壓或電流(例如400 μΑ)。圖16C繪示延長的矩形波形,其中波形的量值可以是電壓或電流(例如400 μ A),且一個延長的矩形波形的寬度可以是如圖16A所示的一個正方形波形的寬度的數倍(例如數百倍)。圖16D繪示延長的斜坡波形,其中波形的量值可以是電壓或電流(例如400 μ A),且一個延長的斜坡波形的寬度可以是如圖16Β所示的三角波形的寬度的數倍(例如數百倍)。
[0179]圖17Α和圖17Β繪示不具有應力操作和具有應力操作的編程脈沖的量值范圍,從1024存儲單元的實驗結果得到。圖17Α繪示不具有應力修整操作的編程脈沖的一較寬的量值范圍(例如1710),然而圖17Β繪示具有應力修整操作的編程脈沖的一較窄的量值范圍(例如1720)。量值范圍可以是電壓或電流。據此,通過應力修整操作可以降低編程脈沖的量值范圍的變異。
[0180]圖18Α和圖18Β繪示不具有應力操作和具有應力操作的存儲單元的啟動電流(turn-on current)分布,從1024存儲單元的實驗結果得到,其中存儲單元的電阻大于500千歐姆。圖18A繪示不具有應力修整操作的一較寬的啟動電流分布,然而圖18B繪示具有應力修整操作的一較窄的啟動電流分布。量值范圍可以是電壓或電流。據此,通過應力修整操作可以降低啟動電流的變異。
[0181]圖19A和圖19B繪示不具有應力操作和具有應力操作的存儲單元的電阻飄移系數,從1024存儲單元的實驗結果得到。圖19A繪示不具有應力修整操作的一較寬范圍的電阻飄移系數,然而圖19B繪示具有應力修整操作的一較窄范圍的電阻飄移系數。據此,通過應力修整操作可以降低電阻飄移系數的變異。
[0182]圖20A和圖20B分別繪示不具有應力操作和具有應力操作的一中間電阻狀態(tài)的電阻飄移,從兩組存儲單元的實驗結果得到。圖20A繪示在一段期間內一第一組的存儲單元(例如151單元)的電阻飄移,其中應力修整操作沒有被執(zhí)行于此第一組。圖20B繪示在一段期間內一第二組的存儲單元(例如103單元)的電阻飄移,其中應力修整操作被執(zhí)行于此第二組。如圖20A和圖20B的范例所示,據此,通過應力修整操作可以降低電阻飄移的變升。
[0183]圖21A和圖21B繪示在最糟情況下的保留時間(retent1n time)估計。參照圖14A中的單元電阻對時間圖所示,沒有應力修整操作,代表存儲器的兩個中間MLC狀態(tài)(例如狀態(tài)I和狀態(tài)2)的電阻范圍是比較容易隨著時間增加的,因此此電阻范圍之間的一余量隨著時間減少。描述關于不具有應力操作和具有應力操作的存儲單元的電阻飄移系數并結合圖19A和圖19B,是適用于圖21A和圖21B。
[0184]一第一中間MLC狀態(tài)可以具有一第一目標電阻范圍(例如在500千歐姆和600千歐姆之間),且一第二中間MLC狀態(tài)可以具有一第二目標電阻范圍(例如在900千歐姆和1000千歐姆之間)。一第一存儲單元可以具有電阻值對應于第一目標電阻范圍的一上限(例如600千歐姆),以及一最大電阻飄移系數。一第二存儲單元可以具有電阻值對應于第二目標電阻范圍的一下限(例如900千歐姆),以及一最小電阻飄移系數。就電阻范圍而言,第一存儲單元相交第二存儲單元的時間點可以估計最糟情況下的保留時間。
[0185]圖21A顯示在初始電阻600千歐姆下的一電阻飄移系數0.08,以及在初始電阻900千歐姆下的一電阻飄移系數0.02,皆不具有應力修整操作。圖21B顯示在初始電阻600千歐姆下的一電阻飄移系數0.11,以及在初始電阻900千歐姆下的一電阻飄移系數0.09,皆具有應力修整操作。通過解下列方程式可以估計此最糟情況下的保留時間t:
[0186]R(t) = R0tY= 600t°.08
[0187]R(t) = R0tY= 900t°.02
[0188]R(t) = R0tY= 600t°-n
[0189]R(t) = R0tY= 900t°.09
[0190]其中R(t)是在最糟情況下的保留時間t的電阻、R。是初始電阻、T是電阻飄移系數。前兩條方程式是針對不具應力修整操作的情況,當中γ分別是0.08和0.02;接下來的兩條方程式則是針對采用應力修整操作的情況,當中γ分別是0.11和0.09。
[0191]前兩條方程式的答案顯示,當不采用應力修整操作,其在最糟情況下的保留時間t等于860.7秒。接下來兩條方程式的答案則顯示,當采用應力修整操作,在最糟情況下的保留時間t等于637,621,500秒。因此,通過施加如此處所述的應力修整操作可以改善保留時間,其改善比例約為 740,813 ( = 637,621,500/860.7)。
[0192]圖22A和圖22B是繪示以圖解表示在最糟情況下所解出的保留時間。在圖22A中,兩條曲線代表不具有應力修整操作的兩條方程式在時間點等于860.7秒相交。在圖22B中,兩條曲線代表具有應力修整操作的兩條方程式并未在曲線圖中相交,因為兩方程式相交在時間點等于637,621,500秒,且此相交點在曲線圖外。
[0193]一存儲器控制器可以被耦接至具有一組PCM存儲單元的一存儲器電路。基于系統的可利用性,存儲器控制器可以決定何時或何地開始進行應力修整操作,例如在一系統空閑期間或在此組中一部份未儲存有效數據的相變化存儲單元上。存儲器控制器可以包括一操作系統中的一模塊控制器、一張安全數字卡中的儲存系統控制器以及一內嵌式多媒體控制器,或任何硬件,負責控制在存儲器電路上的PCM存儲單元。
[0194]存儲器控制器可以發(fā)出一命令至存儲器電路,以執(zhí)行應力修整操作于存儲器電路中所有或一些PCM存儲單元。響應于此命令,存儲器電路可以首先接收儲存在存儲器電路或外接至存儲器電路的緩存器的應力統計數據和編程統計數據,接著使用應力統計數據和編程統計數據執(zhí)行應力修整操作。
[0195]在應力修整操作期間,存儲器電路中一些或所有的PCM存儲單元可能正忙碌,并且不能被外接至存儲器電路的一存儲器控制器所使用。萬一存儲器電路需要緊急存取(urgent access),存儲器控制器可以發(fā)出一命令至存儲器電路,以停止應力修整操作于存儲器電路中的PCM存儲單元。此命令可以稱作一中斷命令(interrupt command)。
[0196]存儲器控制器可以發(fā)出一命令至存儲器電路,以要求儲存在存儲器電路中的應力統計數據。響應于此命令,存儲器電路可以提供通過應力修整操作而更新的應力統計數據至存儲器控制器,或至此存儲器控制器外部的一處理(process)。應力統計數據可以包括一應力閾值電阻、一應力閾值量值以及基于應力閾值電阻和應力閾值量值的一應力通過標準。存儲器控制器可以接收通過應力修整操作而更新的應力統計數據,并且使用更新的統計數據在存儲器電路中的PCM存儲單元上執(zhí)行存儲器管理功能。存儲器管理功能可以包括損耗平均技術、熱數據和冷數據分布以及存儲單元的自我修復。
[0197]存儲器控制器可以發(fā)送在存儲器電路中的PCM存儲單元的編程統計數據和應力統計數據的初始值至存儲器電路。
[0198]雖然本發(fā)明是參照較佳實施例及范例揭露如上,然理應理解的是這些實施例的目的是用以解釋說明,并非用以限定本發(fā)明。本發(fā)明所屬技術領域中具有通常知識者,在不脫離本發(fā)明的精神和隨附的權利要求范圍內,當可作各種潤飾與結合。
【主權項】
1.一種存儲器電路,包括: 多個存儲單元的區(qū)塊; 一控制器,包括用以對這些區(qū)塊中多個被選區(qū)塊執(zhí)行多個編程序列的邏輯單元,這些編程序列包括多個編程/驗證周期的模式;以及 用以將不同模式的編程/驗證周期指派至這些區(qū)塊中不同區(qū)塊的邏輯單元。2.根據權利要求1所述的存儲器電路,更包括用以改變被指派至這些區(qū)塊中一特定區(qū)塊的一特定模式的邏輯單元;以及用以維持這些區(qū)塊中的區(qū)塊的統計數據的邏輯單元,其中這些統計數據是關于這些區(qū)塊中的這些存儲單元響應于被指派至這些區(qū)塊的這些編程/驗證周期的模式的效能,且其中該用以指派不同模式的編程/驗證周期的邏輯單元包括自該控制器取得的一窗體。3.根據權利要求1所述的存儲器電路,更包括用以施加一應力序列至這些被選區(qū)塊中的一被選區(qū)塊以改變該被選區(qū)塊中的存儲單元的效能特性的邏輯單元;以及用以在施加該應力序列后改變被指派至該被選區(qū)塊的這些編程/驗證周期的模式的邏輯單元。4.根據權利要求2所述的存儲器電路,其中在這些編程序列中的一編程序列包括一編程脈沖序列,該編程脈沖序列是在這些編程序列的這些編程/驗證周期中,并具有從一最低量值到一最高量值的一范圍,其中這些統計數據包括: 對這些區(qū)塊的每一者、一組在該范圍中所選擇的量值,以及數量,當具有該組中各個選擇的量值的這些編程脈沖施加至這些存儲單元時,這些數量是指示每一這些區(qū)塊中具有電阻通過一驗證閾值的存儲單元的比例。5.根據權利要求4所述的存儲器電路,其中在該編程序列中的每一這些編程/驗證周期包括一第一驗證,該第一驗證是驗證在這些所被選區(qū)塊中的一被選區(qū)塊的存儲單元是否具有符合一目標電阻的電阻,該目標電阻代表一邏輯值,更包括: 用以施加一第二驗證至該被選區(qū)塊中的存儲單元的邏輯單元,除了該第一驗證,在該編程序列中的特定的編程/驗證周期的該第二驗證具有一編程量值,該編程量值符合該組所選擇量值中的一選擇量值; 用以使用該第二驗證以比較該被選區(qū)塊中的存儲器單元的電阻與該驗證閾值的邏輯單元;以及 用以更新這些數量的邏輯單元,這些數量為該被選區(qū)塊的該比較的結果。6.一種存儲器電路,包括: 多個存儲單元的區(qū)塊; 一控制器,包括用以對這些區(qū)塊中多個被選區(qū)塊執(zhí)行多個編程序列的邏輯單元,這些編程序列包括多個編程/驗證周期的模式;以及用以維持這些區(qū)塊中的區(qū)塊的統計數據的邏輯單元,其中這些統計數據是關于這些區(qū)塊中的這些存儲單元響應于被指派至這些區(qū)塊的這些編程/驗證周期的模式的效能,且施加一應力序列至這些被選區(qū)塊之一,該應力序列包括應力脈沖,這些應力脈沖被施加至該被選區(qū)塊中的存儲器單元。7.根據權利要求6所述的存儲器電路,更包括用以施加該應力序列并響應于這些統計數據的邏輯單元;以及用以提供這些統計數據至該控制器的一電路,并用以響應一外部命令以施加該應力序列的邏輯單元,其中這些編程序列包括一增階型脈沖編程序列,且該控制器包括用以響應于一外部命令以停止該應力序列的邏輯單元。8.根據權利要求6所述的存儲器電路,其中這些編程序列中的一編程序列包括一編程脈沖序列,該編程脈沖序列是在這些編程序列的這些編程/驗證周期中,并具有從一最低量值到一最高量值的一范圍,這些統計數據包括,對每一這些區(qū)塊而言,一組在該范圍中所選擇的量值,以及數量,當具有該組中各個選擇的量值的這些編程脈沖施加至這些存儲單元時,這些數量是指示每一這些區(qū)塊中具有電阻通過一驗證閾值的存儲單元的比例,更包括: 邏輯,對這些區(qū)塊的每一者,該邏輯是從該組所選擇的量值決定一閾值量值,其中當具有該閾值量值的這些編程脈沖被施加至這些存儲單元時,一第一比例的這些存儲單元具有通過一驗證閾值的電阻,一第二比例的這些存儲單元具有未通過該驗證閾值的電阻,且該區(qū)塊中的一第一比例的這些存儲單元大于該第二比例的這些存儲單元。9.根據權利要求6所述的存儲器電路,更包括: 用以驗證該所被選區(qū)塊中的存儲器單元是否通過一驗證閾值的邏輯單元,當具有一閾值量值的編程脈沖被施加至這些存儲單元時; 用以維持一邏輯屏蔽的邏輯單元,該邏輯屏蔽是指示執(zhí)行該邏輯以驗證的結果;以及 用以施加應力脈沖至該所被選區(qū)塊中的存儲單元的邏輯單元,這些存儲單元具有未通過該驗證閾值的電阻,如該邏輯屏蔽所指示。10.根據權利要求6所述的存儲器電路,其中這些編程序列中的一編程序列包括一編程脈沖序列,該編程脈沖序列是在這些編程序列的這些編程/驗證周期中,并具有從一最低量值到一最高量值的一范圍,其中當具有一閾值量值的編程脈沖被施加至這些存儲單元,該應力序列被施加至該所被選區(qū)塊中具有電阻未通過一驗證閥的存儲單元,該控制器包括用以改變被指派至這些區(qū)塊中一特定區(qū)塊的一特定模式的邏輯單元,包括: 增加該范圍的該最低量值,該增加的最低量值低于或等于該閾值量值。11.根據權利要求6所述的存儲器電路,其中這些編程序列中的一編程序列包括一編程脈沖序列,該編程脈沖序列是在這些編程序列的這些編程/驗證周期中,并具有從一最低量值到一最高量值的一范圍,其中這些統計數據包括,對每一這些區(qū)塊而言,一組在該范圍中所選擇的量值,以及數量,當具有該組中各個選擇的量值的這些編程脈沖施加至這些存儲單元時,這些數量是指示每一這些區(qū)塊中具有電阻未通過一驗證閥的存儲單元的比例,該控制器包括用以改變被指派至這些區(qū)塊中一特定區(qū)塊的一特定模式的邏輯單元,包括: 從該組選擇量值中移除具有一最低數值的一選擇量值;以及 增加一新選擇的量值至該組選擇量值,該新選擇的量值具有大于一最高所選擇的量值的一數值。12.—種存儲器電路,包括: 多個存儲單元的區(qū)塊; 一控制器,包括用以對這些區(qū)塊中多個被選區(qū)塊執(zhí)行多個編程序列的邏輯單元,這些編程序列包括編程/驗證周期的模式;以及用以維持這些區(qū)塊中的區(qū)塊的統計數據的邏輯單元,其中這些統計數據是關于這些區(qū)塊中的這些存儲單元響應于被指派至這些區(qū)塊的這些編程/驗證周期的模式的效能;以及 邏輯,使用這些統計數據在這些區(qū)塊中的區(qū)塊上執(zhí)行存儲器管理功能,這些存儲器管理功能包括一或多個操作,該一或多個操作是選自損耗平均技術、熱數據和冷數據分布以及存儲單元的自我修復。13.一種操作一存儲器電路的方法,該存儲器電路包括多個存儲單元的區(qū)塊,包括: 對這些區(qū)塊中多個被選區(qū)塊執(zhí)行多個編程序列,這些編程序列包括編程/驗證周期的模式;以及 將不同模式的編程/驗證周期指派至這些區(qū)塊中不同的區(qū)塊。14.根據權利要求13所述的方法,更包括: 改變被指派至這些區(qū)塊中一特定區(qū)塊的一特定模式; 維持這些區(qū)塊中的區(qū)塊的統計數據,這些統計數據是關于這些區(qū)塊中的這些存儲單元響應于指派至這些區(qū)塊的這些編程/驗證周期的模式的效能; 施加一應力序列至這些被選區(qū)塊中的一被選區(qū)塊,藉以改變該被選區(qū)塊中的存儲單元的效能特性;以及 在施加該應力序列之后,改變指派至該被選區(qū)塊的這些編程/驗證周期的模式。15.根據權利要求14所述的方法,其中在這些編程序列中的一編程序列包括一編程脈沖序列,該編程脈沖序列是在這些編程序列的這些編程/驗證周期中,并具有從一最低量值到一最高量值的一范圍,且其中這些統計數據包括: 對每一這些區(qū)塊而言,一組在該范圍中所選擇的量值,以及數量,當具有該組中各個選擇的量值的這些編程脈沖施加至這些存儲單元時,這些數量是指示每一這些區(qū)塊中具有電阻通過一驗證閾值的存儲單元的比例。16.根據權利要求15所述的方法,其中在該編程序列中的每一這些編程/驗證周期包括一第一驗證,該第一驗證驗證在這些所被選區(qū)塊中的一被選區(qū)塊的存儲單元是否具有符合一目標電阻的電阻,該目標電阻代表一邏輯值,更包括: 施加一第二驗證至該被選區(qū)塊中的這些存儲單元,除了該第一驗證,在該編程序列中的特定的編程/驗證周期的該第二驗證具有一編程量值,該編程量值符合該組所選擇量值中的一選擇量值; 使用該第二驗證比較該被選區(qū)塊中的存儲單元的電阻與該驗證閾值;以及 更新這些數量,這些數量為該被選區(qū)塊的該比較的結果。17.一種操作一存儲器電路的方法,該存儲器電路包括多個存儲單元的區(qū)塊,包括: 執(zhí)行編程序列于這些區(qū)塊中被選區(qū)塊,這些編程序列包括編程/驗證周期的模式; 維持這些區(qū)塊中的區(qū)塊的統計數據,這些統計數據是關于這些區(qū)塊中的這些存儲單元響應于指派至這些區(qū)塊的這些編程/驗證周期的模式的效能;以及 施加一應力序列至這些被選區(qū)塊之一,該應力序列包括應力脈沖,這些應力脈沖被施加至該被選區(qū)塊中的存儲單元。18.根據權利要求17所述的方法,更包括執(zhí)行施加該應力序列以響應于這些統計數據;提供這些統計數據至一控制器,并回應于一外部命令以執(zhí)行施加該應力序列;以及響應于一外部命令以停止該應力序列,其中這些編程序列包括一增階型脈沖編程序列。19.根據權利要求17所述的方法,其中這些編程序列中的一編程序列包括一編程脈沖序列,該編程脈沖序列是在這些編程序列的這些編程/驗證周期中,并具有從一最低量值到一最高量值的一范圍,這些統計數據包括,對每一這些區(qū)塊而言,一組在該范圍中所選擇的量值,以及數量,當具有該組中各個選擇的量值的這些編程脈沖施加至這些存儲單元時,這些數量是指示每一這些區(qū)塊中具有電阻通過一驗證閾值的存儲單元的比例,更包括: 對每一這些區(qū)塊而言,從該組所選擇的量值決定一閾值量值,其中當具有該閾值量值的這些編程脈沖被施加至這些存儲單元,一第一比例的這些存儲單元具有通過一驗證閾值的電阻,一第二比例的這些存儲單元具有未通過該驗證閾值的電阻,且該區(qū)塊中的一第一比例的這些存儲單元大于該第二比例的這些存儲單元。20.根據權利要求17所述的方法,更包括: 驗證該被選區(qū)塊中的這些存儲單元是否通過一驗證閾值,當具有一閾值量值的編程脈沖被施加至這些存儲單元; 維持一邏輯屏蔽,該邏輯屏蔽是指示執(zhí)行該驗證的結果;以及 施加應力脈沖至該被選區(qū)塊中的這些存儲單元,這些存儲單元具有未通過該驗證閾值的電阻,如該邏輯屏蔽所指示。21.根據權利要求17所述的方法,其中這些編程序列中的一編程序列包括一編程脈沖序列,該編程脈沖序列是在這些編程序列的這些編程/驗證周期中,并具有從一最低量值到一最高量值的一范圍,其中當具有一閾值量值的編程脈沖被施加至這些存儲單元,該應力序列被施加至該被選區(qū)塊中的這些存儲單元,其中這些存儲單元具有未通過一驗證閾電阻,包括改變指派至這些區(qū)塊中一特定區(qū)塊的一特定模式,包括: 增加該范圍的該最低量值,該增加的最低量值低于或等于該閾值量值。22.根據權利要求17所述的方法,其中這些編程序列中的一編程序列包括一編程脈沖序列,該編程脈沖序列是在這些編程序列的這些編程/驗證周期中,并具有從一最低量值到一最高量值的一范圍,其中這些統計數據包括,對每一這些區(qū)塊而言,一組在該范圍中所選擇的量值,以及數量,當具有該組中各個選擇的量值的這些編程脈沖施加至這些存儲單元時,這些數量是指示每一這些區(qū)塊中的這些存儲單元的比例,這些存儲單元具有通過一驗證閾值的電阻,包括改變指派至這些區(qū)塊中一特定區(qū)塊的一特定模式,包括: 從該組選擇量值中移除具有一最低數值的一選擇量值;以及 增加一新選擇的量值至該組選擇量值,該新選擇的量值具有大于一最高所選擇的量值的一數值。
【文檔編號】G11C16/14GK105845180SQ201510479106
【公開日】2016年8月10日
【申請日】2015年8月7日
【發(fā)明人】柯文升, 蘇資翔, 吳昭誼, 李祥邦
【申請人】旺宏電子股份有限公司
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1