數(shù)據(jù)儲(chǔ)存方法、存儲(chǔ)器控制電路單元以及存儲(chǔ)器儲(chǔ)存裝置的制造方法【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明是有關(guān)于一種數(shù)據(jù)儲(chǔ)存方法，且特別是有關(guān)于一種用于可復(fù)寫式非易失性存儲(chǔ)器的數(shù)據(jù)儲(chǔ)存方法、存儲(chǔ)器控制電路單元以及存儲(chǔ)器儲(chǔ)存裝置?！?br>背景技術(shù)：
】[0002]數(shù)字相機(jī)、手機(jī)與MP3在這幾年來的成長(zhǎng)十分迅速，使得消費(fèi)者對(duì)儲(chǔ)存媒體的需求也急速增加。由于可復(fù)寫式非易失性存儲(chǔ)器(rewritablenon-volatilememory)具有數(shù)據(jù)非易失性、省電、體積小、無機(jī)械結(jié)構(gòu)、讀寫速度快等特性，最適于便攜式電子產(chǎn)品，例如筆記本電腦。固態(tài)硬盤就是一種以快閃存儲(chǔ)器作為儲(chǔ)存媒體的儲(chǔ)存裝置。因此，近年快閃存儲(chǔ)器產(chǎn)業(yè)成為電子產(chǎn)業(yè)中相當(dāng)熱門的一環(huán)。[0003]依據(jù)每個(gè)存儲(chǔ)單元可儲(chǔ)存的比特?cái)?shù)，與非(NAND)型快閃存儲(chǔ)器可區(qū)分為單階儲(chǔ)存單元(SingleLevelCell，簡(jiǎn)稱SLC)NAND型快閃存儲(chǔ)器、多階儲(chǔ)存單元(MultiLevelCelI，簡(jiǎn)稱MLC)NAND型快閃存儲(chǔ)器與復(fù)數(shù)階儲(chǔ)存單元(TrinaryLevelCell，簡(jiǎn)稱TLC)NAND型快閃存儲(chǔ)器。[0004]然而，無論是那種存儲(chǔ)單元快閃存儲(chǔ)器模塊，在對(duì)同一個(gè)實(shí)體抹除單元所儲(chǔ)存的數(shù)據(jù)進(jìn)行多次讀取時(shí)，例如十萬至百萬次間的讀取次數(shù)，很有可能會(huì)發(fā)生所讀取的數(shù)據(jù)是錯(cuò)誤的狀況，甚至此被多次讀取實(shí)體抹除單元內(nèi)所儲(chǔ)存的數(shù)據(jù)會(huì)發(fā)生異常或遺失。而此類現(xiàn)象以本發(fā)明領(lǐng)域具有通常知識(shí)者慣稱為“讀取干擾”(read-disturb)。特別是，快閃存儲(chǔ)器模塊中會(huì)儲(chǔ)存快閃存儲(chǔ)器儲(chǔ)存系統(tǒng)的系統(tǒng)數(shù)據(jù)(例如固件碼(FirmwareCode)、檔案配置表(FileAllocat1nTable，簡(jiǎn)稱FAT)，且此系統(tǒng)數(shù)據(jù)會(huì)在快閃存儲(chǔ)器儲(chǔ)存系統(tǒng)運(yùn)作期間高頻率地的讀取。[0005]圖1是根據(jù)現(xiàn)有技術(shù)所示出的快閃存儲(chǔ)器元件的示意圖。[0006]請(qǐng)參照?qǐng)D1，快閃存儲(chǔ)器元件I包含用于儲(chǔ)存電子的電荷捕捉層(chargetrappinglayer)2、用于施加電壓的控制柵極(ControlGate)3、穿遂氧化層(Tunnel0xide)4與多晶娃間介電層(InterpolyDielectric)5。當(dāng)欲寫入數(shù)據(jù)至快閃存儲(chǔ)器元件I時(shí)，可通過將電子注入電荷補(bǔ)捉層2以改變快閃存儲(chǔ)器元件I的臨界電壓，由此定義快閃存儲(chǔ)器元件I的數(shù)字高低態(tài)，而實(shí)現(xiàn)儲(chǔ)存數(shù)據(jù)的功能。在此，注入電子至電荷補(bǔ)捉層2的過程稱為程序化。反之，當(dāng)欲將所儲(chǔ)存的數(shù)據(jù)移除時(shí)，通過將所注入的電子從電荷補(bǔ)捉層2中移除，則可使快閃存儲(chǔ)器元件I回復(fù)為未被程序化前的狀態(tài)。[0007]然而，在生產(chǎn)過程中，可能會(huì)因?yàn)橹瞥痰淖儺悾箍扉W存儲(chǔ)器元件的臨界電壓分布偏移，以致于快閃存儲(chǔ)器元件I的儲(chǔ)存狀態(tài)可能無法被正確地識(shí)別，就會(huì)造成上述的“讀取干擾”的現(xiàn)象發(fā)生。也因?yàn)楝F(xiàn)有的快閃存儲(chǔ)器在跨過穿遂氧化層4的電場(chǎng)隨著快閃存儲(chǔ)器的制程的微型化，進(jìn)而造成快閃存儲(chǔ)器在20納米后制程的快閃存儲(chǔ)器，其發(fā)生讀取干擾的現(xiàn)象越來越嚴(yán)重，也因有著這樣的現(xiàn)象存在著，無不驅(qū)使著各家廠商必須發(fā)展出能確保正確儲(chǔ)存數(shù)據(jù)的機(jī)制。[0008]而現(xiàn)有的讀取干擾保護(hù)機(jī)制，一般是在進(jìn)行讀取操作的時(shí)候設(shè)定一個(gè)錯(cuò)誤比特?cái)?shù)目門檻值，并且將超過此錯(cuò)誤比特?cái)?shù)目門檻值的數(shù)據(jù)進(jìn)行重新寫入到其他的實(shí)體抹除單元，已確保數(shù)據(jù)的正確性。然而，造成錯(cuò)誤比特的原因有很多，如果單就錯(cuò)誤比特來做判斷，會(huì)導(dǎo)致快閃存儲(chǔ)器的重新寫入的次數(shù)太頻繁，進(jìn)而增進(jìn)快閃存儲(chǔ)器的損耗，導(dǎo)致減少可復(fù)寫式非易失性存儲(chǔ)器儲(chǔ)存裝置的使用壽命。【
發(fā)明內(nèi)容】[0009]本發(fā)明提供一種數(shù)據(jù)儲(chǔ)存方法，存儲(chǔ)器控制電路單元以及存儲(chǔ)器儲(chǔ)存裝置，可以有效地避免因讀取干擾而造成的數(shù)據(jù)遺失，并延長(zhǎng)存儲(chǔ)器儲(chǔ)存裝置的使用壽命。[0010]本發(fā)明的一范例實(shí)施例提出一種數(shù)據(jù)儲(chǔ)存方法，用于可復(fù)寫式非易失性存儲(chǔ)器模塊，而上述可復(fù)寫式非易失性存儲(chǔ)器模塊具有多個(gè)存儲(chǔ)單元、多條字符線與多條比特線。每個(gè)存儲(chǔ)單元與此些字符線的其中一條字符線以及此些比特線的其中一條比特線電性連接。每個(gè)存儲(chǔ)單元可儲(chǔ)存多個(gè)比特?cái)?shù)據(jù)，且每個(gè)比特?cái)?shù)據(jù)可根據(jù)電壓被識(shí)別為第一狀態(tài)或第二狀態(tài)。上述的數(shù)據(jù)儲(chǔ)存方法包括:將數(shù)據(jù)程序化至此些字符線中的第一字符線所連接的多個(gè)存儲(chǔ)單元中，其中第一預(yù)設(shè)讀取電壓初始地被設(shè)定用于第一字符線，并調(diào)整第一預(yù)設(shè)讀取電壓以獲取用于第一字符線的第一可用讀取電壓并且施予第一可用讀取電壓至第一字符線來讀取第一頁數(shù)據(jù)。上述第一頁數(shù)據(jù)是可被錯(cuò)誤檢查與校正電路正確地校正。上述的數(shù)據(jù)儲(chǔ)存方法還包括:若第一可用讀取電壓與第一預(yù)設(shè)讀取電壓之間的第一差值大于第一預(yù)設(shè)門檻值時(shí)，將第一頁數(shù)據(jù)程序化至此些字符線中的第二字符線所連接的多個(gè)存儲(chǔ)單元中。[0011]在本發(fā)明的一范例實(shí)施例中，還包括:將第一頁數(shù)據(jù)所屬的第一邏輯子單元重新映射至第一實(shí)體程序化單元，其中第二字符線所連接的此些存儲(chǔ)單元形成多個(gè)實(shí)體程序化單元，并且第一實(shí)體程序化單元為此些實(shí)體程序化單元的其中之一。[0012]在本發(fā)明的一范例實(shí)施例中，其中調(diào)整第一預(yù)設(shè)讀取電壓以獲取用于第一字符線的第一可用讀取電壓并且施予第一可用讀取電壓至第一字符線來讀取第一頁數(shù)據(jù)的步驟包括根據(jù)重讀表執(zhí)行重讀運(yùn)作。[0013]在本發(fā)明的一范例實(shí)施例中，其中根據(jù)重讀表執(zhí)行重讀運(yùn)作的步驟包括:在執(zhí)行至少一次的重讀運(yùn)作后根據(jù)重讀表獲取第一讀取電壓調(diào)整值，以及根據(jù)第一讀取電壓調(diào)整值來調(diào)整第一預(yù)設(shè)讀取電壓以獲得第一可用讀取電壓。[0014]在本發(fā)明的一范例實(shí)施例中，上述的數(shù)據(jù)儲(chǔ)存方法包括還包括:判斷執(zhí)行重讀運(yùn)作的次數(shù)是否大于第一預(yù)設(shè)數(shù)目且小于等于第二預(yù)設(shè)數(shù)目，以及若執(zhí)行重讀運(yùn)作的次數(shù)大于第一預(yù)設(shè)數(shù)目且小于等于第二預(yù)設(shè)數(shù)目時(shí)，則識(shí)別第一可用讀取電壓與第一預(yù)設(shè)讀取電壓之間的第一差值大于第一預(yù)設(shè)門檻值。[0015]在本發(fā)明的一范例實(shí)施例中，上述的數(shù)據(jù)儲(chǔ)存方法還包括:施予多個(gè)掃瞄電壓至第一字符線，以從連接至第一字符線的此些存儲(chǔ)單元中讀取對(duì)應(yīng)每個(gè)掃瞄電壓的多個(gè)掃瞄比特?cái)?shù)據(jù)，并且分別地計(jì)算對(duì)應(yīng)此些掃瞄電壓的掃瞄比特?cái)?shù)據(jù)中被識(shí)別為第一狀態(tài)的比特?cái)?shù)據(jù)的多個(gè)第一狀態(tài)比特?cái)?shù)據(jù)增加量。此外，還根據(jù)分別地對(duì)應(yīng)此些掃瞄電壓的此些第一狀態(tài)比特?cái)?shù)據(jù)增加量獲取第一字符線的此些存儲(chǔ)單元的臨界電壓分布。接著，搜尋臨界電壓分布中的峰值和與峰值相鄰的谷值，并判斷將谷值除以峰值所獲得比率是否大于第一預(yù)定比率。以及，若將谷值除以峰值所獲得比率大于第一預(yù)定比率時(shí)，則識(shí)別第一可用讀取電壓與第一預(yù)設(shè)讀取電壓之間的第一差值大于第一預(yù)設(shè)門檻值。[0016]在本發(fā)明的一范例實(shí)施例中，上述的數(shù)據(jù)儲(chǔ)存方法還包括:施予多個(gè)掃瞄電壓至第一字符線，以從第一字符線讀取出分別對(duì)應(yīng)此些掃描電壓的多個(gè)數(shù)據(jù)，并記錄分別對(duì)應(yīng)此些數(shù)據(jù)的多個(gè)錯(cuò)誤比特?cái)?shù)目。接著判斷將此些錯(cuò)誤比特?cái)?shù)目中的最小錯(cuò)誤比特?cái)?shù)目除以最大錯(cuò)誤比特?cái)?shù)目所獲得錯(cuò)誤比特?cái)?shù)目比率是否大于第二預(yù)定比率。以及，若錯(cuò)誤比特?cái)?shù)目比率大于第二預(yù)定比率時(shí)，則識(shí)別第一可用讀取電壓與第一預(yù)設(shè)讀取電壓之間的第一差值大于第一預(yù)設(shè)門檻值。[0017]本發(fā)明的一范例實(shí)施例提出一種存儲(chǔ)器控制電路單元，用于存取可復(fù)寫式非易失性存儲(chǔ)器模塊，而上述的存儲(chǔ)器控制電路單元包括:主機(jī)接口、存儲(chǔ)器接口與存儲(chǔ)器管理電路。主機(jī)接口電性連接至主機(jī)系統(tǒng)。存儲(chǔ)器接口電性連接至可復(fù)寫式非易失性存儲(chǔ)器模塊，并且上述的可復(fù)寫式非易失性存儲(chǔ)器模塊具有多個(gè)存儲(chǔ)單元、多條字符線與多條比特線。每個(gè)存儲(chǔ)單元與此些字符線的其中一條字符線以及此些比特線的其中一條比特線電性連接。此外，每個(gè)存儲(chǔ)單元可儲(chǔ)存多個(gè)比特?cái)?shù)據(jù)，且每個(gè)比特?cái)?shù)據(jù)可根據(jù)至少一個(gè)電壓被識(shí)別為第一狀態(tài)或第二狀態(tài)。存儲(chǔ)器管理電路電性連接至主機(jī)接口與存儲(chǔ)器接口，并且用以下達(dá)第一指令序列給可復(fù)寫式非易失性存儲(chǔ)器模塊以將數(shù)據(jù)程序化至此些字符線中的第一字符線所連接的多個(gè)存儲(chǔ)單元中。而上述第一預(yù)設(shè)讀取電壓初始地被設(shè)定用于第一字符線。存儲(chǔ)器管理電路還用以調(diào)整第一預(yù)設(shè)讀取電壓以獲取用于第一字符線的第一可用讀取電壓并且下達(dá)第二指令序列給可復(fù)寫式非易失性存儲(chǔ)器模塊以施予第一可用讀取電壓至第一字符線來讀取第一頁數(shù)據(jù)，其中第一頁數(shù)據(jù)是可被錯(cuò)誤檢查與校正電路正確地校正。若第一可用讀取電壓與第一預(yù)設(shè)讀取電壓之間的第一差值大于第一預(yù)設(shè)門檻值時(shí)，存儲(chǔ)器管理電路還用以下達(dá)第三指令序列給可復(fù)寫式非易失性存儲(chǔ)器模塊以將第一頁數(shù)據(jù)程序化至此些字符線中的第二字符線所連接的多個(gè)存儲(chǔ)單元中。[0018]在本發(fā)明的一范例實(shí)施例中，存儲(chǔ)器管理電路還用以將第一頁數(shù)據(jù)所屬的第一邏輯子單元重新映射至第一實(shí)體程序化單元。第二字符線所連接的此些存儲(chǔ)單元形成多個(gè)實(shí)體程序化單元，并且第一實(shí)體程序化單元為此些實(shí)體程序化單元的其中之一。[0019]在本發(fā)明的一范例實(shí)施例中，在從第一字符線的存儲(chǔ)單元中讀取到可被錯(cuò)誤檢查與校正電路正確地校正的第一頁數(shù)據(jù)之前，存儲(chǔ)器管理電路還用以根據(jù)重讀表對(duì)可復(fù)寫式非易失性存儲(chǔ)器模塊下達(dá)第四指令序列以執(zhí)行重讀運(yùn)作，以從第一字符線所連接的存儲(chǔ)單元中讀取數(shù)據(jù)。[0020]在本發(fā)明的一范例實(shí)施例中，存儲(chǔ)器管理電路在執(zhí)行至少一次的重讀運(yùn)作后根據(jù)重讀表獲取第一讀取電壓調(diào)整值，以及根據(jù)第一讀取電壓調(diào)整值來調(diào)整第一預(yù)設(shè)讀取電壓以獲得第一可用讀取電壓。[0021]在本發(fā)明的一范例實(shí)施例中，存儲(chǔ)器管理電路判斷執(zhí)行重讀運(yùn)作的次數(shù)是否大于第一預(yù)設(shè)數(shù)目且小于等于第二預(yù)設(shè)數(shù)目。若執(zhí)行重讀運(yùn)作的次數(shù)大于第一預(yù)設(shè)數(shù)目且小于等于第二預(yù)設(shè)數(shù)目時(shí)，則存儲(chǔ)器管理電路識(shí)別第一可用讀取電壓與第一預(yù)設(shè)讀取電壓之間的第一差值大于第一預(yù)設(shè)門檻值。[0022]在本發(fā)明的一范例實(shí)施例中，存儲(chǔ)器管理電路施予多個(gè)掃瞄電壓至第一字符線，以從連接至第一字符線的此些存儲(chǔ)單元中讀取對(duì)應(yīng)每個(gè)掃瞄電壓的多個(gè)掃瞄比特?cái)?shù)據(jù)。而存儲(chǔ)器管理電路分別地計(jì)算對(duì)應(yīng)此些掃瞄電壓的掃瞄比特?cái)?shù)據(jù)中被識(shí)別為第一狀態(tài)的比特?cái)?shù)據(jù)的多個(gè)第一狀態(tài)比特?cái)?shù)據(jù)增加量，以及根據(jù)分別地對(duì)應(yīng)此些掃瞄電壓的此些第一狀態(tài)比特?cái)?shù)據(jù)增加量獲取第一字符線的此些存儲(chǔ)單元的臨界電壓分布。接著，存儲(chǔ)器管理電路搜尋臨界電壓分布中的峰值和與峰值相鄰的谷值，并且判斷將谷值除以峰值所獲得比率是否大于第一預(yù)定比率。若將谷值除以峰值所獲得比率大于第一預(yù)定比率時(shí)，則存儲(chǔ)器管理電路識(shí)別第一可用讀取電壓與第一預(yù)設(shè)讀取電壓之間的第一差值大于第一預(yù)設(shè)門檻值。[0023]在本發(fā)明的一范例實(shí)施例中，存儲(chǔ)器管理電路施予多個(gè)掃瞄電壓至第一字符線，以從第一字符線讀取出分別對(duì)應(yīng)此些掃描電壓的多個(gè)數(shù)據(jù)，并記錄分別對(duì)應(yīng)此些數(shù)據(jù)的多個(gè)錯(cuò)誤比特?cái)?shù)目。接著存儲(chǔ)器管理電路判斷將此些錯(cuò)誤比特?cái)?shù)目中的最小錯(cuò)誤比特?cái)?shù)目除以最大錯(cuò)誤比特?cái)?shù)目所獲得錯(cuò)誤比特?cái)?shù)目比率是否大于第二預(yù)定比率。以及，若錯(cuò)誤比特?cái)?shù)目比率大于第二預(yù)定比率時(shí)，則存儲(chǔ)器管理電路識(shí)別第一可用讀取電壓與第一預(yù)設(shè)讀取電壓之間的第一差值大于第一預(yù)設(shè)門檻值。[0024]本發(fā)明的一范例實(shí)施例提出一種存儲(chǔ)器儲(chǔ)存裝置，包括:連接接口單元、可復(fù)寫式非易失性存儲(chǔ)器模塊與存儲(chǔ)器控制電路單元。連接接口單元電性連接至主機(jī)系統(tǒng)?？蓮?fù)寫式非易失性存儲(chǔ)器模塊具有多個(gè)存儲(chǔ)單元、多條字符線與多條比特線，并且每個(gè)存儲(chǔ)單元與此些字符線的其中一條字符線以及此些比特線的其中一條比特線電性連接。此外，每個(gè)存儲(chǔ)單元可儲(chǔ)存多個(gè)比特?cái)?shù)據(jù)，且每個(gè)比特?cái)?shù)據(jù)可根據(jù)至少一個(gè)電壓被識(shí)別為第一狀態(tài)或第二狀態(tài)。存儲(chǔ)器控制電路單元電性連接至連接接口單元與可復(fù)寫式非易失性存儲(chǔ)器模塊，并且用以將數(shù)據(jù)程序化至此些字符線中的第一字符線所連接的多個(gè)存儲(chǔ)單元中。第一預(yù)設(shè)讀取電壓初始地被設(shè)定用于第一字符線。存儲(chǔ)器控制電路單元還用以調(diào)整第一預(yù)設(shè)讀取電壓以獲取用于第一字符線的第一可用讀取電壓并且施予第一可用讀取電壓至第一字符線來讀取第一頁數(shù)據(jù)。而第一頁數(shù)據(jù)是可被錯(cuò)誤檢查與校正電路正確地校正。若第一可用讀取電壓與第一預(yù)設(shè)讀取電壓之間的第一差值大于第一預(yù)設(shè)門檻值時(shí)，存儲(chǔ)器控制電路單元還用以將第一頁數(shù)據(jù)程序化至此些字符線中的第二字符線所連接的多個(gè)存儲(chǔ)單元中。[0025]在本發(fā)明的一范例實(shí)施例中，存儲(chǔ)器控制電路單元還用以將第一頁數(shù)據(jù)所屬的第一邏輯子單元重新映射至第一實(shí)體程序化單元。第二字符線所連接的此些存儲(chǔ)單元形成多個(gè)實(shí)體程序化單元，并且第一實(shí)體程序化單元為此些實(shí)體程序化單元的其中之一。<當(dāng)前第1頁1 2 3 4 5 6