實(shí)現(xiàn)憶感器特性的模擬電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型屬于電路設(shè)計(jì)技術(shù)領(lǐng)域，設(shè)及一種憶感器模型的等效電路實(shí)現(xiàn)，具體 設(shè)及一種實(shí)現(xiàn)憶感器特性的模擬電路。
【背景技術(shù)】
[0002] 憶感器作為一類具有記憶特性的新型電路元器件，是繼憶阻器之后的非線性元器 件。隨著憶阻器的物理實(shí)現(xiàn)，Ventra等進(jìn)一步擴(kuò)展了記憶元器件的范圍，提出了兩種新型記 憶元器件的概念:憶容器與憶感器。憶阻器、憶容器和憶感器作為一類具有記憶特性的基本 電路元器件，其在非線性電路中的應(yīng)用受到了人們的廣泛關(guān)注，因其具有記憶特性，可應(yīng)用 于非遺失性存儲(chǔ)器和人工神經(jīng)網(wǎng)絡(luò)。目前對(duì)于憶阻器的仿真建模和電路實(shí)現(xiàn)有大量的文獻(xiàn) 報(bào)道，但對(duì)于憶容器和憶感器振蕩器的研究還比較少，主要原因是相對(duì)憶阻器而言，憶容器 和憶感器的實(shí)際物理器件尚未實(shí)現(xiàn)，其數(shù)學(xué)模型和電路模型還不夠完善。因此，迫切需要一 種等效電路來代替實(shí)際的憶感器件。
[0003] 目前，雖已報(bào)道了少量憶感器的數(shù)學(xué)模型，但都只停留在理論分析與仿真驗(yàn)證，而 很少由硬件電路構(gòu)成的等效電路，有的模型較復(fù)雜，導(dǎo)致實(shí)際應(yīng)用中難W實(shí)現(xiàn);有的誤差較 大，難W精確模擬實(shí)際憶感器的特性。因此，設(shè)計(jì)一種原理簡(jiǎn)單、精確的憶感器等效電路具 有重要意義。

【發(fā)明內(nèi)容】

[0004] 針對(duì)現(xiàn)有技術(shù)存在的上述不足，本實(shí)用新型提出了一種實(shí)現(xiàn)憶感器特性的模擬電 路，用W模擬憶感器的磁通量電流特性，替代實(shí)際憶感器進(jìn)行實(shí)驗(yàn)和應(yīng)用及研究。
[0005] 本實(shí)用新型解決技術(shù)問題所采取的技術(shù)方案如下:一種實(shí)現(xiàn)憶感器特性的模擬電 路包括憶感器等效電路和磁通量產(chǎn)生電路，磁通量產(chǎn)生電路由集成運(yùn)算放大器Ul構(gòu)成作為 憶感器等效電路的輸入，集成運(yùn)算放大器Ul用于實(shí)現(xiàn)第一積分器和反向放大器。憶感器等 效電路包括集成運(yùn)算放大器Ul和乘法器U2,集成運(yùn)算放大器Ul用于實(shí)現(xiàn)第二積分器和加法 器;反向放大器和第二積分器與乘法器相連，實(shí)現(xiàn)信號(hào)的相乘，并將輸出作用于加法器得到 最終的憶感器電流量。
[0006] 優(yōu)選的，所述的一種實(shí)現(xiàn)憶感器特性的模擬電路，包括集成運(yùn)算放大器Ul，乘法器 U2、九個(gè)電阻和兩個(gè)電容；
[0007] 所述的集成運(yùn)算放大器Ul采用LM324;乘法器U2采用AD633;
[000引所述的集成運(yùn)算放大器Ul的第1引腳與第一電容Cl的一端、第二電阻R2的一端、第 S電阻R3的一端、第四電阻R4的一端連接，第2引腳與第一電阻Rl的一端、第一電容Cl的另 一端、第二電阻R2的另一端連接，第3、5、10、1巧I腳接地，第4引腳接電源VCC，第6引腳與第 S電阻R3的另一端、第五電阻R5的一端連接，第7引腳與第五電阻R5的另一端、第屯電阻R7 的一端、乘法器U2的第1引腳連接，第8引腳與第九電阻R9的一端連接并作為輸出端，第9引 腳與第八電阻R8的一端、第九電阻R9的另一端、第屯電阻R7的另一端連接，第11引腳接電源 VEE，第13引腳與第四電阻R4的另一端、第二電容C2的一端、第六電阻R6的一端連接，第14引 腳與第二電容C2的另一端、第六電阻R6的另一端、乘法器U2的第3引腳連接;第一電阻Rl的 另一端作為電壓輸入端，第八電阻R8的另一端與乘法器U2的第7引腳連接，乘法器U2的第2、 4、6引腳接地，第5引腳接電源VEE，第8引腳接電源VCC。
[0009] 本實(shí)用新型設(shè)計(jì)了一種能夠?qū)崿F(xiàn)憶感器磁通電流特性的模擬等效電路，該模擬電 路只含有1個(gè)集成運(yùn)算放大器忍片和1個(gè)乘法器，結(jié)構(gòu)簡(jiǎn)單，在目前及未來無法獲得實(shí)際憶 感器件的情況下，可代替實(shí)際憶感器實(shí)現(xiàn)與憶感器相關(guān)的電路設(shè)計(jì)、實(shí)驗(yàn)W及應(yīng)用，對(duì)憶感 器的特性和應(yīng)用研究具有重要的實(shí)際意義。
[0010] 本實(shí)用新型設(shè)計(jì)的實(shí)現(xiàn)憶感器的模擬電路，其利用模擬電路實(shí)現(xiàn)憶感器的磁通電 流特性，具體實(shí)現(xiàn)了憶感器的磁通電流特性。本實(shí)用新型利用集成運(yùn)算放大器和模擬乘法 器電路實(shí)現(xiàn)憶感器特性中的相應(yīng)運(yùn)算，其中，集成運(yùn)算放大器主要用于實(shí)現(xiàn)電壓和磁通量 的積分運(yùn)算、電壓反向放大和加法運(yùn)算，模擬乘法器用于實(shí)現(xiàn)電壓積分與磁通量積分的乘 積。
【附圖說明】
[0011] 圖1是本實(shí)用新型的憶感器等效電路框圖。
[0012] 圖2是本實(shí)用新型憶感器特性的模擬電路原理圖。
【具體實(shí)施方式】
[0013] 下面結(jié)合附圖對(duì)本實(shí)用新型優(yōu)選實(shí)施例作詳細(xì)說明。
[0014] 本實(shí)用新型的理論出發(fā)點(diǎn)是憶感器的磁通電流特性的一般表達(dá)式：
[001引觀=權(quán)+後難船的叫従+鐘解對(duì)皆腳
[0016] 如圖1所示，本實(shí)例憶感器模擬等效電路包括集成運(yùn)算放大器Ul和乘法器U2,電壓 U經(jīng)過集成運(yùn)算放大器Ul和乘法器U2最終得到憶感器磁通量和電流;集成運(yùn)算放大器Ul主 要實(shí)現(xiàn)反向放大、積分運(yùn)算和求和運(yùn)算;乘法器U2實(shí)現(xiàn)兩個(gè)信號(hào)的相乘。Ul采用LM324，U2采 用AD633，LM324、AD633均為現(xiàn)有技術(shù)。
[0017] 如圖2所示，集成運(yùn)算放大器Ul內(nèi)集成了4個(gè)運(yùn)算放大器，其中第1、2、3引腳對(duì)應(yīng)的 運(yùn)算放大器構(gòu)成第一積分器，用W實(shí)現(xiàn)電壓到磁通量的轉(zhuǎn)換。電壓U通過第一電阻Rl接入U(xiǎn)l 的引腳2，U1的引腳1通過第一電容Cl和第二電阻R2的并聯(lián)接入引腳2,從而構(gòu)成積分電路， 來獲得憶感器的磁通量，設(shè)輸入的電壓為u(t):
[0019]集成運(yùn)算放大器Ul的第5、6、7引腳對(duì)應(yīng)的運(yùn)算放大器，與外圍第=電阻R3、第五電 阻R5構(gòu)成反向運(yùn)算放大器，用于實(shí)現(xiàn)輸入電壓m(t)的反向增益，從而得到正向的電感磁通 量，Ul引腳7的電壓為U7(t):
[0021]集成運(yùn)算放大器Ul的第12、13、14引腳與外圍第二電容C2、第六電阻R6和第四電阻 R4構(gòu)成積分器，用于實(shí)現(xiàn)電感磁通量的積分，即Ul引腳14的電壓ui4(t):
[0023]乘法器U2的型號(hào)為AD633,用W實(shí)現(xiàn)憶感器磁通量和磁通量積分的乘積運(yùn)算，即U2 輸出端W引腳的電壓Uw(t):
[0025] 集成運(yùn)算放大器Ul的第8、9、10引腳與外圍第屯電阻R7、第八電阻R8W及第九電 阻R9構(gòu)成加法器，用于實(shí)現(xiàn)憶感器的磁通量和乘法器輸出量相加，即Ul引腳8的電壓U8(t):
[0027]將上式化簡(jiǎn)為：
[0029] 憶感器模擬等效電路的磁通量與電流特性，與/V) = [a -+- /；如(/化)(/?)比較得知：
[0031] 集成運(yùn)算放大器Ul的第1引腳與第一電容Cl的一端、第二電阻R2的一端、第=電阻 R3的一端、第四電阻R4的一端連接，第2引腳與第一電阻Rl的一端、第一電容Cl的另一端、第 二電阻R2的另一端連接，第3、5、10、1巧I腳接地，第4引腳接電源VCC，第6引腳與第立電阻R3 的另一端、第五電阻R5的一端連接，第7引腳與第五電阻R5的另一端、第屯電阻R7的一端、乘 法器U2的第1引腳連接，第8引腳與第九電阻R9的一端連接并作為輸出端，第9引腳與第八電 阻R8的一端、第九電阻R9的另一端、第屯電阻R7的另一端連接，第11引腳接電源VEE，第13引 腳與第四電阻R4的另一端、第二電容C2的一端、第六電阻R6的一端連接，第14引腳與第二電 容C2的另一端、第六電阻R6的另一端、乘法器U2的第3引腳連接;第一電阻Rl的另一端作為 電壓輸入端，第八電阻R8的另一端與乘法器U2的第7引腳連接，乘法器U2的第2、4、6引腳接 地，第5引腳接電源VEE，第8引腳接電源VCC。
[0032] 本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，W上實(shí)施例僅是用來驗(yàn)證本實(shí)用新型，而并 非作為對(duì)本實(shí)用新型的限定，只要是在本實(shí)用新型的范圍內(nèi)，對(duì)W上實(shí)施例的變化、變形都 將落在本實(shí)用新型的保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1. 實(shí)現(xiàn)憶感器特性的模擬電路，其特征在于:包括憶感器等效電路和磁通量產(chǎn)生電路， 磁通量產(chǎn)生電路由集成運(yùn)算放大器U1構(gòu)成作為憶感器等效電路的輸入，集成運(yùn)算放大器U1 用于實(shí)現(xiàn)第一積分器和反向放大器;憶感器等效電路包括集成運(yùn)算放大器U1和乘法器U2， 集成運(yùn)算放大器U1用于實(shí)現(xiàn)第二積分器和加法器；反向放大器和第二積分器與乘法器相 連，實(shí)現(xiàn)信號(hào)的相乘，并將輸出作用于加法器得到最終的憶感器電流量。2. 根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)憶感器特性的模擬電路，包括集成運(yùn)算放大器U1，乘法器 U2、九個(gè)電阻和兩個(gè)電容； 所述的集成運(yùn)算放大器U1采用LM324;乘法器U2采用AD633; 所述的集成運(yùn)算放大器U1的第1引腳與第一電容C1的一端、第二電阻R2的一端、第三電 阻R3的一端、第四電阻R4的一端連接，第2引腳與第一電阻R1的一端、第一電容C1的另一端、 第二電阻R2的另一端連接，第3、5、10、12引腳接地，第4引腳接電源VCC，第6引腳與第三電阻 R3的另一端、第五電阻R5的一端連接，第7引腳與第五電阻R5的另一端、第七電阻R7的一端、 乘法器U2的第1引腳連接，第8引腳與第九電阻R9的一端連接并作為輸出端，第9引腳與第八 電阻R8的一端、第九電阻R9的另一端、第七電阻R7的另一端連接，第11引腳接電源VEE，第13 引腳與第四電阻R4的另一端、第二電容C2的一端、第六電阻R6的一端連接，第14引腳與第二 電容C2的另一端、第六電阻R6的另一端、乘法器U2的第3引腳連接;第一電阻R1的另一端作 為電壓輸入端，第八電阻R8的另一端與乘法器U2的第7引腳連接，乘法器U2的第2、4、6引腳 接地，第5引腳接電源VEE，第8引腳接電源VCC。
【專利摘要】本實(shí)用新型公開了一種實(shí)現(xiàn)憶感器特性的模擬電路，該電路包括憶感器等效電路和磁通量產(chǎn)生電路，磁通量產(chǎn)生電路由集成運(yùn)算放大器U1構(gòu)成作為憶感器等效電路的輸入，集成運(yùn)算放大器U1用于實(shí)現(xiàn)第一積分器和反向放大器；憶感器等效電路包括集成運(yùn)算放大器U1和乘法器U2，集成運(yùn)算放大器U1用于實(shí)現(xiàn)第二積分器和加法器；反向放大器和第二積分器與乘法器相連，實(shí)現(xiàn)信號(hào)的相乘，并將輸出作用于加法器得到最終的憶感器電流量。該模擬電路只含有1個(gè)集成運(yùn)算放大器芯片和1個(gè)乘法器，結(jié)構(gòu)簡(jiǎn)單，在目前及未來無法獲得實(shí)際憶感器件的情況下，可代替實(shí)際憶感器實(shí)現(xiàn)與憶感器相關(guān)的電路設(shè)計(jì)、實(shí)驗(yàn)以及應(yīng)用，對(duì)憶感器的特性和應(yīng)用研究具有重要的實(shí)際意義。
【IPC分類】H03K19/00
【公開號(hào)】CN205232190
【申請(qǐng)?zhí)枴緾N201521019998
【發(fā)明人】王光義, 靳培培, 王晉
【申請(qǐng)人】杭州電子科技大學(xué)
【公開日】2016年5月11日
【申請(qǐng)日】2015年12月10日