專利名稱：一種適于cmos集成的暫態(tài)存貯電路的制作方法
技術領域：
本實用新型涉及射頻識別(Radio Frequency Identification, RFID) 技術領域，特別是無源射頻識別系統(tǒng)中射頻標簽芯片的適于CMOS 集成的暫態(tài)存貯器。
背景技術：
無線射頻識別技術是一種非接觸式自動識別技術，利用射頻信號 和空間耦合傳輸特性，實現(xiàn)對被識別目標的自動識別。無源電子標簽 以其體積小、重量輕、成本低、壽命長、便于攜帶等突出優(yōu)點，成為 近幾年射頻識別領域的研究熱點。參看圖l，帶有暫態(tài)存貯功能的無 源射頻識別標簽1由天線及其匹配電路、射頻前端模塊、數(shù)字基帶處 理模塊、不揮發(fā)存貯器和暫態(tài)存貯電路五部分組成。
在無源射頻識別應用中，會有多種原因使識別過程中已經(jīng)進入識 別狀態(tài)的無源標簽芯片能量不夠甚至標簽芯片短時掉電的情況出現(xiàn)。 例如，標簽完成一次通訊后離場；或者讀卡器關閉射頻發(fā)射；或者由 于識別環(huán)境多徑效應等影響，造成讀卡器場區(qū)分布不均，存在場強盲 區(qū)；或者標簽和讀卡器存在相對運動；或者識別過程中有其它物體突 然進入場區(qū)改變了場區(qū)的場強分布；或者識別過程中突然發(fā)生功耗很 大的操作等原因均可以導致標簽芯片掉電。如果標簽芯片沒對掉電之 前識別過程中的重要通訊狀態(tài)和結果進行保存，那么，在標簽重新上電后就無法獲取掉電之前的通訊信息，有可能需要重復掉電之前的識 別過程，從而增加識別的時間成本，降低識別效率。對于受干擾影響 較大的應用環(huán)境，該影響表現(xiàn)得更加突出，甚至可能導致識別無法進 行。
要解決上述問題，需要將掉電之前的重要通訊信息在兩次間隔不 長的上電過程之間的較短時間里保存下來，由于需要保存的通訊信息 數(shù)據(jù)量不大，故所需的存貯容量較小， 一般在幾個字節(jié)以內(nèi)。并且， 該數(shù)據(jù)只需要在兩次間隔不長的上電過程之間的較短時間里短暫保
存即可?，F(xiàn)有技術中，使用的NVM (不揮發(fā)存貯器)雖能夠永久保 存數(shù)據(jù)，但是，其功耗一般都較大，特別是寫入功耗較大，訪問控制 邏輯復雜，擦寫時間較長，面積較大，不適合使用它來保存掉電前的 通訊信息。 發(fā)明內(nèi)容
為了解決上述現(xiàn)有技術中存在的問題，本實用新型的目的是提供 一種適于CMOS集成的暫態(tài)存貯電路。它能有效解決無源射頻識別 應用中由于標簽芯片短時掉電造成識別效率下降的問題，降低了標簽 識別的時間成本，提高了無源射頻標簽的識別效率，具有經(jīng)濟、簡便 的特點。
為了實現(xiàn)上述發(fā)明目的，本實用新型技術方案以如下方式實現(xiàn)
方案一
一種適于CMOS集成的暫態(tài)存貯電路，其結構特點是，它由依 次相連的訪問控制電路、暫態(tài)存貯單元和輸出靈敏放大器組成。標簽芯片數(shù)字電路的復位信號PODR和輸入數(shù)據(jù)信號D_IN經(jīng)訪問控制電 路寫入暫態(tài)存貯單元，暫態(tài)存貯單元的暫存數(shù)據(jù)輸出Vc經(jīng)輸出靈敏 放大器放大后由數(shù)據(jù)線D—OUT輸出。
在上述適于CMOS集成的暫態(tài)存貯電路中，所述訪問控制電路按 照復位信號的復位方式不同為如下兩種結構的一種
1) 對于復位信號PODR髙電平復位有效，低電平正常工作的數(shù) 字系統(tǒng)，輸入數(shù)據(jù)信號D—IN分別連接到或非門二的一個輸入 端和經(jīng)反相器一連接到或非門一的一個輸入端，復位信號 PODR分別連接到或非門一和或非門二的另一個輸入端，或 非門一的輸出為訪問控制電路的輸出信號IN，或非門二的輸 出為訪問控制電路的輸出信號&;
2) 對于復位信號PODR低電平復位有效，高電平正常工作的數(shù) 字系統(tǒng)，輸入數(shù)據(jù)信號D—IN分別連接到或非門二的一個輸入 端和經(jīng)反相器一連接到或非門一的一個輸入端，復位信號 PODR經(jīng)反相器二后分別連接到或非門一和或非門二的另一 個輸入端，或非門一的輸出為訪問控制電路的輸出信號IN， 或非門二的輸出為訪問控制電路的輸出信號5 。
在上述適于CMOS集成的暫態(tài)存貯電路中，所述訪問控制電路 的輸出信號IN和輸出信號!S滿足如下關系(其中，""，表示摩爾與 運算).-
1)復位信號PODR高電平復位有效，低電平正常工作的數(shù)字系統(tǒng)，輸入輸出信號滿足IN = PODR*D—IN， 5 = PODR*D —IN ;
2)復位信號PODR低電平復位有效，高電平正常工作的數(shù)字系 統(tǒng)，輸入輸出信號滿足IN = PODR*D—IN，玩二POD"D —IN。
在上述適于CMOS集成的暫態(tài)存貯電路中，所述暫態(tài)存儲單元為 如下三種結構的一種
1) 訪問控制電路的輸出^與NMOS晶體管一的柵極相連，訪問 控制電路的輸出IN與NMOS晶體管二的柵極相連，NMOS 晶體管一的漏極和NMOS晶體管二的漏極分別與電源VDD 相連，NMOS晶體管一的源極、NMOS晶體管四的柵極和 NMOS晶體管三的漏極相連接，NMOS晶體管二的源極、 NMOS晶體管三的柵極、NMOS晶體管四的漏極和儲能電容 的正極板相連，NMOS晶體管三的源極、NMOS晶體管四的 源極和儲能電容的負極板都接地GND，儲能電容的正極板為 暫態(tài)存儲單元的輸出Vc。
2) 訪問控制電路的輸出玩與NMOS晶體管二的漏極相連，訪問 控制電路的輸出IN與NMOS晶體管一的漏極相連，NMOS 晶體管一的柵極和NMOS晶體管二的柵極相連，NMOS晶體 管二的源極、NMOS晶體管四的柵極和NMOS晶體管三的漏 極相連接，NMOS晶體管二的柵極連接到訪問控制電路的輸 出EN， NMOS晶體管一的源極、NMOS晶體管三的柵極、 NMOS晶體管四的漏極和儲能電容的正極板相連，NMOS晶 體管三的源極、NMOS晶體管四的源極和儲能電容的負極板都接地GND，儲能電容的正極板為暫態(tài)存儲單元的輸出Vc。 3)訪問控制電路的輸出S與NMOS晶體管二的柵極相連，訪問 控制電路的輸出IN與NMOS晶體管一的柵極相連，NMOS 晶體管一的漏極連接到電源VDD， NMOS晶體管二的源極和 儲能電容的負極板都接地GND， NMOS晶體管一的源極、 NMOS晶體管二的漏極和儲能電容的正極板相連，儲能電容 的正極板為暫態(tài)存儲單元的輸出Vc。
在上述適于CMOS集成的暫態(tài)存貯電路中，所述輸出靈敏放大器 為如下兩種結構的一種
1) 暫態(tài)存貯單元的輸出Vc和標簽射頻前端電壓參考源的輸出 參考電壓Vref分別與比較器的正相輸入端和負相輸入端相 連，比較器的輸出經(jīng)緩沖器連接到數(shù)據(jù)輸出端D一OUT，輸出 靈敏放大器的比較判決電平VM = Vref;
2) 暫態(tài)存貯單元的輸出Vc和暫態(tài)存貯單元的輸出Vc經(jīng)反相器 四反相后分別與比較器的正相輸入端和負相輸入端相連，比 較器的輸出經(jīng)緩沖器連接到數(shù)據(jù)輸出端D_OUT，輸出靈敏放 大器的比較判決電平VM為反相器四的開關閾值。
在上述適于CMOS集成的暫態(tài)存貯電路中，所述暫態(tài)存貯單元的 數(shù)據(jù)信息存貯時間Th、暫態(tài)存貯電容的容值C、暫態(tài)存貯電容的泄 漏電流Ie(t)、與暫態(tài)存貯電容相連的NMOS晶體管的襯底泄漏電流 Ii(t)、電源電壓V。D、寫入電路NMOS管的漏源電壓V。s以及輸出靈敏放大器的比較判決電平vM滿足如下關系
J"。Th {Ie (t) + IXt"dt《(V。D —VDS—VM)。
方案二
一種適于CMOS集成的暫態(tài)存貯電路，其結構特點是，它由依 次相連的訪問控制電路、暫態(tài)存貯單元和輸出靈敏放大器組成。標簽 芯片數(shù)字電路的復位信號PODR、輸入數(shù)據(jù)信號DJN和寫使能信號 WEN經(jīng)訪問控制電路寫入暫態(tài)存貯單元，暫態(tài)存貯單元的暫存數(shù)據(jù) 輸出Vc經(jīng)輸出靈敏放大器放大后由數(shù)據(jù)線D_OUT輸出。
在上述適于CMOS集成的暫態(tài)存貯電路中，所述訪問控制電路 按照復位信號的復位方式不同為如下四種結構的一種
1) 對于復位信號PODR高電平復位有效，低電平芯片正常工作， 寫使能信號WEN低電平時向暫態(tài)存貯電路寫有效，WEN高 電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)，輸入數(shù) 據(jù)信號D一IN分別連接到或非門二的一個輸入端和經(jīng)反相器 一連接到或非門一的一個輸入端，復位信號PODR和寫使能 信號WEN分別與或門的輸入端連接，或門的輸出端分別連 接到或非門一和或非門二的另一個輸入端，或門的輸出為 EN，或非門一的輸出為訪問控制電路的輸出信號IN，或非 門二的輸出為訪問控制電路的輸出信號5;
2) 對于復位信號PODR高電平復位有效，低電平芯片正常工作， 寫使能信號WEN高電平時向暫態(tài)存貯電路寫有效，WEN低電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)，輸入數(shù)
據(jù)信號D—IN分別連接到或非門二的一個輸入端和經(jīng)反相器 一連接到或非門一的一個輸入端，寫使能信號WEN經(jīng)反相 器三后和復位信號PODR分別與或門的輸入端連接，或門的 輸入端分別連接到或非門一和或非門二的另一個輸入端，或 門的輸出為EN，或非門一的輸出為訪問控制電路的輸出信號 IN，或非門二的輸出為訪問控制電路的輸出信號^;
3) 對于復位信號PODR低電平復位有效，高電平芯片正常工作， 寫使能信號WEN高電平時向暫態(tài)存貯電路寫有效，WEN低 電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)，輸入數(shù) 據(jù)信號D—IN分別連接到或非門二的一個輸入端和經(jīng)反相器 一連接到或非門一的一個輸入端，復位信號PODR和寫使能 信號WEN分別與與非門的輸入端連接，與非門的輸出端分 別連接到或非門一和或非門二的另一個輸入端，與非門的輸 出為EN，或非門一的輸出為訪問控制電路的輸出信號IN， 或非門二的輸出為訪問控制電路的輸出信號5;
4) 對于復位信號PODR低電平復位有效，高電平芯片正常工作， 寫使能信號WEN低電平時向暫態(tài)存貯電路寫有效，WEN高 電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)，輸入數(shù) 據(jù)信號D—IN分別連接到或非門二的一個輸入端和經(jīng)反相器 一連接到或非門一的一個輸入端，寫使能信號WEN經(jīng)反相 器三后和復位信號PODR分別與與非門的輸入端連接，與非門的輸出端分別連接到或非門一和或非門二的另一個輸入
端，與非門的輸出為EN，或非門一的輸出為訪問控制電路的 輸出信號IN，或非門二的輸出為訪問控制電路的輸出信號 S。
在上述適于CMOS集成的暫態(tài)存貯電路中，所述訪問控制電路 的輸出信號IN和輸出信號^滿足如下關系(其中，、"表示摩爾與 運算)
1) 復位信號PODR高電平復位有效，低電平芯片正常工作，寫 使能信號WEN低電平時向暫態(tài)存貯電路寫有效，寫使能信 號WEN高電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系 統(tǒng)，輸入輸出信號滿足
IN = PODR*WEN*D_IN， 5 = PODR* WEN*D —IN ;
2) 復位信號PODR高電平復位有效，低電平芯片正常工作，寫 使能信號WEN高電平時向暫態(tài)存貯電路寫有效，寫使能信 號WEN低電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系 統(tǒng)，輸入輸出信號滿足
IN = PODR*WEN*D —IN ，WEN*D —IN ;
3) 復位信號PODR低電平復位有效，高電平正常工作，寫使能 信號WEN低電平時向暫態(tài)存貯電路寫有效，寫使能信號WEN高電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)，
輸入輸出信號滿足
IN = PODR*WEN*D —IN， IS = PODR*WEN D —IN ;
4)復位信號PODR低電平復位有效，高電平正常工作，寫使能 信號WEN高電平時向暫態(tài)存貯電路寫有效，寫使能信號 WEN低電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)， 輸入輸出信號滿足
IN = PODR*WEN*D —IN,WEN參DIN 。
在上述適于CMOS集成的暫態(tài)存貯電路中，所述暫態(tài)存儲單元為
如下三種結構的一種
1) 訪問控制電路的輸出5與NMOS晶體管一的柵極相連，訪問 控制電路的輸出IN與NMOS晶體管二的柵極相連，NMOS 晶體管一的漏極和NMOS晶體管二的漏極分別與電源VDD 相連，NMOS晶體管一的源極、NMOS晶體管四的柵極和 NMOS晶體管三的漏極相連接，NMOS晶體管二的源極、 NMOS晶體管三的柵極、NMOS晶體管四的漏極和儲能電容 的正極板相連，NMOS晶體管三的源極、NMOS晶體管四的 源極和儲能電容的負極板都接地GND，儲能電容的正極板為 暫態(tài)存儲單元的輸出Vc;
2) 訪問控制電路的輸出iS與NMOS晶體管二的漏極相連，訪問控制電路的輸出IN與NMOS晶體管一的漏極相連，NMOS 晶體管一的柵極和NMOS晶體管二的柵極相連，NMOS晶體 管二的源極、NMOS晶體管四的柵極和NMOS晶體管三的漏 極相連接，NMOS晶體管二的柵極連接到訪問控制電路的輸 出EN， NMOS晶體管一的源極、NMOS晶體管三的柵極、 NMOS晶體管四的漏極和儲能電容的正極板相連，NMOS晶 體管三的源極、NMOS晶體管四的源極和儲能電容的負極板 都接地GND，儲能電容的正極板為暫態(tài)存儲單元的輸出Vc;
3)訪問控制電路的輸出^與NMOS晶體管二的柵極相連，訪問 控制電路的輸出IN與NMOS晶體管一的柵極相連，NMOS 晶體管一的漏極連接到電源VDD，NMOS晶體管二的源極和 儲能電容的負極板都接地GND， NMOS晶體管一的源極、 NMOS晶體管二的漏極和儲能電容的正極板相連，儲能電容 的正極板為暫態(tài)存儲單元的輸出Vc。
在上述適于CMOS集成的暫態(tài)存貯電路中，所述輸出靈敏放大 器為如下兩種結構的一種
1) 暫態(tài)存貯單元的輸出Vc和標簽射頻前端電壓參考源的輸出 參考電壓Vref分別與比較器的正相輸入端和負相輸入端相 連，比較器的輸出經(jīng)緩沖器連接到數(shù)據(jù)輸出端D—OUT,輸出 靈敏放大器的比較判決電平VM =Vref;
2) 暫態(tài)存貯單元的輸出Vc和暫態(tài)存貯單元的輸出Vc經(jīng)反相器 四反相后分別與比較器的正相輸入端和負相輸入端相連，比較器的輸出經(jīng)緩沖器連接到數(shù)據(jù)輸出端D—OUT，輸出靈敏放 大器的比較判決電平VM為反相器四的開關閾值。 在上述適于CMOS集成的暫態(tài)存貯電路中，所述暫態(tài)存貯單元 的數(shù)據(jù)信息存貯時間Th、暫態(tài)存貯電容的容值C、暫態(tài)存貯電容的 泄漏電流Ie(t)、與暫態(tài)存貯電容相連的NMOS晶體管的襯底泄漏電 流l《t)、電源電壓V。D、寫入電路NMOS管的漏源電壓V。s以及輸出 靈敏放大器的比較判決電平VM滿足如下關系 j"。、Ut)+I,(t))dt^C(VDD—VDS—VM)。
同現(xiàn)有技術相比，本實用新型的技術特點及效果
1) 本實用新型實現(xiàn)了無源射頻標簽芯片掉電后或者標簽芯片掉 電前正常工作時對電路信息的短時存貯，避免了標簽由于某 種原因短時掉電而造成識別過程的反復，從而降低了標簽識 別的時間成本，提高了無源射頻識別系統(tǒng)的識別效率。
2) 本實用新型電路讀寫時序簡單，易于控制，便于內(nèi)嵌到射頻
識別標簽芯片中，不會因此明顯增加控制邏輯。
3) 本實用新型不依賴于某種特定的射頻識別協(xié)議，只要支持有 暫態(tài)存貯要求的協(xié)議的標簽芯片都可以應用本電路實現(xiàn)暫態(tài) 存貯功能。
4) 本實用新型的暫態(tài)存貯時間和寫入時間可以通過改變存貯電 容大小、電源電壓、輸出靈敏放大器的比較電平、寫入電流 的大小等進行調(diào)整，可以適應不同的暫態(tài)存忙應用對暫態(tài)存 貯數(shù)據(jù)保持時間和寫入時間的要求。5) 本實用新型電路寫入功耗低，并且，只在寫入狀態(tài)有功耗消 耗，在數(shù)據(jù)保持狀態(tài)和讀出狀態(tài)除了很小的CMOS泄漏功耗 夕卜，沒有其它功耗損失。
6) 本實用新型電路結構簡單，除了基本的電阻電容以及NMOS、 PMOS器件外，沒有應用其它特殊的器件，無需增加額外的 掩模層，不會增加制造成本。
7) 本實用新型適于CMOS集成，對工藝依賴性較小、便于進行 工藝移植。
以下結合附圖和具體實施方式
對本實用新型做進一步說明。

圖1為現(xiàn)有技術射頻識別標簽芯片的結構框圖2為本實用新型方案一暫態(tài)存貯電路的結構框圖3為本實用新型方案一中第一種訪問控制電路的結構示意圖4為本實用新型方案一中第二種訪問控制電路的結構示意圖5為本實用新型方案二暫態(tài)存貯電路的結構框圖6為本實用新型方案二中第一種訪問控制電路的結構示意圖7為本實用新型方案二中第二種訪問控制電路的結構示意圖8為本實用新型方案二中第三種訪問控制電路的結構示意圖9為本實用新型方案二中第四種訪問控制電路的結構示意圖10為本實用新型中第一種暫態(tài)存貯單元的結構示意圖11為本實用新型中第二種暫態(tài)存貯單元的結構示意圖12為本實用新型中第三種暫態(tài)存貯單元的結構示意圖；圖13為本實用新型中第一種輸出靈敏放大器的結構示意圖； 圖14為本實用新型中第二種輸出靈敏放大器的結構示意圖； 圖15為本實用新型方案一的具體實施例中暫態(tài)存貯電路的結構 示意圖16為本實用新型方案一的具體實施例中暫態(tài)存貯電路的IO波 形圖17為本實用新型方案二的具體實施例中暫態(tài)存貯電路的結構 示意圖18本實用新型方案二的具體實施例中暫態(tài)存貯電路的IO波形圖。
具體實施方式
實施例一
參看圖2至圖4和圖10至圖14，本實用新型暫態(tài)存貯電路由依 次相連的訪問控制電路、暫態(tài)存貯單元和輸出靈敏放大器組成。標簽 芯片數(shù)字電路的復位信號PODR和輸入數(shù)據(jù)信號D—IN經(jīng)訪問控制電 路寫入暫態(tài)存貯單元，暫態(tài)存貯單元的暫存數(shù)據(jù)輸出Vc經(jīng)輸出靈敏 放大器放大后由數(shù)據(jù)線D—OUT輸出。訪問控制電路按照復位信號的 復位方式不同為如下兩種結構的一種
1)復位信號PODR高電平復位有效，低電平正常工作的數(shù)字系統(tǒng)， 輸入數(shù)據(jù)信號DJN分別連接到或非門二 15的一個輸入端和經(jīng) 反相器一 13連接到或非門一 14的一個輸入端，復位信號PODR 分別連接到或非門一 14和或非門二 15的另一個輸入端?；蚍情T一 14的輸出為訪問控制電路的輸出信號IN,或非門二 15的 輸出為訪問控制電路的輸出信號^。 2)復位信號PODR低電平復位有效，高電平正常工作的數(shù)字系統(tǒng)， 輸入數(shù)據(jù)信號D一IN分別連接到或非門二 15的一個輸入端和經(jīng) 反相器一 13連接到或非門一 14的一個輸入端，復位信號PODR 經(jīng)反相器二 16后分別連接到或非門一 14和或非門二 15的另一 個輸入端?；蚍情T一 14的輸出為訪問控制電路的輸出信號IN， 或非門二 15的輸出為訪問控制電路的輸出信號玩。
訪問控制電路的輸出信號IN和輸出信號^滿足如下關系(其中， *"表示摩爾與運算)
1) 復位信號PODR高電平復位有效，低電平正常工作的數(shù)字系 統(tǒng)，輸入輸出f言號滿足IN = PODR*D—IN， 5 = PODR*D —IN;
2) 復位信號PODR低電平復位有效，高電平正常工作的數(shù)字系 統(tǒng)，輸入輸出信號滿足IN = PODR*D—IN, !S = PODR * D —IN 。
暫態(tài)存儲單元為如下三種結構的一種 1)訪問控制電路的輸出S與NMOS晶體管一 38的柵極相連， 訪問控制電路的輸出IN與NMOS晶體管二 39的柵極相連， NMOS晶體管一 38的漏極和NMOS晶體管二 39的漏極分 別與電源VDD相連。NMOS晶體管一 38的源極、NMOS 晶體管四41的柵極和NMOS晶體管三40的漏極相連接， NMOS晶體管二 39的源極、NMOS晶體管三40的柵極、NMOS晶體管四41的漏極和儲能電容42的正極板相連。 NMOS晶體管三40的源極、NMOS晶體管四41的源極和儲 能電容42的負極板都接地GND。儲能電容42的正極板為 暫態(tài)存儲單元的輸出Vc。
2) 訪問控制電路的輸出^與NMOS晶體管二 39的漏極相連， 訪問控制電路的輸出IN與NMOS晶體管一 38的漏極相連， NMOS晶體管一 38的柵極和NMOS晶體管二 39的柵極相 連。NMOS晶體管二 39的源極、NMOS晶體管四41的柵極 和NMOS晶體管三40的漏極相連接，NMOS晶體管二 39 的柵極連接到訪問控制電路的輸出EN。 NMOS晶體管一 38 的源極、NMOS晶體管三40的柵極、NMOS晶體管四41 的漏極和儲能電容42的正極板相連，NMOS晶體管三40的 源極、NMOS晶體管四41的源極和儲能電容42的負極板都 接地GND。儲能電容42的正極板為暫態(tài)存儲單元的輸出Vc。
3) 訪問控制電路的輸出^與NMOS晶體管二 39的柵極相連， 訪問控制電路的輸出IN與NMOS晶體管一38的柵極相連， NMOS晶體管一 38的漏極連接到電源VDD， NMOS晶體管 二 39的源極和儲能電容42的負極板都接地GND。 NMOS 晶體管一 38的源極、NMOS晶體管二 39的漏極和儲能電容 42的正極板相連，儲能電容42的正極板為暫態(tài)存儲單元的 輸出Vc。
輸出靈敏放大器為如下兩種結構的一種1) 暫態(tài)存貯單元的輸出Vc和標簽射頻前端電壓參考源的輸出 參考電壓Vref分別與比較器51的正相輸入端和負相輸入端相
連，比較器51的輸出經(jīng)緩沖器52連接到數(shù)據(jù)輸出端D—OUT, 輸出靈敏放大器的比較判決電平VM = Vref 。
2) 暫態(tài)存貯單元的輸出Vc和暫態(tài)存貯單元的輸出Vc經(jīng)反相器 四53反相后分別與比較器51的正相輸入端和負相輸入端相 連，比較器51的輸出經(jīng)緩沖器52連接到數(shù)據(jù)輸出端D—OUT。 輸出靈敏放大器的比較判決電平VM為反相器四(53)的開關 閾值。
暫態(tài)存貯單元的數(shù)據(jù)信息存貯時間Th、暫態(tài)存貯電容的容值C、 暫態(tài)存貯電容的泄漏電流Ie(t)、與暫態(tài)存貯電容相連的NMOS晶體 管的襯底泄漏電流Ii(t)、電源電壓V。D、寫入電路NMOS管的漏源電 壓VDS以及輸出靈敏放大器的比較判決電平VM滿足如下關系 ￡Th {Ic (t)+1, (t)}dt=C(VDD—VDS—VM)。
參看圖15和圖16，暫態(tài)存貯電路由第一種訪問控制電路、第一 種暫態(tài)存儲單元和第一種輸出靈敏放大器串聯(lián)組成。暫態(tài)存貯電路在 芯片掉電后對通訊信息進行暫態(tài)保存，復位信號PODR高電平復位 有效，暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)，低電平標簽正常工作的 無源射頻標簽，它的使用方法步驟如下
1)標簽芯片上電，標簽射頻前端模塊產(chǎn)生上電復位信號，復位 信號PODR置為上電有效的邏輯電平，數(shù)字基帶處理模塊處于復位狀態(tài)，暫態(tài)存貯電路處于讀取狀態(tài)，標簽芯片從暫態(tài)
存貯電路中讀取數(shù)據(jù)并將暫態(tài)存貯電路的輸出D—OUT加載 到目標寄存器鎖存。此時，處于讀取狀態(tài)的暫態(tài)存貯電路保 持所存貯的數(shù)據(jù)，不能向暫態(tài)存貯電路內(nèi)寫入數(shù)據(jù)，輸入信 號D—IN置為低電平。
2) 標簽芯片上電完畢，芯片電源VDD達到正常工作電壓，復 位信號PODR置為無效的邏輯電平，暫態(tài)存貯電路進入寫入 狀態(tài)，并在芯片下電以前始終處于寫入狀態(tài)，在此期間，標 簽通過改變輸入信號D一IN為邏輯低電平或者邏輯高電平向 暫態(tài)存貯電路寫入邏輯0或者邏輯1，暫態(tài)存貯電路的寫入
時間Tw滿足T^《h (Th為暫態(tài)存貯電路的數(shù)據(jù)保持時間)；
3) 標簽芯片下電，暫態(tài)存貯電路進入數(shù)據(jù)保持狀態(tài)，標簽射頻 前端模塊產(chǎn)生下電復位信號，復位信號PODR置為下電有效 的邏輯電平，輸入信號D一IN置為低電平；
4) 標簽芯片掉電，芯片電源VDD低于芯片正常工作所需的電 壓，暫態(tài)存貯電路的復位信號PODR和輸入數(shù)據(jù)信號D—IN 均為低電平，暫態(tài)存貯電路進入數(shù)據(jù)保持狀態(tài)，在芯片掉電 后的時間Th內(nèi)，暫態(tài)存貯電路保持掉電前所存貯的數(shù)據(jù)，下 次標簽上電時，標簽可以從該暫態(tài)存貯中讀取掉電前所存Jt！ 的數(shù)據(jù)，以重復掉電前的通訊過程；芯片掉電時間超過Th， 暫態(tài)存貯電路中的數(shù)據(jù)丟失，下次標簽芯片上電時，暫態(tài)存 貯電路輸出邏輯低電平；5)當標簽再次上電，則重復步驟l)至4)的過程。
當然，按照上述的技術方案，其中訪問控制電路、暫態(tài)存貯單元 和輸出靈敏放大器也可以換成上述的其他各回路，均屬本實用新型的 保護范圍。
實施例二
參看圖5至圖14，本實用新型暫態(tài)存貯電路由依次相連的訪問 控制電路、暫態(tài)存貯單元和輸出靈敏放大器組成。標簽芯片數(shù)字電路 的復位信號PODR、輸入數(shù)據(jù)信號D—IN和寫使能信號WEN經(jīng)訪問 控制電路寫入暫態(tài)存貯單元，暫態(tài)存貯單元的暫存數(shù)據(jù)輸出Vc經(jīng)輸 出靈敏放大器放大后由數(shù)據(jù)線D一OUT輸出。訪問控制電路按照復位 信號的復位方式不同為如下四種結構的一種
1)復位信號PODR高電平復位有效，低電平芯片正常工作，寫 使能信號WEN低電平時向暫態(tài)存貯電路寫有效，WEN高電
平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)。輸入數(shù)據(jù) 信號D—IN分別連接到或非門二 15的一個輸入端和經(jīng)反相器 一 13連接到或非門一 14的一個輸入端，復位信號PODR和 寫使能信號WEN分別與或門20的輸入端連接，或門20的 輸出端分別連接到或非門一 14和或非門二 15的另一個輸入 端。或門20的輸出為EN，或非門一 14的輸出為訪問控制電 路的輸出信號IN，或非門二 15的輸出為訪問控制電路的輸出信號s^。
2) 復位信號PODR高電平復位有效，低電平芯片正常工作，寫 使能信號WEN高電平時向暫態(tài)存貯電路寫有效，WEN低電 平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)。輸入數(shù)據(jù) 信號D—IN分別連接到或非門二 15的一個輸入端和經(jīng)反相器 一 13連接到或非門一 14的一個輸入端，寫使能信號WEN 經(jīng)反相器三24后和復位信號PODR分別與或門20的輸入端 連接，或門20的輸出端分別連接到或非門一 14和或非門二 15的另一個輸入端?；蜷T20的輸出為EN，或非門一 14的 輸出為訪問控制電路的輸出信號IN，或非門二 15的輸出為 訪問控制電路的輸出信號^。
3) 復位信號PODR低電平復位有效，高電平芯片正常工作，寫 使能信號WEN高電平時向暫態(tài)存貯電路寫有效，WEN低電 平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)。輸入數(shù)據(jù) 信號D—IN分別連接到或非門二 15的一個輸入端和經(jīng)反相器 一 13連接到或非門一 14的一個輸入端，復位信號PODR和 寫使能信號WEN分別與與非門30的輸入端連接，與非門30 的輸出端分別連接到或非門一 14和或非門二 15的另一個輸 入端。與非門30的輸出為EN，或非門一 14的輸出為訪問控 制電路的輸出信號IN，或非門二 15的輸出為訪問控制電路 的輸出信號^。
4) 復位信號PODR低電平復位有效，高電平芯片正常工作，寫使能信號WEN低電平時向暫態(tài)存貯電路寫有效，WEN高電
平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)。輸入數(shù)據(jù) 信號D—IN分別連接到或非門二 15的一個輸入端和經(jīng)反相器 一 13連接到或非門一 14的一個輸入端，寫使能信號WEN 經(jīng)反相器三24后和復位信號PODR分別與與非門30的輸入 端連接，與非門30的輸出端分別連接到或非門一 14和或非 門二 15的另一個輸入端。與非門30的輸出為EN，或非門一 14的輸出為訪問控制電路的輸出信號IN，或非門二 15的輸 出為訪問控制電路的輸出信號^。
訪問控制電路的輸出信號IN和輸出信號5滿足如下關系(其中， ，"表示摩爾與運算)
1) 復位信號PODR高電平復位有效，低電平芯片正常工作，寫 使能信號WEN低電平時向暫態(tài)存貯電路寫有效，寫使能信 號WEN高電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系 統(tǒng)，輸入輸出信號滿足
IN = PODR*WEN D—IN， 5二PODR爭WEN參D —IN o
2) 復位信號PODR高電平復位有效，低電平芯片正常工作，寫 使能信號WEN高電平時向暫態(tài)存貯電路寫有效，寫使能信 號WEN低電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系 統(tǒng)，輸入輸出信號滿足IN = PODR*WEN*D — IN ， IN = PODR*WEN*D_IN 。
3) 復位信號PODR低電平復位有效，高電平正常工作，寫使能 信號WEN低電平時向暫態(tài)存貯電路寫有效，寫使能信號 WEN高電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)， 輸入輸出信號滿足
IN = PODR*WEN*D —IN， f^ = PODR*WEN*D IN。
4) 復位信號PODR低電平復位有效，高電平正常工作，寫使能 信號WEN高電平時向暫態(tài)存貯電路寫有效，寫使能信號 WEN低電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)， 輸入輸出信號滿足
IN = PODR*WEN*D—IN， 5 = PODR攀WEN.D一IN 。
暫態(tài)存儲單元為如下三種結構的一種
1)訪問控制電路的輸出5與NMOS晶體管一 38的柵極相連， 訪問控制電路的輸出IN與NMOS晶體管二 39的柵極相連， NMOS晶體管一 38的源極和NMOS晶體管二 39的漏極分別 與電源VDD相連。NMOS晶體管一 38的漏極、NMOS晶體 管四41的柵極和NMOS晶體管三40的漏極相連接，NMOS 晶體管二 39的源極、NMOS晶體管三40的柵極、NMOS晶 體管四41的漏極和儲能電容42的正極板相連。NMOS晶體 管三40的源極、NMOS晶體管四41的源極和儲能電容42的負極板都接地GND，儲能電容42的正極板為暫態(tài)存儲單 元的輸出Vc。
2) 訪問控制電路的輸出5與NMOS晶體管二 39的漏極相連， 訪問控制電路的輸出IN與NMOS晶體管一 38的漏極相連， NMOS晶體管一 38的柵極和NMOS晶體管二 39的柵極相 連。NMOS晶體管二 39的源極、NMOS晶體管四41的柵極 和NMOS晶體管三40的漏極相連接。NMOS晶體管二 39 的柵極連接到訪問控制電路的輸出EN。 NMOS晶體管一 38 的源極、NMOS晶體管三40的柵極、NMOS晶體管四41的 漏極和儲能電容42的正極板相連，NMOS晶體管三40的源 極、NMOS晶體管四41的源極和儲能電容42的負極板都接 地GND，儲能電容42的正極板為暫態(tài)存儲單元的輸出Vc。
3) 訪問控制電路的輸出i^與NMOS晶體管二 39的柵極相連， 訪問控制電路的輸出IN與NMOS晶體管一 38的柵極相連， NMOS晶體管一 38的漏極連接到電源VDD。 NMOS晶體管 二 39的源極和儲能電容42的負極板都接地GND， NMOS 晶體管一 38的源極、NMOS晶體管二 39的漏極和儲能電容 42的正極板相連，儲能電容42的正極板為暫態(tài)存儲單元的 輸出Vc。
輸出靈敏放大器為如下兩種結構的一種 1)暫態(tài)存貯單元的輸出Vc和標簽射頻前端電壓參考源的輸出
參考電壓Vref分別與比較器51的正相輸入端和負相輸入端相連，比較器51的輸出經(jīng)緩沖器52連接到數(shù)據(jù)輸出端D—OUT, 輸出靈敏放大器的比較判決電平VM = Vref 。 2)暫態(tài)存貯單元的輸出Vc和暫態(tài)存貯單元的輸出Vc經(jīng)反相器 四53反相后分別與比較器51的正相輸入端和負相輸入端相 連，比較器51的輸出經(jīng)緩沖器52連接到數(shù)據(jù)輸出端0_0171， 輸出靈敏放大器的比較判決電平VM為反相器四53的開關閾 值。
暫態(tài)存貯單元的數(shù)據(jù)信息存貯時間Th、暫態(tài)存貯電容的容值C、 暫態(tài)存貯電容的泄漏電流Ie(t)、與暫態(tài)存貯電容相連的晶體管的襯底 泄漏電流Ii(t)、電源電壓V。D、寫入電路NMOS管的漏源電壓V。s以 及輸出靈敏放大器的比較判決電平VM滿足如下關系
J"o丁h {Ic (t) +1, (t)}dt=C(VDD—VDS—VM)。
參看圖17和圖18，暫態(tài)存貯電路由第二種訪問控制電路、第三 種暫態(tài)存儲單元和第二種輸出靈敏放大器串聯(lián)組成。暫態(tài)存貯電路在 芯片掉電后對通訊信息進行暫態(tài)保存，復位信號PODR高電平復位 有效，低電平芯片正常工作，寫使能信號WEN高電平時，向暫態(tài)存 貯電路寫有效，WEN為低電平時，暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持 狀態(tài)的無源射頻識別標簽，它的使用方法步驟如下
1)標簽芯片從無電狀態(tài)上電時，標簽射頻前端模塊產(chǎn)生上電復 位信號，復位信號PODR置為有效的邏輯電平，寫使能信號 WEN為無效的邏輯電平，芯片從暫態(tài)存忙電路讀取數(shù)據(jù)并將 暫態(tài)存貯電路的輸出D—OUT加載到目標寄存器鎖存。此時，處于讀取狀態(tài)的暫態(tài)存貯電路保持所存貯的數(shù)據(jù)，不能向暫 態(tài)存貯電路內(nèi)寫入數(shù)據(jù)，輸入信號DJN置為低電平；
2) 標簽芯片上電完畢，芯片電源VDD達到正常工作電壓，復 位信號PODR置為無效的邏輯電平，向暫態(tài)存貯電路寫入數(shù) 據(jù)時，寫使能信號WEN置為有效的邏輯電平，暫態(tài)存貯電 路進入寫入狀態(tài)，并在芯片下電以前始終處于寫入狀態(tài)，在 此期間，標簽通過改變輸入信號DJN為邏輯低電平或者邏 輯高電平向暫態(tài)存貯電路寫入邏輯0或者邏輯1，暫態(tài)存貯 電路的寫入時間Tw滿足Tw Th (Th為暫態(tài)存貯電路的數(shù)據(jù) 保持時間)；寫入成功后，寫使能信號WEN置為無效的邏輯 電平，暫態(tài)存貯電路進入保持狀態(tài)，在寫使能WEN無效后 的時間Th內(nèi)，暫態(tài)存貯電路保持最近一次寫入的數(shù)據(jù)，在寫 使能WEN無效后的時間Th以后，暫態(tài)存貯電路內(nèi)存貯的數(shù) 據(jù)丟失，暫態(tài)存貯電路輸出邏輯低電平；
3) 標簽芯片下電，電源VDD從正常工作電壓開始下降時，標 簽射頻前端模塊產(chǎn)生下電復位信號，復位信號PODR置為下 電有效的邏輯電平，寫使能信號WEN為無效邏輯電平，暫 態(tài)存貯電路進入數(shù)據(jù)保持狀態(tài)，暫態(tài)存貯的輸入信號D一IN 置為低電平；
4) 標簽芯片已經(jīng)掉電，電源VDD低于芯片正常工作所需的電 壓時，暫態(tài)存貯電路的復位信號PODR、寫使能信號WEN 和輸入信號DJN均為低電平，暫態(tài)存貯電路進入保持狀態(tài)，在芯片掉電后的時間Th內(nèi)，暫態(tài)存貯電路保持掉電前所存貯 的數(shù)據(jù)，下次標簽上電時，標簽芯片可以從該暫態(tài)存貯中讀 取掉電前所存貯的數(shù)據(jù)，以重復掉電前的通訊過程；芯片掉 電時間超過Th，暫態(tài)存貯電路中的數(shù)據(jù)丟失，下次標簽芯片 上電時，暫態(tài)存貯電路輸出邏輯低電平； 5)標簽再次上電，則重復上述步驟l)至步驟4)的過程。 當然，按照上述的技術方案，其中訪問控制電路、暫態(tài)存貯單元 和輸出靈敏放大器也可以換成上述的其他各回路，均屬本實用新型的
保護 范圍。
權利要求1.一種適于CMOS集成的暫態(tài)存貯電路，其特征在于，它由依次相連的訪問控制電路、暫態(tài)存貯單元和輸出靈敏放大器組成，標簽芯片數(shù)字電路的復位信號PODR和輸入數(shù)據(jù)信號D_IN經(jīng)訪問控制電路寫入暫態(tài)存貯單元，暫態(tài)存貯單元的暫存數(shù)據(jù)輸出Vc經(jīng)輸出靈敏放大器放大后由數(shù)據(jù)線D_OUT輸出。
2. 如權利要求1所述的適于CMOS集成的暫態(tài)存貯電路，其特征在于，所述訪問控制電路按照復位信號的復位方式不同為如下兩 種結構的一種1)對于復位信號PODR高電平復位有效，低電平正常工作的數(shù) 字系統(tǒng)，輸入數(shù)據(jù)信號D一IN分別連接到或非門二 (15)的一 個輸入端和經(jīng)反相器一 (13)連接到或非門一 (14)的一個 輸入端，復位信號PODR分別連接到或非門一 (14)和或非 門二 (15)的另一個輸入端，或非門一 (14)的輸出為訪問 控制電路的輸出信號IN，或非門二 (15)的輸出為訪問控制 電路的輸出信號^;1)對于復位信號PODR低電平復位有效，高電平正常工作的數(shù) 字系統(tǒng)，輸入數(shù)據(jù)信號D—IN分別連接到或非門二 (15)的 一個輸入端和經(jīng)反相器一 (13)連接到或非門一 (14)的一 個輸入端，復位信號PODR經(jīng)反相器二 (16)后分別連接到 或非門一 (14)和或非門二 (15)的另一個輸入端，或非門一(14)的輸出為訪問控制電路的輸出信號IN，或非門二(15) 的輸出為訪問控制電路的輸出信號^。
3.如權利要求l或2所述的適于CMOS集成的暫態(tài)存貯電路，其 特征在于，所述暫態(tài)存儲單元為如下三種結構的一種1) 訪問控制電路的輸出^與NMOS晶體管一 (38)的柵極相 連，訪問控制電路的輸出IN與NMOS晶體管二 (39)的柵 極相連，NMOS晶體管一 (38)的漏極和NMOS晶體管二(39) 的漏極分別與電源VDD相連，NMOS晶體管一 (38) 的源極、NMOS晶體管四(41)的柵極和NMOS晶體管三(40) 的漏極相連接，NMOS晶體管二 (39)的源極、NMOS 晶體管三(40)的柵極、NMOS晶體管四(41)的漏極和儲 能電容(42)的正極板相連，NMOS晶體管三(40)的源極、 NMOS晶體管四(41)的源極和儲能電容(42)的負極板都 接地GND，儲能電容(42)的正極板為暫態(tài)存儲單元的輸出 Vc;2) 訪問控制電路的輸出iS與NMOS晶體管二 (39)的漏極相 連，訪問控制電路的輸出IN與NMOS晶體管一 (38)的漏 極相連，NMOS晶體管一 (38)的柵極和NMOS晶體管二(39)的柵極相連，NMOS晶體管二 (39)的源極、NMOS 晶體管四(41)的柵極和NMOS晶體管三(40)的漏極相連 接，NMOS晶體管二 (39)的柵極連接到訪問控制電路的輸 出EN， NMOS晶體管一 (38)的源極、NMOS晶體管三(40)的柵極、NMOS晶體管四(41)的漏極和儲能電容(42)的 正極板相連，NMOS晶體管三(40)的源極、NMOS晶體管 四(41)的源極和儲能電容(42)的負極板都接地GND，儲 能電容(42)的正極板為暫態(tài)存儲單元的輸出Vc; 3)訪問控制電路的輸出^與NMOS晶體管二 (39)的柵極相 連，訪問控制電路的輸出IN與NMOS晶體管一 (38)的柵 極相連，NMOS晶體管一 (38)的漏極連接到電源VDD， NMOS晶體管二 (39)的源極和儲能電容(42)的負極板都 接地GND， NMOS晶體管一 (38)的源極、NMOS晶體管 二 (39)的漏極和儲能電容(42)的正極板相連，儲能電容 (42)的正極板為暫態(tài)存儲單元的輸出Vc。
4.如權利要求3所述的適于CMOS集成的暫態(tài)存貯電路，其特征 在于，所述輸出靈敏放大器為如下兩種結構的一種1) 暫態(tài)存貯單元的輸出Vc和標簽射頻前端電壓參考源的輸出參考電壓Vref分別與比較器(51)的正相輸入端和負相輸入端相連，比較器(51)的輸出經(jīng)緩沖器(52)連接到數(shù)據(jù)輸 出端D_OUT，輸出靈敏放大器的比較判決電平VM =Vref;2) 暫態(tài)存貯單元的輸出Vc和暫態(tài)存貯單元的輸出Vc經(jīng)反相器 四(53)反相后分別與比較器(51)的正相輸入端和負相輸 入端相連，比較器(51)的輸出經(jīng)緩沖器(52)連接到數(shù)據(jù) 輸出端D_OUT，輸出靈敏放大器的比較判決電平VM為反相 器四(53)的開關閾值。
5. 如權利要求4所述的適于CMOS集成的暫態(tài)存貯電路，其特征 在于，所述暫態(tài)存貯單元的數(shù)據(jù)信息存貯時間Th、暫態(tài)存貯電 容的容值C、暫態(tài)存貯電容的泄漏電流Ie(t)、與暫態(tài)存貯電容相 連的NMOS晶體管的襯底泄漏電流I,(t)、電源電壓V。D、寫入電 路NMOS管的漏源電壓V。s以及輸出靈敏放大器的比較判決電 平VM滿足如下關系-<formula>formula see original document page 5</formula>
6. —種適于CMOS集成的暫態(tài)存貯電路，其特征在于，它由依次 相連的訪問控制電路、暫態(tài)存貯單元和輸出靈敏放大器組成，標 簽芯片數(shù)字電路的復位信號PODR、輸入數(shù)據(jù)信號D_IN和寫使 能信號WEN經(jīng)訪問控制電路寫入暫態(tài)存貯單元，暫態(tài)存貯單元 的暫存數(shù)據(jù)輸出Vc經(jīng)輸出靈敏放大器放大后由數(shù)據(jù)線D一OUT 輸出。
7. 如權利要求6所述的適于CMOS集成的暫態(tài)存忙電路，其特征 在于，所述訪問控制電路按照復位信號的復位方式不同為如下 四種結構的一種1)對于復位信號PODR高電平復位有效，低電平芯片正常工作， 寫使能信號WEN低電平時向暫態(tài)存貯電路寫有效，WEN高 電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)，輸入數(shù) 據(jù)信號D一IN分別連接到或非門二 (15)的一個輸入端和經(jīng) 反相器一 (13)連接到或非門一 (14)的一個輸入端，復位 信號PODR和寫使能信號WEN分別與或門(20)的輸入端連接，或門(20)的輸出端分別連接到或非門一 (14)和或 非門二 (15)的另一個輸入端，或門(20)的輸出為EN，或 非門一 (14)的輸出為訪問控制電路的輸出信號IN，或非門 二 (15)的輸出為訪問控制電路的輸出信號m;2) 對于復位信號PODR高電平復位有效，低電平芯片正常工作， 寫使能信號WEN高電平時向暫態(tài)存貯電路寫有效，WEN低電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)，輸入數(shù) 據(jù)信號DJN分別連接到或非門二 (15)的一個輸入端和經(jīng) 反相器一 (13)連接到或非門一 (14)的一個輸入端，寫使 能信號WEN經(jīng)反相器三(24)后和復位信號PODR分別與 或門(20)的輸入端連接，或門(20)的輸出端分別連接到 或非門一 (14)和或非門二 (15)的另一個輸入端，或門(20) 的輸出為EN，或非門一 (14)的輸出為訪問控制電路的輸出 信號IN，或非門二 (15)的輸出為訪問控制電路的輸出信號3) 對于復位信號PODR低電平復位有效，高電平芯片正常工作， 寫使能信號WEN高電平時向暫態(tài)存貯電路寫有效，WEN低 電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)，輸入數(shù) 據(jù)信號DJN分別連接到或非門二 (15)的一個輸入端和經(jīng) 反相器一 (13)連接到或非門一 (14)的一個輸入端，復位 信號PODR和寫使能信號WEN分別與與非門(30)的輸入 端連接，與非門(30)的輸出端分別連接到或非門一 (14)和或非門二 (15)的另一個輸入端，與非門(30)的輸出為 EN，或非門一 (14)的輸出為訪問控制電路的輸出信號IN， 或非門二 (15)的輸出為訪問控制電路的輸出信號i^; 4)對于復位信號PODR低電平復位有效，高電平芯片正常工作， 寫使能信號WEN低電平時向暫態(tài)存貯電路寫有效，WEN高 電平時暫態(tài)存貯電路處于數(shù)據(jù)暫態(tài)保持狀態(tài)的系統(tǒng)，輸入數(shù) 據(jù)信號DJN分別連接到或非門二 (15)的一個輸入端和經(jīng) 反相器一 (13)連接到或非門一 (14)的一個輸入端，寫使 能信號WEN經(jīng)反相器三(24)后和復位信號PODR分別與 與非門(30)的輸入端連接，與非門(30)的輸出端分別連 接到或非門一 (14)和或非門二 (15)的另一個輸入端，與 非門(30)的輸出為EN，或非門一 (14)的輸出為訪問控制 電路的輸出信號IN，或非門二 (15)的輸出為訪問控制電路的輸出信號iS。
8.如權利要求6或7所述的適于CMOS集成的暫態(tài)存jJt電路，其 特征在于，所述暫態(tài)存儲單元為如下三種結構的一種 1)訪問控制電路的輸出!^與NMOS晶體管一(38)的柵極相連， 訪問控制電路的輸出IN與NMOS晶體管二 (39)的柵極相 連，NMOS晶體管一 (38)的源極和NMOS晶體管二 (39) 的漏極分別與電源VDD相連，NMOS晶體管一 (38)的漏 極、NMOS晶體管四(41)的柵極和NMOS晶體管三(40) 的漏極相連接，NMOS晶體管二 (39)的源極、NMOS晶體管三(40)的柵極、NMOS晶體管四(41)的漏極和儲能電 容(42)的正極板相連，NMOS晶體管三(40)的源極、NMOS 晶體管四(41)的源極和儲能電容(42)的負極板都接地GND， 儲能電容(42)的正極板為暫態(tài)存儲單元的輸出Vc;2) 訪問控制電路的輸出^與NMOS晶體管二(39)的漏極相連， 訪問控制電路的輸出IN與NMOS晶體管一 (38)的漏極相 連，NMOS晶體管一 (38)的柵極和NMOS晶體管二 (39) 的柵極相連，NMOS晶體管二 (39)的源極、NMOS晶體管 四(41)的柵極和NMOS晶體管三(40)的漏極相連接，NMOS 晶體管二(39)的柵極連接到訪問控制電路的輸出EN，NMOS 晶體管一 (38)的源極、NMOS晶體管三(40)的柵極、NMOS 晶體管四(41)的漏極和儲能電容(42)的正極板相連，NMOS 晶體管三(40)的源極、NMOS晶體管四(41)的源極和儲 能電容(42)的負極板都接地GND，儲能電容(42)的正極 板為暫態(tài)存儲單元的輸出Vc;3) 訪問控制電路的輸出lTJ與NMOS晶.體管二(39)的柵極相連， 訪問控制電路的輸出IN與NMOS晶體管一 (38)的柵極相 連，NMOS晶體管一 (38)的漏極連接到電源VDD， NMOS 晶體管二(39)的源極和儲能電容(42)的負極板都接地GND， NMOS晶體管一 (38)的源極、NMOS晶體管二 (39)的漏 極和儲能電容(42)的正極板相連，儲能電容(42)的正極 板為暫態(tài)存儲單元的輸出Vc。
9.如權利要求8適于CMOS集成的暫態(tài)存貯電路，其特征在于，所述輸出靈敏放大器為如下兩種結構的一種1) 暫態(tài)存貯單元的輸出Vc和標簽射頻前端電壓參考源的輸出 參考電壓V^分別與比較器(51)的正相輸入端和負相輸入 端相連，比較器(51)的輸出經(jīng)緩沖器(52)連接到數(shù)據(jù)輸 出端D一OUT，輸出靈敏放大器的比較判決電平VM =Vref;2) 暫態(tài)存貯單元的輸出Vc和暫態(tài)存貯單元的輸出Vc經(jīng)反相器 四(53)反相后分別與比較器(51)的正相輸入端和負相輸 入端相連，比較器(51)的輸出經(jīng)緩沖器(52)連接到數(shù)據(jù) 輸出端D一OUT，輸出靈敏放大器的比較判決電平VM為反相 器四(53)的開關閾值。
10.如權利要求9所述的適于CMOS集成的暫態(tài)存貯電路，其特征在于，所述暫態(tài)存貯單元的數(shù)據(jù)信息存貯時間Th、暫態(tài)存貯電容的容值C、暫態(tài)存貯電容的泄漏電流Ic(t)、與暫態(tài)存貯電容相連的NMOS晶體管的襯底泄漏電流Il(t)、電源電壓V。D、寫入電路NMOS管的漏源電壓V。s以及輸出靈敏放大器的比較判決電平VM滿足如下關系 .nT"{Ic(t) +I1(t)}dt《(VDD—VDS—VM)
專利摘要一種適于CMOS集成的暫態(tài)存貯電路，涉及射頻識別(Radio Frequency Identification，RFID)技術領域。本實用新型的一種暫態(tài)存貯電路由依次相連的訪問控制電路、暫態(tài)存貯單元和輸出靈敏放大器組成。標簽芯片數(shù)字電路的復位信號PODR和輸入數(shù)據(jù)信號D_IN經(jīng)訪問控制電路寫入暫態(tài)存貯單元，暫態(tài)存貯單元的暫存數(shù)據(jù)輸出Vc經(jīng)輸出靈敏放大器放大后由數(shù)據(jù)線D_OUT輸出。本實用新型能解決無源射頻識別應用中由于標簽芯片短時掉電造成識別效率下降的問題，降低了標簽識別的時間成本，提高了無源射頻標簽的識別效率，具有經(jīng)濟、簡便的特點。
文檔編號G11C14/00GK201323066SQ20082012299
公開日2009年10月7日 申請日期2008年10月27日 優(yōu)先權日2008年10月27日
發(fā)明者吳行軍, 馬長明 申請人:北京同方微電子有限公司