具有存儲器陣列的集成電路及其操作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明是有關(guān)于高密度存儲器裝置，且特別是有關(guān)于配置多個(gè)平面的存儲單元W 提供一種具有存儲器陣列的集成電路及其操作方法。
【背景技術(shù)】
[0002] 高密度存儲器裝置被設(shè)計(jì)成包括多個(gè)陣列的快閃存儲單元或其他型式的存儲單 元。在某些例子中，存儲單元包括可配置于H維架構(gòu)中的多個(gè)薄膜晶體管。
[0003] 在一例子中，一種H維存儲器裝置包括多個(gè)疊層的與非口（NAND)串行存儲單元。 該些疊層包括多個(gè)被絕緣材料分隔的有源條。H維存儲器裝置包括一陣列，此陣列包括多 個(gè)字線結(jié)構(gòu)、多個(gè)串行選擇結(jié)構(gòu)W及多條接地選擇線，系正交地配置于疊層上。包括電荷儲 存結(jié)構(gòu)的存儲單元是形成于多個(gè)疊層中的有源條的側(cè)表面與字線結(jié)構(gòu)之間的交點(diǎn)。包括串 行選擇結(jié)構(gòu)的陣列元件的陣列配置會影響陣列效率，及/或與非口串行的H維存儲器設(shè)備 疊層的導(dǎo)通/不導(dǎo)通（on/off)特征。
[0004] 一種H維存儲器裝置使用指狀垂直柵極（VG)，并具有相當(dāng)?shù)偷年嚵行剩撌怯?于H維存儲器裝置使用兩組S化柵極結(jié)構(gòu)、兩條水平接地選擇線W及兩組接地接點(diǎn)。另一 種H維存儲器裝置使用獨(dú)立雙重柵極（Inckpendentdoublegates，IDG)，并具有較高的陣 列效率，該是由于此種H維存儲器裝置使用一組S化柵極結(jié)構(gòu)而不是兩組、一條水平接地 選擇線而不是兩條W及一條接地線而不是兩組接地接點(diǎn)。然而，此種H維存儲器裝置顯現(xiàn) 出相對較差的電流導(dǎo)通/不導(dǎo)通特征。
[0005] 相關(guān)的美國專利申請第13 / 887, 019號顯示一種方法，其中獨(dú)立雙重柵極控制位 于該些與非口串行存儲單元疊層的一端的導(dǎo)電性。于此方法中，將一個(gè)獨(dú)立柵極設(shè)置在該 些與非口串行存儲單元疊層的每個(gè)相鄰對（adjacentpair)之間。由于獨(dú)立柵極的數(shù)目及 該些與非口串行存儲單元疊層的數(shù)目實(shí)質(zhì)上為一對一的對應(yīng)，使得獨(dú)立柵極的接點(diǎn)上的間 隔（pitch)需求是相當(dāng)嚴(yán)格的。
[0006] 另一種方法為一種「扭轉(zhuǎn)」選擇結(jié)構(gòu)配置，于其中鄰近的選擇結(jié)構(gòu)是沿著該些與非 口串行存儲單元疊層的長度方向而交錯(cuò)于疊層的同一端。雖然該種配置對于「扭轉(zhuǎn)」選擇 結(jié)構(gòu)的接點(diǎn)具有相對放寬的間隔需求，但沿著該些與非口串行存儲單元疊層的長度方向的 交錯(cuò)（staggering)需要更多空間。
[0007] 理想上是可提供一種H維集成電路存儲器的結(jié)構(gòu)，具有較高陣列效率W及改善與 非口串行疊層的導(dǎo)通/不導(dǎo)通特征。

【發(fā)明內(nèi)容】

[0008] 本發(fā)明的一個(gè)實(shí)施樣態(tài)為一種具有一存儲器陣列的集成電路，包括：具有此存儲 器陣列的多個(gè)有源條疊層的多個(gè)存儲單元、多個(gè)有源條疊層選擇結(jié)構(gòu)W及控制電路。
[0009] 有源條疊層具有第一端與第二端。一第一焊墊是與一個(gè)或多個(gè)的有源條疊層的第 一端接觸。一第二焊墊是與一個(gè)或多個(gè)的有源條疊層的第二端接觸。
[0010] 有源條疊層選擇結(jié)構(gòu)是于第一端與第二端之間的位置電性禪接至有源條疊層。
[0011] 控制電路被禪接至第一焊墊及第二焊墊。控制電路是通過施加一第一組讀取電壓 至第一焊墊及第二焊墊，而響應(yīng)于接收一第一命令W讀取存儲器陣列上的一第一組存儲單 元，W使第一焊墊具有一比第二焊墊更高的電壓?？刂齐娐肥峭ㄟ^施加一第二組讀取電壓 至第一焊墊及第二焊墊，而響應(yīng)于接收一第二命令W讀取存儲器陣列上的一第二組存儲單 元，W使第二焊墊具有一比第一焊墊更高的電壓。因此，第一焊墊或第二焊墊是否具有較高 的讀取電壓，系取決于接受讀取的存儲單元是否位在第一組或第二組存儲單元中。
[0012] 在本發(fā)明的一個(gè)實(shí)施例中，第一組電壓包括一施加至第一焊墊的位線電壓，W及 一施加至第二焊墊的源極線電壓。第二組電壓包括施加至第二焊墊的位線電壓，W及施加 至第一焊墊的源極線電壓。因此，依據(jù)接受讀取的存儲單元是否位在第一組或第二組存儲 單元中，源極線電壓與位線電壓是被施加至不同的焊墊。
[0013] 在本發(fā)明的一個(gè)實(shí)施例中，該些有源條疊層選擇結(jié)構(gòu)包括；一第一組有源條疊層 選擇結(jié)構(gòu)，位在多條字線的一第一側(cè)；W及一第二組有源條疊層選擇結(jié)構(gòu)，位在多條字線的 一第二側(cè)。有源條疊層選擇結(jié)構(gòu)選擇特定幾個(gè)有源條疊層W供例如讀取、擦除及編程的操 作用。
[0014] 在本發(fā)明的一個(gè)實(shí)施例中，第一組電壓包括一施加至第一組有源條疊層選擇結(jié)構(gòu) 的至少一者的串行選擇線電壓，W及一施加至第二組有源條疊層選擇結(jié)構(gòu)的至少一者的接 地選擇線電壓，且第二組電壓包括施加至第二組有源條疊層選擇結(jié)構(gòu)的至少一者的串行選 擇線電壓，W及施加至第一組有源條疊層選擇結(jié)構(gòu)的至少一者的接地選擇線電壓。因此，依 據(jù)接受讀取的存儲單元是否位在第一組或第二組存儲單元中，串行選擇線電壓及接地選擇 線電壓系被施加至不同的有源條疊層選擇結(jié)構(gòu)。
[0015] 本發(fā)明的一個(gè)實(shí)施例包括；一第一多條金屬線，用于將（i)多個(gè)串行選擇線信號 及（ii)多個(gè)接地選擇線信號的其中一個(gè)傳送至第一組有源條疊層選擇結(jié)構(gòu)；W及一第二 多條金屬線，用于將（i)多個(gè)串行選擇線信號及（ii)多個(gè)接地選擇線信號的另一個(gè)傳送至 第二組有源條疊層選擇結(jié)構(gòu)。第一多條金屬線及第二多條金屬線系位于同一金屬層。
[0016] 在本發(fā)明的一個(gè)實(shí)施例中，多個(gè)有源條疊層包括彼此交插的一第一組有源條疊層 及一第二組有源條疊層。第一組有源條疊層被電性禪接至第一焊墊并與第二焊墊電性解 禪。第二組有源條疊層被電性禪接至第二焊墊并與第一焊墊電性解禪。
[0017] 本發(fā)明的另一種實(shí)施樣態(tài)為一種具有一存儲器陣列的集成電路，包括：具有此存 儲器陣列的多個(gè)有源條疊層的多個(gè)存儲單元，W及多個(gè)有源條疊層選擇結(jié)構(gòu)。
[0018] 有源條疊層選擇結(jié)構(gòu)是于第一端與第二端之間的位置電性禪接至有源條疊層。有 源條疊層選擇結(jié)構(gòu)選擇特定幾個(gè)有源條疊層W供例如讀取、擦除及編程的操作用。有源條 疊層選擇結(jié)構(gòu)為雙重柵極結(jié)構(gòu)，并包括位在多條字線的一第一側(cè)的一第一組有源條疊層選 擇結(jié)構(gòu)，W及位在多條字線的一第二側(cè)的一第二組有源條疊層選擇結(jié)構(gòu)。
[0019] 多個(gè)有源條疊層的每個(gè)有源條疊層具有；（i) 一第一有源條疊層選擇結(jié)構(gòu)，來自 第一組有源條疊層選擇結(jié)構(gòu)，用于作為多條字線的第一側(cè)的該每個(gè)有源條疊層上的第一與 第二側(cè)柵極；及（ii) 一第二有源條疊層選擇結(jié)構(gòu)及一第H有源條疊層選擇結(jié)構(gòu)，來自第二 組有源條疊層選擇結(jié)構(gòu)，分別用于作為多條字線的第二側(cè)的該每個(gè)有源條疊層上的第H及 第四側(cè)柵極。
[0020] 在本發(fā)明的某些實(shí)施例中，鄰近的有源條疊層具有相反走向。鄰近的有源條疊層 的一第一個(gè)，是朝一從第一端至第二端的方向具有單一疊層選擇結(jié)構(gòu)至多個(gè)疊層選擇結(jié)構(gòu) 走向（orientation)。鄰近的有源條疊層的一第二個(gè)，是朝從多個(gè)有源條疊層的第一端至第 二端的方向具有一種多個(gè)疊層選擇結(jié)構(gòu)至單一疊層選擇結(jié)構(gòu)走向。
[0021] 在本發(fā)明的一個(gè)實(shí)施例中，鄰近的有源條疊層的第一個(gè)具有單一疊層選擇結(jié)構(gòu)至 多個(gè)疊層選擇結(jié)構(gòu)走向。多個(gè)有源條疊層選擇結(jié)構(gòu)將多個(gè)獨(dú)立控制電壓施加至多條字線的 一第二側(cè)的鄰近的有源條疊層的第一個(gè)。鄰近的有源條疊層的第二個(gè)具有多個(gè)疊層選擇結(jié) 構(gòu)至單一疊層選擇結(jié)構(gòu)走向。多個(gè)有源條疊層選擇結(jié)構(gòu)將多個(gè)獨(dú)立控制電壓施加至多條字 線的一第一側(cè)的鄰近的有源條疊層的第二個(gè)。
[0022] 在本發(fā)明的一個(gè)實(shí)施例中，鄰近的有源條疊層的第一個(gè)具有單一疊層選擇結(jié)構(gòu)至 多個(gè)疊層選擇結(jié)構(gòu)走向。多個(gè)有源條疊層選擇結(jié)構(gòu)只將一個(gè)獨(dú)立控制電壓施加至多條字線 的一第一側(cè)的鄰近的有源條疊層的第一個(gè)。鄰近的有源條疊層的第二個(gè)具有一種多個(gè)疊層 選擇結(jié)構(gòu)至單一疊層選擇結(jié)構(gòu)走向，W使多個(gè)有源條疊層選擇結(jié)構(gòu)只將一個(gè)獨(dú)立控制電壓 施加至多條字線的一第二側(cè)的鄰近的有源條疊層的第二個(gè)。
[0023]在本發(fā)明的一個(gè)實(shí)施例中，鄰近的有源條疊層的第一個(gè)具有單一疊層選擇結(jié)構(gòu)至 多個(gè)疊層選擇結(jié)構(gòu)走向，W使該多個(gè)有源條疊層選擇結(jié)構(gòu)之只有一第一疊層選擇結(jié)構(gòu)，被 電性禪接至多條字線的一第一側(cè)的鄰近的有源條疊層的第一個(gè)，且使該多個(gè)有源條疊層選 擇結(jié)構(gòu)之一第一組多個(gè)疊層選擇結(jié)構(gòu)，被電性禪接至多條字線的一第二側(cè)的鄰近的有源條 疊層的第一個(gè)。鄰近的有源條疊層的第二個(gè)具有一種多個(gè)疊層選擇結(jié)構(gòu)至單一疊層選擇結(jié) 構(gòu)走向，W使該多個(gè)有源條疊層選擇結(jié)構(gòu)之一第二組多個(gè)疊層選擇結(jié)構(gòu)，被電性禪接至多 條字線的一第一側(cè)的鄰近的有源條疊層的第二個(gè)，且使該多個(gè)有源條疊層選擇結(jié)構(gòu)的只有 一第二疊層選擇結(jié)構(gòu)，被電性禪接至多條字線的一第二側(cè)的鄰近的有源條疊層的第二個(gè)。
[0024]在本發(fā)明的一個(gè)實(shí)施例中，多個(gè)有源條疊層沿著有源條疊層的長度方向，具有位 于反側(cè)的第一表面與第二表面。多個(gè)獨(dú)立控制電壓是被施加至多條字線的一第二側(cè)的鄰近 的有源條疊層的第一個(gè)。多個(gè)獨(dú)立控制電壓包括；一第一獨(dú)立控制電壓，禪接至鄰近的有源 條疊層的第一個(gè)的第一表面而非第二表面；W及一第二獨(dú)立控制電壓，禪接至鄰近的有源 條疊層的第一個(gè)的第二表面而非第一表面。在另一實(shí)施例中，多個(gè)獨(dú)立控制電壓系被施加 至多條字線的一第一側(cè)的鄰近的有源條疊層的第二個(gè)。多個(gè)獨(dú)立控制電壓包括：一第H獨(dú) 立控制電壓，禪接至鄰近的有源條疊層的第二個(gè)的第一表面而非第二表面；W及一第四獨(dú) 立控制電壓，禪接至鄰近的有源條疊層的第二個(gè)的第二表面而非第一表面。
[0025]本發(fā)明的又另一實(shí)施樣態(tài)為一種具有一存儲器陣列的集成電路，包括：具有此存 儲器陣列的多個(gè)有源條疊層的多個(gè)存儲單元W及多個(gè)有源條疊層選擇結(jié)構(gòu)。
[0026]有源條疊層具有第一端與第二端。
[0027]有源條疊層選擇結(jié)構(gòu)是于第一端與第二端之間的位置電性禪接至有源條疊層。有 源條疊層選擇結(jié)構(gòu)選擇特定幾個(gè)有源條疊層W供例如讀取、擦除及編程的操作用。
[0028]有源條疊層選擇結(jié)構(gòu)系被安置W包圍多個(gè)有源條疊層的交替端。利用鄰近的有源 條疊層，（i)鄰近的有源條疊層的一第一個(gè)具有一第一有源條疊層選擇結(jié)構(gòu)，被安置W包圍 多條字線的一第一側(cè)的鄰近的有源條疊層的第一個(gè)，及（ii) 一鄰近的有源條疊層的第二 個(gè)具有一第二有源條疊層選擇結(jié)構(gòu)，被安置W包圍多條字線的一第二側(cè)的鄰近的有源條疊 層的第二個(gè)。
[0029] 在本發(fā)明的一個(gè)實(shí)施例中，鄰近的有源條疊層的第一個(gè)的第一端，經(jīng)由第一有源 條疊層選擇結(jié)構(gòu)接收來自多個(gè)有源條疊層選擇結(jié)構(gòu)的一第一獨(dú)立控制電壓。第一有源條 疊層選擇結(jié)構(gòu)將多條字線的一第二側(cè)的第一獨(dú)立控制電壓提供給與鄰近的有源條疊層的 第一個(gè)的任一側(cè)鄰接的多個(gè)有源條疊層的有源條疊層。鄰近的有源條疊層的第二個(gè)的第二 端經(jīng)由第二有源條疊層選擇結(jié)構(gòu)，接收來自多個(gè)有源條疊層選擇結(jié)構(gòu)的一第二獨(dú)立控制電 壓。第二有源條疊層選擇結(jié)構(gòu)將多條字線的一第一側(cè)的第二獨(dú)立控制電壓，提供給與鄰近 的有源條疊層的第二個(gè)的任一側(cè)鄰接的多個(gè)有源條疊層的有源條疊層。
[0030] 本發(fā)明的一更進(jìn)一步的實(shí)施樣態(tài)為一種具有一存儲器陣列的集成電路，包括：具 有此存儲器陣列的多個(gè)有源條疊層的多個(gè)存儲單元W及多個(gè)有源條疊層選擇結(jié)構(gòu)。
[0031] 有源條疊層具有一疊層寬度，W及第一端與第二端。鄰近幾個(gè)有源條疊層是被安 置分隔了一段間隙寬度。
[0032] 有源條疊層選擇結(jié)構(gòu)是于第一端與第二端之間的位置，電性禪接至有源條疊層。 有源條疊層選擇結(jié)構(gòu)選擇特