在存儲器系統(tǒng)中并行地使用具有nmos通過門和pmos通過門兩者的sram單元的制作方法【專利說明】在存儲器系統(tǒng)中并行地使用具有NMOS通過門和PMOS通過門兩者的SRAM單元[0001]相關(guān)串請的交叉引用[0002]本申請要求2013年10月30日提交的美國實用申請第14/066，796號的優(yōu)先權(quán)以及2012年11月12日提交的美國臨時申請第61/725，163號的權(quán)益。上面參考的申請的全部公開以引用的方式并入本文。[0003]本申請涉及2013年10月30提交(代理人案號MP5020)的名稱為“SRAMCellsSuitableforFinField-EffectTransistor(FinFET)Process”的美國申請第14/066，817號。上述參考的全部公開以引用的方式并入本文。
技術(shù)領(lǐng)域：
[0004]本公開涉及存儲器系統(tǒng)，并且具體地涉及包括使用PMOS通過門(passgate)和NMOS通過門兩者的靜態(tài)隨機存取存儲器(SRAM)單元的存儲器系統(tǒng)?！?br>背景技術(shù)：
】[0005]此處提供的背景說明是為了總體上介紹本公開的背景。在背景部分描述的范圍內(nèi)的當前署名的發(fā)明人的工作、以及本說明中可能不足以作為申請時的現(xiàn)有技術(shù)的各個方面，既不明顯地也非隱含地被承認為與本公開相抵觸的現(xiàn)有技術(shù)。[0006]現(xiàn)在參考圖1，靜態(tài)隨機存取存儲器(SRAM)單元10示出為包括布置為通過門的NMOS晶體管14和18。晶體管對22和24中的每一個都包括具有連接至Vdd的第一端子的PMOS晶體管和具有連接至Vss的第二端子的NMOS晶體管。晶體管14和18包括連接至字線(WL)40的柵極和分別連接在晶體管對22和24與位線BL42和BLB44之間的第一和第二端子。[0007]如果字線沒有被斷言(assert)，那么晶體管14和18使SRAM單元10與位線BL42和BLB44斷開連接。[0008]通過對位線BL42和BLB44進行預充電、并且然后斷言字線WL40，來開始讀出周期，這使能了晶體管14和18兩者。然后，通過將BL或者BLB保持在其預充電值、并且使BLB或者BL放電，向位線傳輸由晶體管對22和24儲存的值。感測放大器(未示出)感測BL或者BLB是否具有更高的電壓以確定儲存了I或者O。[0009]在寫入周期期間，將待寫入的值應用于位線BL42和BLB44。當寫入O時，通過將BL或者BLB設置為I并且將BLB或者BL設置為0，來將O應用于位線。這與將復位脈沖應用于SR鎖存器相似，其使觸發(fā)器改變狀態(tài)。通過使位線BL42和BLB44的值反轉(zhuǎn)，來寫入1然后斷言字線40，并且鎖存待儲存的值。[0010]SRAM設計將NMOS晶體管用于通過門，這是因為對于給定的尺寸，NMOS晶體管具有比PMOS晶體管更高的驅(qū)動強度(Idsat)。相較于使用PMOS通過門的SRAM單元，更高的驅(qū)動強度向SRAM單元提供了更高的讀出性能、更小的面積和減少的功耗。[0011]圖2示出了包括連接在一起的SRAM單元102-1、102-2、…、102-T(統(tǒng)稱為SRAM單元102)的字線段(segment)100的一個示例，其中T是大于I的整數(shù)。字線段100還包括:包括兩個反相器108和110的緩沖器106。每個SRAM單元102都將NMOS晶體管用作通過門，如上面描述的。[0012]圖3示出了包括連接在一起的字線段100-1、100-2.....100-R(統(tǒng)稱為字線段100)的存儲器行118，其中R是大于I的整數(shù)。字線解碼器/驅(qū)動器120生成控制信號以驅(qū)動字線段100。在圖3中的示例中，R=4，以及存在與存儲器行118相關(guān)聯(lián)的總計2X4=8個反相器?！?br/>發(fā)明內(nèi)容】[0013]存儲器系統(tǒng)包括第一存儲器單元和第二存儲器單元。每個第一存儲器單元都包括:包括NMOS晶體管的第一和第二通過門。每個第二存儲器單元都包括:包括PMOS晶體管的第一和第二通過門。第一存儲器單元由電壓供應的一個極預充電。第二存儲器單元由該電壓供應的相反極預充電。[0014]在其他特征中，第一預充電電路連接至電壓供應的一個極并且連接至第一存儲器單元。第二預充電電路連接至電壓供應的相反極并且連接至第二存儲器單元。[0015]在其他特征中，該存儲器包括第一字線段和第二字線段。每個第一字線段都包括多個第一存儲器單元。每個第二字線段都包括多個第二存儲器單元。該第一字線段中的第一字線段布置在該第二字線段中的第二字線段之間。[0016]在其他特征中，第一存儲器單元和第二存儲器單元包括靜態(tài)隨機存取存儲器(SRAM)單元。[0017]在其他特征中，每個第一字線段都包括:包括單個反相器的緩沖器，以及每個第二字線段都包括:包括單個反相器的緩沖器。[0018]在其他特征中，在第一字線段中的第一存儲器單元的第一位線通過電壓供應的一個極而選擇性地預充電。在第二字線段中的第二存儲器單元的第二位線通過電壓供應的相反極而選擇性地預充電。[0019]存儲器陣列包括:包括多個第一字線段的第一陣列。多個第一字線段中的每一個都包括多個第一存儲器單元。多個第一存儲器單元中的每一個都包括:包括NMOS晶體管的第一和第二通過門。第二陣列包括多個第二字線段。多個第二字線段中的每一個都包括多個第二存儲器單元。多個第二存儲器單元中的每一個都包括:包括PMOS晶體管的第一和第二通過門。字線解碼器/驅(qū)動器連接至多個第一字線段的第一字線和多個第一字線段的第二字線。[0020]由詳細說明、權(quán)利要求書和附圖，本公開的另外的適用領(lǐng)域?qū)⒆兊蔑@而易見。詳細說明和特定示例意在僅僅出于圖示之目的，并不意在限制本公開的范圍?！靖綀D說明】[0021]圖1是根據(jù)現(xiàn)有技術(shù)的使用NMOS晶體管的SRAM單元的一個示例的電氣原理圖。[0022]圖2是根據(jù)現(xiàn)有技術(shù)的字線段的電氣原理和功能性框圖，該字線段包括多個反相器和將NMOS晶體管用作通過門的多個SRAM單元。[0023]圖3是根據(jù)現(xiàn)有技術(shù)的存儲器的電氣原理和功能性框圖，該存儲器包括將NMOS晶體管用作通過門的多個字線段和字線解碼器/驅(qū)動器。[0024]圖4A是將PMOS晶體管用作通過門的SRAM的一個示例的電氣原理圖。[0025]圖4B是將PMOS晶體管用作通過門的存儲器單元諸如DRAM、RRAM等的一個示例的電氣原理圖。[0026]圖5是根據(jù)本公開的字線段的電氣原理和功能性框圖，該字線段包括單個反相器和將NMOS晶體管用作通過門的多個SRAM單元。[0027]圖6是根據(jù)本公開的字線段的電氣原理和功能性框圖，該字線段包括單個反相器和將PMOS晶體管用作通過門的多個SRAM單元。[0028]圖7是根據(jù)本公開的字線解碼器/驅(qū)動器和將NMOS和PMOS晶體管用作通過門的多個字線段的電氣原理和功能性框圖。[0029]圖8至圖1lB是存儲器系統(tǒng)的電氣原理和功能性框圖，該存儲器系統(tǒng)包括NMOSSRAM單元部分、PMOSSRAM單元部分、PMOSSRAM單元陣列和/或者NMOSSRAM單元陣列的各個組合。[0030]圖12是一種系統(tǒng)的功能性框圖，該系統(tǒng)包括:包括具有NMOS通過門的第一存儲器單元的第一1C、包括具有PMOS通過門的第二存儲器單元的第二1C、和連接至第一和第二IC的電源供應。[0031]圖13是一種系統(tǒng)的功能性框圖，該系統(tǒng)包括:包括具有NMOS通過門的第一存儲器單元的第一S0C、包括具有PMOS通過門的第二存儲器單元的第二S0C、和連接至第一和第二存儲器SOC的電源供應。[0032]圖14是圖示了根據(jù)本公開的用于操作包括存儲器的系統(tǒng)的方法的一個示例的流程圖。[0033]在附圖中，附圖標記可以重復用于表示相似和/或相同的元件?！揪唧w實施方式】[0034]雖然前述說明涉及SRAM單元，但是本公開適用于任何存儲器元件。附加的示例包括，但不限于，電阻式隨機存取存儲器(RRAM)、動態(tài)隨機存取存儲器(DRAM)、和其他存儲器元件。[0035]SRAM單元通常將NMOS晶體管用于通過門，因為對于給定的尺寸，NMOS晶體管通常具有比PMOS晶體管高得多的驅(qū)動強度(strength)(Idsat)用于處理，其中特征的尺寸設計為大于或者等于20nm。相較于使用PMOS通過門的SRAM單元，針對使用NMOS通過門的SRAM單元，更高的驅(qū)動強度向轉(zhuǎn)化為更高的讀出性能、更小的面積和減少的功耗。然而，隨著特征尺寸變得更小(例如，小于20nm)，NMOS與PMOS1—之比接近I。從而，SRAM單元可以將PMOS晶體管用于通過門。[0036]現(xiàn)在參考圖4A，SRAM單元150示出為包括操作作為通過門的PMOS晶體管154和158。晶體管對162和164包括連接至Vdd的PMOS晶體管和連接至V^的NMOS晶體管。晶體管164和168具有連接至字線(WL)180的柵極和分別連接在晶體管對162和164與位線BL182和BLB184之間的第一和第二端子。[0037]本公開涉當前第1頁1 2 3