專利名稱：啟動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種內(nèi)置在主電路如帶隙基準電壓電路中的啟動電路，在啟動時和異常操作期間工作，用于有效地啟動和重新啟動主電路。
背景技術(shù)：
直到現(xiàn)在，除非在啟動電路時將特定信號施加于運算放大器的反饋回路否則不能正常啟動其操作的電路，如采用運算放大器反饋的帶隙基準電壓電路需要能夠可靠啟動主電路的具有簡化電路結(jié)構(gòu)的啟動電路。


圖1示出這類啟動電路的典型電路。圖2示出由圖1所示作為典型的啟動電路啟動的主電路的帶隙基準電壓電路的一個例子。
傳統(tǒng)啟動電路10u由反相器INV1、INV2，與非門NA1，延遲電路D101和pMOS晶體管PT2、PT3構(gòu)成。反相器INV1、INV2和延遲電路D101的輸入側(cè)連接到節(jié)點ND2，而反相器INV1的輸出側(cè)節(jié)點ND5連接到pMOS晶體管PT3的柵極。反相器INV2的輸出側(cè)節(jié)點ND4和延遲電路D101的輸出側(cè)節(jié)點ND7連接到與非門NA1的輸入側(cè)。與非門NA1的輸出側(cè)節(jié)點ND6連接到pMOS晶體管PT2的柵極。pMOS晶體管PT2、PT3的漏極分別作為輸出端OUT1和信號端SN1連接到端點Tn2和端點Tn3。端點Tn2和Tn3分別連接到作為下面將要說明的帶隙基準電壓電路20u的電壓監(jiān)測點的節(jié)點n2和作為晶體管T101、T102和T103的公共柵極的節(jié)點n3。
參照圖2，帶隙基準電壓電路20u由運算放大器OPA1，pMOS晶體管T101、T102和T103和以二極管結(jié)構(gòu)連接的npn晶體管B101、B102和B103構(gòu)成。晶體管T101、電阻器R101和以二極管結(jié)構(gòu)連接的晶體管B101串聯(lián)在電源電壓Vcc的電源線和基準電壓的電源線之間，其中基準電壓為地電位GND，而晶體管T102和以二極管結(jié)構(gòu)連接的晶體管B102串聯(lián)在電源電壓Vcc的電源線和地電位GND之間。晶體管T103、電阻器R102和晶體管B103串聯(lián)在電源電壓Vcc的電源線和地電位GND之間。
晶體管T101、T102和T103的柵極都連接到運算放大器OPA1的輸出端n3。
運算放大器OPA1的非反相輸入端(+)連接到節(jié)點n1，而其反相輸入端(-)連接到節(jié)點n2，其中，節(jié)點n1是晶體管T101和電阻器R101之間的連接點，并且節(jié)點n2是晶體管T102和晶體管B102之間的連接點。運算放大器OPA1的輸出信號連接到晶體管T101、T102和T103的柵極。因此，反饋回路由運算放大器OPA1形成，并且通過該反饋回路，控制晶體管T101、T102和T103的電流I1、I2和I3，從而節(jié)點n1和n2的電壓在常規(guī)操作期間彼此相等，這樣，在輸出端TOUT輸出與電源電壓Vcc和溫度沒有相依關(guān)系的穩(wěn)定電壓VOUT。
前面所述的是帶隙基準電壓電路20u執(zhí)行常規(guī)操作時的操作。然而，單獨采用帶隙基準電壓電路20u，也就是，采用不帶啟動電路10u的帶隙基準電壓電路，存在這樣的情況由于啟動時的電壓上升變化，節(jié)點n1的電壓Vn1高于節(jié)點n2的電壓Vn2，即Vn1＞Vn2。在這種情況下，輸入到非反相輸入端(+)的信號電壓高于輸入到反相輸入端(-)的信號電壓，從而運算放大器繼續(xù)輸出高電平信號，因此晶體管T101、T102和T103繼續(xù)關(guān)斷。在這種狀態(tài)下，帶隙基準電壓電路20u不能正常操作。
因此，通過啟動電路10u強制性地使節(jié)點n2的電壓Vn2高于節(jié)點n1的電壓Vn1，以設(shè)置帶隙基準電壓電路20u的正常操作狀態(tài)，其中期間晶體管T101、T102和T103處于關(guān)斷狀態(tài)。當帶隙基準電壓電路20u處于正常操作狀態(tài)時，晶體管T101、T102和T103退出關(guān)斷狀態(tài)。
在圖1所示的啟動電路10u中，在待機狀態(tài)(操作停止)下處于高電平且在供電狀態(tài)下處于低電平的待機信號STB輸入到啟動電路10u的輸入端IN1。當待機信號STB處于高電平時，反相器INV2的輸出端ND4處于低電平，而延遲電路D101的輸出端ND7在穩(wěn)定操作狀態(tài)下處于高電平。因此，與非門NA1的輸出側(cè)節(jié)點ND6的電壓處于高電平。pMOS晶體管PT2因而關(guān)斷，同時pMOS晶體管PT2的漏極-源極電流路徑處于高阻抗狀態(tài)。同時，待機信號STB處于高電平，從而反相器INV1的輸出側(cè)節(jié)點ND5處于低電平，pMOS晶體管PT3處于導(dǎo)通狀態(tài)。因此，信號端SN1處于高電平。帶隙基準電壓電路20u的晶體管T101、T102和T103關(guān)斷，從而將電流提供給晶體管T103的源極，然而，在輸出端TOUT不輸出恒定電壓。
當輸入到輸入端IN1的信號電壓從高電平變至低電平時，反相器INV1的輸出側(cè)節(jié)點ND5變到高電平以關(guān)斷pMOS晶體管PT3，從而帶隙基準電壓電路20u的節(jié)點n3的電位是運算放大器OPA1的輸出電壓。另一方面，反相器INV2的輸出側(cè)節(jié)點ND4變到高電平，而延遲電路D101的輸出側(cè)節(jié)點ND7在延遲時間Δtd內(nèi)變到高電平。從而，與非門NA1的輸出側(cè)節(jié)點ND6的電位變到低電平。因此，pMOS晶體管PT2導(dǎo)通，從而端點OUT1變到高電平。這就強制性地將節(jié)點n2的電位拉高到接近Vcc電平。由于施加于運算放大器OPA1的反相輸入端(-)的電壓變到低電平，因此運算放大器OPA1的輸出側(cè)節(jié)點n3變到低電平，從而導(dǎo)通三個晶體管T101、T102和T103。在延遲時間Δtd之后，延遲電路D101的輸出變到低電平，從而與非門NA1的輸出節(jié)點ND6處于高電平，因此pMOS晶體管PT2的柵極處于高電平。這就關(guān)斷pMOS晶體管PT2以將啟動電路與帶隙基準電壓電路20u隔離，從而允許帶隙基準電壓電路20u單獨啟動操作。
通過上述控制，其中晶體管PT3在啟動電路之后通過啟動電路10u關(guān)斷并且晶體管PT2在特定預(yù)設(shè)時間內(nèi)導(dǎo)通然后關(guān)斷的，上述傳統(tǒng)帶隙基準電壓電路20u在電路操作停止期間可以正常啟動而與節(jié)點n1和n2的電壓無關(guān)。需要注意的是，如果晶體管PT2繼續(xù)導(dǎo)通，由運算放大器OPA1構(gòu)成的反饋回路不能正常操作，從而運算放大器OPA1不能控制晶體管T101、T102和T103。因此，產(chǎn)生控制信號S1，按延遲電路D101的延遲時間控制晶體管PT2的導(dǎo)通時間。
在圖1所示的傳統(tǒng)啟動電路10u中，信號S1的信號電平轉(zhuǎn)換不是在確認帶隙基準電壓電路20u的操作狀態(tài)之后執(zhí)行的，而是根據(jù)經(jīng)驗設(shè)置延遲時間，因此，轉(zhuǎn)換時間不一定設(shè)為最優(yōu)值。如果該轉(zhuǎn)換時間太長，帶隙基準電壓電路20u的啟動時間比所需時間長，從而惡化啟動特性。相反，如果轉(zhuǎn)換時間太短，則啟動電路10u在節(jié)點n2的電壓Vn2變得足夠高之前停止，從而存在帶隙基準電壓電路20u不能正常啟動的可能性。該啟動電路10u并不完全令人滿意，因為它需要精心的設(shè)計同時易于受到制造容限變化和電路操作條件變化的影響。
為克服圖1的啟動電路10u的固有問題，本受讓人已提出一種啟動電路，其中，啟動電路在確認帶隙基準電壓電路工作穩(wěn)定之后與帶隙基準電壓電路隔離，而不依賴于延遲時間，該電路公開于日本公開專利公報2000-267749。在該公開專利公報中公開的啟動電路如圖3所示。
圖3所示的啟動電路10v由pMOS晶體管PT1、PT2、PT3，nMOS晶體管NT1，反相器INV1、INV2和與非門NA1構(gòu)成。
pMOS晶體管PT1和nMOS晶體管NT1串聯(lián)在電源電壓Vcc的電源線和地電位GND之間。晶體管PT1的柵極連接到信號端SN1，而晶體管NT1的柵極連接到輸入端IN1。晶體管PT1和NT1的漏極的連接點連接到節(jié)點ND1。反相器INV1的輸入端連接到節(jié)點ND2，而反相器INV2的輸入端連接到節(jié)點ND1。與非門NA1的兩個輸入端連接到反相器INV1和INV2的輸出端。晶體管PT2的柵極連接到與非門NA1的輸出端，而其源極和漏極分別連接到電源電壓Vcc的電源線和輸出端OUT1。晶體管PT3的柵極連接到反相器INV1的輸出端，而其源極和漏極分別連接到電源電壓Vcc的電源線和信號端SN1。如同圖1所示的啟動電路10u，輸出端OUT1連接到主電路中的例如圖2的帶隙基準電壓電路20u中的操作節(jié)點n2，該節(jié)點需要瞬時增壓以進行啟動，而信號端SN1連接到操作節(jié)點n3，該節(jié)點在操作停止期間固定為電源電壓Vcc的電壓，并且需要在啟動操作時從電源電壓Vcc降至足以導(dǎo)通pMOS晶體管T101、T102和T103的電壓。
圖4是示出圖3所示的啟動電路10v的啟動操作的時序圖?，F(xiàn)在參照圖4和3以及代表主電路的圖2所示的帶隙基準電壓電路20u，對圖3所示的啟動電路10v的操作進行說明。
參照圖4A，在待機(操作停止)期間處于高電平且在從時間t0開始的啟動操作時變至低電平的待機信號STB施加于啟動電路10v的輸入端IN1。
在待機狀態(tài)下，輸入端IN1的節(jié)點ND2的電位處于高電平，從而反相器INV1的輸出側(cè)節(jié)點ND5處于低電平。由于晶體管NT1導(dǎo)通，因此節(jié)點ND1處于低電平，如地電位GND的電平。由于根據(jù)反相器INV1和INV2的輸出信號，與非門NA1的輸出端保持在高電平，因此晶體管PT2處于關(guān)斷狀態(tài)。另一方面，由于晶體管PT3的柵極處于低電平，因此晶體管PT3導(dǎo)通，從而信號端SN1保持在高電平，例如接近電源電壓Vcc。
如果待機信號STB如圖4A所示，在時間t0從高電平變至低電平，反相器INV1的輸出側(cè)節(jié)點ND5的電位如圖4B所示，從待機信號STB的衰減開始以輕微的時間滯后(在時間t1)從低電平變至高電平，。這就關(guān)斷晶體管PT3。然而，只要沒有在信號端SN1提供任何新信號，信號端SN1就保持在高電平。
當待機信號STB處于低電平時，晶體管NT1從導(dǎo)通狀態(tài)變至關(guān)斷狀態(tài)。然而，由于信號端SN1保持在高電平，因此晶體管PT1同時關(guān)斷，從而節(jié)點ND1處于高阻抗狀態(tài)。因此，節(jié)點ND1的電壓沒有變化且保持在低電平，如圖4C所示。
由于此時與非門NA1的兩個輸入端均處于高電平，因此與非門NA1的輸出側(cè)節(jié)點ND6保持在低電平，如圖4E所示。這就導(dǎo)通晶體管PT2，從而將啟動電流IST提供給輸出端OUT1。響應(yīng)從輸出端OUT1提供的電流IST，例如，圖2所示的帶隙基準電壓電路20u開始其操作。圖4G示出相對于節(jié)點n1的電壓Vn1和節(jié)點n2的電壓Vn2的運算放大器OPA1的輸出電壓，即節(jié)點n3的電壓。當節(jié)點n2的電壓Vn2上升時，節(jié)點n3的電壓，即信號端SN1的電壓開始降低，如圖4G所示。與之相伴，pMOS晶體管PT1的源極-漏極電阻開始下降，從而從時間點t2開始節(jié)點ND1的電位增高，如圖4C所示。
當節(jié)點ND1的電壓超過反相器INV2的邏輯閾值V1時，反相器INV2的輸出端的電壓在時間點t3從高電平變至低電平，如圖4D所示。然后，在相對于時間點t3略微延遲的時間點t4，與非門NA1的輸出端的電位從低電平變至高電平，如圖4E所示。這就關(guān)斷pMOS晶體管PT2，從而降低帶隙基準電壓電路20u的節(jié)點n2的電位Vn2，如圖4F所示。在運算放大器OPA1的反相輸入端的電位Vn2與其非反相輸入端的電位Vn1處于相同電平的時間點(時間點t5)，恢復(fù)通過運算放大器OPA1的操作產(chǎn)生基準電壓的常規(guī)操作(參見圖4G和4H)。
因此，采用圖3所示的啟動電路10v，啟動電路10v的操作在確認帶隙基準電壓電路20u的電壓監(jiān)測點的電壓具有預(yù)設(shè)值之后結(jié)束，從而實現(xiàn)可靠的啟動操作。
同時，采用圖3所示的啟動電路10v，通過在啟動操作的時候?qū)⒃陔娐凡僮魍Ｖ蛊陂g處于高電平且在啟動電路操作時處于低電平的待機信號STB施加于啟動電路10v，實現(xiàn)上述啟動操作。
然而，在主電路如帶隙基準電壓電路中，可能出現(xiàn)在加電時沒有啟動常規(guī)操作或者主電路的操作在其常規(guī)操作期間由于某種原因而停止這一現(xiàn)象。
圖5是示出該操作狀態(tài)的時序圖。圖5A示出施加于端點IN1的待機信號STB。待機信號在啟動之后保持在低電平。因此，反相器INV1的輸出側(cè)節(jié)點ND5的電位處于高電平。因為nMOS晶體管NT1關(guān)斷從而源極-漏極電流路徑的阻抗高，所以nMOS晶體管NT1的輸出側(cè)節(jié)點ND1的電位處于高電平，如圖5C所示。因此，反相器INV2的輸出側(cè)節(jié)點ND4處于低電平，如圖5D所示，而與非門NA1的輸出側(cè)節(jié)點ND6處于高電平，如圖5E所示。在這種狀態(tài)下，pMOS晶體管PT2和PT3均關(guān)斷，并且圖2所示的帶隙基準電壓電路20u的節(jié)點n1、n2和n3的電位處于常規(guī)狀態(tài)，如圖5F和5G所示，輸出電壓VOUT為預(yù)設(shè)恒定電壓，如圖5H所示。
如果在該正常操作狀態(tài)下，晶體管T101和T102由于某種原因在時間t10操作異常，從而在帶隙基準電壓電路20u的運算放大器OPA1的非反相輸入側(cè)節(jié)點n1的電壓與反相輸入側(cè)節(jié)點n2的電壓之間產(chǎn)生差異，如圖5F所示，節(jié)點n2的電位低于節(jié)點n1，則運算放大器OPA1的偏差電壓放大到作為最大電壓的電源電壓Vcc的附近。晶體管T101到T103因而關(guān)斷，從而不執(zhí)行運算放大器OPA1的反饋，因此輸出電壓VOUT不是恒定電壓，如圖5H所示。
如果帶隙基準電壓電路20u處于該異常狀態(tài)，則啟動電路10v不能對帶隙基準電壓電路20u產(chǎn)生任何作用，因為pMOS晶體管PT2和PT3處于關(guān)斷狀態(tài)。
也就是，當主電路一旦啟動之后陷入異常操作狀態(tài)時，通過待機信號STB僅在啟動時啟動操作的傳統(tǒng)啟動電路再次不能執(zhí)行啟動操作。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種啟動電路，它不僅具有圖3所示的啟動電路保證快速啟動主電路如帶隙基準電壓電路而不依賴于預(yù)設(shè)延遲時間的優(yōu)點，而且即使主電路由于某種原因不能執(zhí)行常規(guī)操作，或者主電路一旦啟動之后停止其操作，也能夠重新啟動主電路。
本發(fā)明提供一種用于主電路的啟動電路，它連接到主電路的預(yù)設(shè)電壓監(jiān)測節(jié)點和預(yù)設(shè)電路啟動節(jié)點，包括啟動信號提供部件，接收在啟動時其電壓以雙電平方式從待機電平變至啟動電平的待機信號，當待機信號處于待機電平時，提供用于停止主電路操作的停止信號，并且當待機信號從待機電平變至啟動電平時，將啟動信號提供給主電路的電路啟動節(jié)點，并且停止提供停止信號；啟動控制部件，用于當待機信號處于啟動電平并且主電路的電壓監(jiān)測節(jié)點的電壓達到預(yù)定值時，停止提供啟動信號；以及重新啟動信號產(chǎn)生部件，用于當待機信號處于啟動電平且主電路的電壓監(jiān)測節(jié)點的電壓從預(yù)設(shè)值變至異常值時，將重新啟動信號提供給主電路的電路啟動節(jié)點。
在本發(fā)明的啟動電路中，如果主電路不能啟動其常規(guī)操作，或者如果一直正常操作的主電路由于某種原因而停止操作，主電路的電壓監(jiān)測節(jié)點的電壓具有異常值。在這種情況下，驅(qū)動重新啟動信號產(chǎn)生部件來將重新啟動信號提供給主電路的電路啟動節(jié)點，以重新啟動主電路。當電壓監(jiān)測節(jié)點的電壓達到預(yù)定值時，重新啟動信號停止，從而主電路處于常規(guī)操作模式。
通過閱讀如圖所示的本發(fā)明實施例，本發(fā)明的其他目的、特性和優(yōu)點將會變得更加清楚。
附圖簡述圖1是示出傳統(tǒng)啟動電路的一個例子的電路圖；圖2是示出帶隙基準電壓電路的一個例子的電路圖；圖3是示出另一傳統(tǒng)啟動電路的一個例子的電路圖；圖4A到4H是示出圖3所示的啟動電路的啟動操作的時序圖；圖5A到5H是示出在停止圖3所示的啟動電路的電路操作之后圖3的啟動電路的各個組成部分的電壓變化的時序圖；圖6是示出本發(fā)明第一實施例的功能方框圖；圖7是示出本發(fā)明第二實施例的電路圖；圖8是示出本發(fā)明第三實施例的電路圖；圖9是示出本發(fā)明第四實施例的比較實施例的電路圖；圖10是示出本發(fā)明第五實施例的電路圖；圖11是示出本發(fā)明第二實施例的啟動電路與帶隙基準電壓電路相結(jié)合的一個實施例的電路圖；圖12A到12G是示出圖11所示的電路在停止操作之后各個組成部分的電壓變化的時序圖。
最佳實施方式參照附圖，對本發(fā)明的優(yōu)選實施例進行詳細的說明。
<第一實施例>
圖6是示出本發(fā)明第一實施例的功能方框圖。本實施例的啟動電路10由啟動信號提供部件11、啟動控制部件12和重新啟動信號產(chǎn)生部件13構(gòu)成。連接到啟動電路10的主電路20包括電壓監(jiān)測節(jié)點21、電路啟動節(jié)點22和輸出端TOUT。
啟動信號提供部件11響應(yīng)在啟動時其電壓在兩個電平即待機電平和啟動電平之間變化的待機信號STB，當待機信號STB處于待機電平時，提供用于停止主電路20的操作的停止信號，并且當待機信號從待機電平變至啟動電平時，將啟動信號提供給主電路20的電路啟動節(jié)點22，以及停止提供停止信號。
如果在待機信號達到啟動電平之后主電路20的電壓監(jiān)測節(jié)點21的電壓達到預(yù)設(shè)值，啟動控制部件12使啟動信號提供部件11停止提供啟動信號。
如果在待機信號達到啟動電平狀態(tài)之后主電路20的電壓監(jiān)測節(jié)點21的電壓從預(yù)設(shè)值變至異常值，重新啟動信號產(chǎn)生部件13通過啟動信號提供部件11將重新啟動信號發(fā)送到主電路20的電路啟動節(jié)點22。
因此，如果在待機信號從待機電平變至啟動電平之后，主電路20尚未啟動常規(guī)操作，或者一直正常操作的主電路20由于某種原因而停止其操作，則主電路20的電壓監(jiān)測節(jié)點21的電壓具有異常值。因此，驅(qū)動重新啟動信號產(chǎn)生部件13以將重新啟動信號發(fā)送到電路啟動節(jié)點22以重新啟動主電路20。當主電路20的電壓監(jiān)測節(jié)點21的電壓達到預(yù)設(shè)值時，重新啟動信號產(chǎn)生部件13對此進行檢測以停止重新啟動信號。然后，主電路20處于正常操作狀態(tài)以在輸出端TOUT輸出預(yù)定電壓。
<第二實施例>
圖7示出根據(jù)本發(fā)明第二實施例的啟動電路10a。該啟動電路包括形成啟動信號提供部件11的反相器INV1、與非門NA1和pMOS晶體管PT2、PT3；形成啟動控制部件12的pMOS晶體管PT1、nMOS晶體管NT1和反相器INV2；以及形成重新啟動信號產(chǎn)生部件13的nMOS晶體管NT2。
為實現(xiàn)低功耗的電路，上述晶體管為場效應(yīng)晶體管，特別是MOS(metaloxide semiconductor，金屬氧化物半導(dǎo)體)場效應(yīng)晶體管。
晶體管PT1和NT1串聯(lián)在電源電壓Vcc的供電線與地電位GND之間。晶體管PT1的柵極連接到信號端SN1，而晶體管NT1的柵極連接到輸入端IN1。晶體管PT1和NT1的漏極相互連接，并且連接到節(jié)點ND1。反相器INV1的輸入端連接到輸入端IN1，而反相器INV2的輸入端連接到節(jié)點ND1。與非門NA1的兩個輸入端連接到反相器INV1和INV2的輸出端。晶體管PT2的柵極連接到與非門NA1的輸出端，而其源極和漏極分別連接到電源電壓Vcc的電源線和輸出端OUT1。晶體管PT3的柵極連接到反相器INV1的輸出端，而其源極和漏極分別連接到電源電壓Vcc的的電源線和信號端SN1。nMOS晶體管NT2的漏極-源極電流路徑連接在節(jié)點ND1和地電位GND之間，而其柵極連接到信號端SN1。
采用上述啟動電路10a，用于分別在高電平和低電平停止和啟動操作的待機信號STB提供給輸入端IN1，而節(jié)點n2作為用于啟動主電路如參照圖2所述的帶隙基準電壓電路20u的瞬時增壓點連接到輸出端OUT1。啟動電路10a的信號端SN1連接到節(jié)點n3，它是主電路操作停止期間其電壓固定在電源電壓Vcc且當主電路工作時其電壓從電源電壓Vcc降至足以導(dǎo)通pMOS晶體管PT1的點。
現(xiàn)在說明啟動時候的啟動電路10a的操作。
分別在待機期間(電路操作停止期間)和啟動操作之后變到高電平和低電平的待機信號STB提供給啟動電路10a的輸入端。
在待機狀態(tài)下，輸入端IN1的節(jié)點ND2的電位處于高電平，從而反相器INV1的輸出側(cè)節(jié)點ND5處于低電平。由于晶體管NT1導(dǎo)通，因此節(jié)點ND1處于低電平，例如地電位GND的電平。響應(yīng)反相器INV1、INV2的輸出信號，與非門NA1的輸出端保持在高電平，從而晶體管PT2關(guān)斷。另一方面，由于晶體管PT3的柵極處于低電平，因此晶體管PT3導(dǎo)通，從而信號端SN1保持在高電平，即接近于電源電壓Vcc的電平。此時，pMOS晶體管PT1由于柵極電位處于高電平而關(guān)斷，而nMOS晶體管NT2導(dǎo)通。
當待機信號STB從高電平變至低電平時，反相器INV1的輸出節(jié)點ND5的電位從待機信號STB的衰減開始以輕微的時間滯后，從低電平變至高電平。這就關(guān)斷晶體管PT3。然而，只要沒有在信號端SN1提供任何新信號，信號端SN1保持在高電平。
如上所述，當待機信號STB變到低電平時，晶體管NT1從導(dǎo)通狀態(tài)變至關(guān)斷狀態(tài)，而信號端SN1保持在高電平，從而晶體管PT1同時關(guān)斷。另一方面，由于信號端SN1繼續(xù)處于高電平，因此晶體管NT2導(dǎo)通，從而其源極-柵極電流路徑的阻抗低，因此節(jié)點ND1的電壓沒有變化并且保持在低電平。
此時，與非門NA1的兩個輸出端處于高電平，從而與非門NA1的輸出側(cè)節(jié)點ND6保持在低電平。這就導(dǎo)通晶體管PT2，從而將啟動電流IST提供給輸出端OUT1。響應(yīng)從輸出端OUT1提供的電流IST，主電路例如帶隙基準電壓電路20u啟動其操作。當主電路20處于穩(wěn)定操作狀態(tài)時，信號端SN1的電壓例如帶隙基準電壓電路20u的節(jié)點n3的電壓開始降低。因此，pMOS晶體管PT1的源極-漏極電阻開始降低，同時nMOS晶體管NT2的源極-漏極電阻開始增大。這就提高節(jié)點ND1的電位。在某個時間點，反相器INV2的輸出端ND4從高電平變至低電平，從而與非門NA1的輸出端從低電平變至高電平。這就關(guān)斷pMOS晶體管PT2，從而主電路例如帶隙基準電壓電路20u返回到其正常操作。
下面說明在待機信號STB保持在低電平的情況下一直正常操作的主電路由于某種原因而停止操作時的啟動電路10a的操作。
首先，當待機端IN1處于低電平并且主電路正常操作時，節(jié)點ND2和ND5分別處于低電平和高電平。信號端SN1連接到電壓值降至足以導(dǎo)通pMOS晶體管PT1的節(jié)點n3。因此，在主電路的正常操作期間節(jié)點ND3的電壓值降至足以導(dǎo)通pMOS晶體管PT1。此時，由于節(jié)點ND5處于高電平，因此pMOS晶體管PT3關(guān)斷。
另一方面，節(jié)點ND3處于低電平，從而pMOS晶體管PT1導(dǎo)通，而nMOS晶體管NT1關(guān)斷。節(jié)點ND3的電壓作為nMOS晶體管NT2的柵極電壓處于低電平，從而nMOS晶體管NT2的柵極-源極電流路徑的電壓Vgs比柵極電壓處于高電平時小，因此工作范圍為晶體管NT2的導(dǎo)通電阻顯得較大，其中，節(jié)點ND1處于高電平。結(jié)果，與非門NA1的輸出側(cè)節(jié)點ND6處于高電平，從而pMOS晶體管PT2關(guān)斷。
如果在待機信號STB保持在低電平的情況下一直正常操作的主電路由于某種原因而停止操作，輸出端IN1的節(jié)點ND2繼續(xù)處于低電平，而反相器INV1的輸出側(cè)節(jié)點ND5繼續(xù)處于高電平，從而pMOS晶體管PT3繼續(xù)處于關(guān)斷狀態(tài)。另一方面，在主電路的操作停止期間，信號端SN1處于表示異常狀態(tài)的高電平。此時，pMOS晶體管PT1和nMOS晶體管NT1均關(guān)斷，而nMOS晶體管NT2由于其柵極處于高電平而導(dǎo)通。由于nMOS晶體管NT2的柵極-源極電壓Vgs具有較大值，因此該晶體管的導(dǎo)通電阻顯得較小，從而節(jié)點ND1處于低電平。這樣，反相器INV2的輸出側(cè)節(jié)點ND4處于高電平，而與非門NA1的輸出側(cè)節(jié)點ND6處于低電平。因此，pMOS晶體管PT2導(dǎo)通以使啟動電流IST通過端點Tn2從輸出端OUT1流至主電路，例如帶隙基準電壓電路20u，從而使主電路啟動其操作。
當主電路開始返回到正常操作時，信號端SN1的電壓開始再次降至足以導(dǎo)通晶體管PT1的電壓。當節(jié)點ND3的電壓降至足以導(dǎo)通晶體管PT1的電壓時，pMOS晶體管PT1導(dǎo)通，而nMOS晶體管NT1關(guān)斷。對于nMOS晶體管NT2的電壓，柵極-源極電流路徑的電壓Vgs此時比柵極電壓處于高電平時小，因此工作范圍是晶體管的導(dǎo)通電阻顯得較大，從而節(jié)點ND1的電位升至高電平。因此，反相器INV2的輸出側(cè)節(jié)點ND4處于低電平，從而與非門NA1的輸出側(cè)節(jié)點ND6的電位處于高電平，因此pMOS晶體管PT2再次關(guān)斷。作為主電路的帶隙基準電壓電路20u開始其常規(guī)操作。
因此，圖7所示的第二實施例的啟動電路10a不斷地監(jiān)測啟動時主電路不能執(zhí)行常規(guī)操作的狀態(tài)或者主電路在其常規(guī)操作期間由于某種原因而停止其操作的狀態(tài)，并且自動開始其操作，從而，不會產(chǎn)生在說明圖3所示的啟動電路10v中所提及的問題。
在啟動電路10a中，根據(jù)本發(fā)明的第二實施例，晶體管NT2的導(dǎo)通電阻設(shè)計為以較低功耗根據(jù)需要而有效改變，從而，當節(jié)點ND1處于低電平或高電平時，晶體管NT2的導(dǎo)通電阻將分別減小或增大。形成重新啟動信號產(chǎn)生部件13的電路反過來形成第二實施例的啟動電路10a，它可以通過將單個nMOS晶體管NT2加入到傳統(tǒng)技術(shù)2的電路來實現(xiàn)。
<第三實施例>
圖8示出本發(fā)明的啟動電路10b。除了nMOS晶體管NT2的柵極連接到電源電壓Vcc而不是連接到信號端SN1之外，該啟動電路10b的結(jié)構(gòu)與圖7所示的第二實施例的結(jié)構(gòu)相同。在本第三實施例中，nMOS晶體管NT2的柵極電壓連接到電源電壓Vcc，從而nMOS晶體管NT2在導(dǎo)通狀態(tài)下工作。因此，nMOS晶體管NT2的導(dǎo)通電阻連接在節(jié)點ND1與地電位GND之間。與第二實施例不同，該導(dǎo)通電阻沒有變化而與信號端SN1處于高或低電平無關(guān)。然而，通過將該導(dǎo)通電阻設(shè)為大于pMOS晶體管PT1和nMOS晶體管NT1的導(dǎo)通電阻且小于關(guān)斷電阻，啟動電路10b的操作如下所述，類似于第二實施例的啟動電路10a。
下面對本第三實施例的啟動操作進行說明。
首先，分別在待機期間(受控操作停止期間)和啟動操作之后變高或低的待機信號STB提供給啟動電路10b的輸入端。
在待機狀態(tài)下，輸入端IN1的節(jié)點ND2的電位處于高電平，從而反相器INV1的輸出側(cè)節(jié)點ND5處于低電平。另一方面，晶體管NT1處于導(dǎo)通狀態(tài)，從而節(jié)點ND1保持在低電平，例如地電位GND。由于與非門NA1的輸出端根據(jù)反相器INV1和INV2的輸出信號保持在高電平，因此晶體管PT2關(guān)斷。由于晶體管PT3的柵極處于低電平，因此晶體管PT3處于導(dǎo)通狀態(tài)，從而信號端SN1處于高電平，例如電源電壓Vcc的電平或其附近。此時，pMOS晶體管PT1由于其柵極電位處于高電平而處于關(guān)斷狀態(tài)。另一方面，nMOS晶體管NT2處于導(dǎo)通狀態(tài)，然而，其源極與漏極之間的導(dǎo)通電阻設(shè)為例如數(shù)量級為兆歐(MΩ)的高阻抗。
當待機信號STB從高電平轉(zhuǎn)換到低電平時，反相器INV1的輸出節(jié)點ND5的電位從低電平變至高電平。結(jié)果，晶體管PT3關(guān)斷，然而，只要沒有在信號端SN1輸入任何新信號，信號端SN1就保持在高電平。
當待機信號STB處于低電平時，晶體管NT1從導(dǎo)通狀態(tài)變至關(guān)斷狀態(tài)。然而，信號端SN1保持在高電平，從而晶體管PT1也同時關(guān)斷。另一方面，由于晶體管NT2處于導(dǎo)通狀態(tài)并且晶體管的源極-柵極電流路徑處于高阻抗狀態(tài)，因此節(jié)點ND1的電位沒有變化而保持在低電平。
由于與非門NA1的兩個輸入端均處于高電平，因此與非門NA1的輸出側(cè)節(jié)點ND5保持在低電平。這就導(dǎo)通晶體管PT2，從而將啟動電流IST提供給輸出端OUT1。響應(yīng)向輸出端OUT1提供的電流IST，主電路例如圖2所示的帶隙基準電壓電路20u啟動其操作。當主電路20處于其常規(guī)操作狀態(tài)時，信號端SN1的電壓例如帶隙基準電壓電路20u的節(jié)點n3的電壓開始降低，結(jié)果，pMOS晶體管PT1的源極-漏極電阻開始減小。這就提高節(jié)點ND1的電位。在某個時間點，反相器INV2的輸出端ND4從高電平變至低電平，從而與非門NA1的輸出端從低電平變至高電平。這就關(guān)斷pMOS晶體管PT2，從而主電路例如帶隙基準電壓電路20u開始其操作。
下面說明在待機信號STB保持在低電平的情況下一直正常操作的主電路由于某種原因而停止操作時的啟動電路10b的操作。
首先，當待機端IN1處于低電平并且主電路正常操作時，節(jié)點ND2、ND5分別處于低電平和高電平。信號端SN1連接到節(jié)點n3，在主電路的正常操作期間其電壓值降至足以導(dǎo)通pMOS晶體管PT1，從而節(jié)點ND3的電壓值降至足以導(dǎo)通pMOS晶體管PT1。此時，由于節(jié)點ND5處于高電平，因此pMOS晶體管PT3關(guān)斷。
而且，由于節(jié)點ND3處于低電平，因此pMOS晶體管PT1導(dǎo)通，而nMOS晶體管NT1關(guān)斷，從而節(jié)點ND1處于高電平。因此，反相器INV2的輸出側(cè)節(jié)點ND4處于低電平，從而與非門NA1的輸出側(cè)節(jié)點ND6處于高電平，而且pMOS晶體管PT2關(guān)斷。同時，由于nMOS晶體管NT2的導(dǎo)通電阻大于pMOS晶體管PT1的導(dǎo)通電阻，因此即使節(jié)點ND1處于高電平，也不影響上述操作。
如果在待機信號STB保持在低電平的情況下一直正常操作的主電路由于某種原因而停止其操作，輸出端IN1的節(jié)點ND2處于低電平，而反相器INV1的輸出節(jié)點ND5保持在高電平，從而pMOS晶體管PT3也保持關(guān)斷。另一方面，在主電路的操作停止期間，信號端SN1處于表示異常狀態(tài)的高電平。此時，pMOS晶體管PT1和nMOS晶體管NT1均關(guān)斷。需要注意的是，由于nMOS晶體管NT2的導(dǎo)通電阻低于pMOS晶體管PT1的關(guān)斷電阻，因此節(jié)點ND1處于低電平。這樣，反相器INV2的輸出側(cè)節(jié)點ND4處于高電平，而與非門NA1的輸出側(cè)節(jié)點ND6處于低電平。因此，pMOS晶體管PT2導(dǎo)通，以使啟動電流IST通過端點Tn2從輸出端OUT1流至主電路，例如帶隙基準電壓電路20u，從而使主電路啟動其操作。
當主電路開始返回到其常規(guī)操作時，信號端SN1的電壓開始再次降至足以導(dǎo)通晶體管PT1的電壓。當節(jié)點ND3的電壓降至足以導(dǎo)通晶體管PT1的電壓時，pMOS晶體管PT1導(dǎo)通，而nMOS晶體管NT1關(guān)斷。此時，nMOS晶體管NT2處于其導(dǎo)通電阻顯得大于pMOS晶體管PT1的導(dǎo)通電阻的工作范圍，從而節(jié)點ND1的電位升至高電平。因此，反相器INV2的輸出側(cè)節(jié)點ND4處于低電平，從而與非門NA1的輸出側(cè)ND6的電位處于高電平以再次關(guān)斷pMOS晶體管PT2，因此，作為主電路的帶隙基準電壓電路20u啟動其常規(guī)操作。
因此，與圖7的電路對比，除晶體管NT2的導(dǎo)通電阻不能主動改變之外，圖8所示的第三實施例的啟動電路10b的操作類似于圖7所示的第二實施例的啟動電路10a。
<第四實施例>
在上述第三實施例中，由于柵極電壓固定，因此nMOS晶體管NT2的導(dǎo)通電阻固定。如果擴展這一概念，如同圖9所示的第四實施例的啟動電路10c的情況，第三實施例的啟動電路10b中的nMOS晶體管NT2可以用固定電阻器R1代替。在本第四實施例中，不使用nMOS晶體管NT2，可以實現(xiàn)簡化的結(jié)構(gòu)和較低的成本。該操作類似于第三實施例的操作，因此為簡潔起見略去不述。
如果第四實施例的啟動電路10c與第三實施例的啟動電路10b相比，第四實施例的啟動電路10c需要使用MΩ數(shù)量級電阻的電阻器作為固定電阻器R1，從而實現(xiàn)低功耗，但是如果將該電路實現(xiàn)為集成電路，則會增大單元面積。如果為降低單元面積而降低電阻值，則功耗將相當大。在第三實施例的啟動電路10b中，使用nMOS晶體管NT2的導(dǎo)通電阻作為固定電阻，因此具有的優(yōu)點是在將該電路實現(xiàn)為集成電路的情況下可以方便實現(xiàn)減小單元面積和功耗。
<第五實施例>
圖10示出根據(jù)本發(fā)明第五實施例的啟動電路10d。除了分散提供多個nMOS晶體管來代替單個nMOS晶體管NT2之外，本第五實施例與圖7所示的第二實施例的啟動電路10b相同。
在采用集成電路形成第五實施例的nMOS晶體管NT2時，在襯底上形成多個nMOS晶體管，并且各個柵極相互連接，并且連接到節(jié)點ND3，從而顯現(xiàn)襯底偏置效應(yīng)，這樣，與圖7所示的第二實施例的啟動電路10a相比晶體管的導(dǎo)通電阻顯得更大。
電路操作類似于第二實施例的啟動電路10b的電路操作。
在第五實施例的啟動電路10d中，代替第二實施例的啟動電路10b的nMOS晶體管NT2，形成多個nMOS晶體管。如果代替第三實施例的nMOS晶體管NT2形成多個nMOS晶體管，則當然可以實現(xiàn)類似于第三實施例的操作。
<第六實施例>
圖11是將第二實施例的啟動電路10a施加于帶隙基準電壓電路20a的情況下的電路圖。首先，對帶隙基準電壓電路20a進行說明。
圖11所示的帶隙基準電壓電路20a由運算放大器OPA1，pMOS晶體管T101、T102，電阻元件R101、R102和以二極管結(jié)構(gòu)連接的npn晶體管B101、B102構(gòu)成。
晶體管T101、電阻元件101和以二極管結(jié)構(gòu)連接的晶體管B101串聯(lián)在電源電壓Vcc的電源線和節(jié)點n4之間，而晶體管T102和以二極管結(jié)構(gòu)連接的晶體管B102串聯(lián)在電源電壓Vcc的電源線和節(jié)點n4之間。晶體管T101、T102的柵極連接到運算放大器OPA1的輸出端，從而分別響應(yīng)運算放大器OPA1的輸出信號，輸出電流I1和I2。
運算放大器OPA1的非反相輸入端(+)連接到節(jié)點n1，而其反相輸入端(-)連接到節(jié)點n2，其中，節(jié)點n1是晶體管T101和電阻元件R101之間的連接點，并且節(jié)點n2是晶體管T102和B102之間的連接點。節(jié)點n2形成帶隙基準電壓電路20a的輸出端。在常規(guī)操作期間，從該輸出端輸出與電源電壓和溫度沒有依賴關(guān)系的恒定電壓VOUT。
運算放大器OPA1的輸出信號施加于晶體管T101、T102的柵極。這通過運算放大器OPA1形成反饋回路。通過控制該反饋回路，控制晶體管T101、T102的輸出電流I1和I2，從而電壓Vn1和Vn2將在正常操作期間彼此相等。如果晶體管T101、T102的通道寬度設(shè)為彼此相等，則這些晶體管的輸出電流I1、I2相等。晶體管B101的發(fā)射極大小設(shè)為十倍于晶體管B102的發(fā)射極大小。
與圖2所示的帶隙基準電壓電路20u相比，本實施例的帶隙基準電壓電路20a沒有包括晶體管T102、電阻元件R102和晶體管B103，并且從晶體管T102和B102的連接點n2輸出基準電壓VOUT。晶體管B101、B102的發(fā)射極的連接點通過電阻元件R102接地。
現(xiàn)在說明圖11所示的電路的操作。
在圖11所示的帶隙基準電壓電路20a中，節(jié)點n1和n2的電壓Vn1、Vn2通過運算放大器OPA1的控制保持相等，從而Vn1-VE＝Vn2-VE成立，其中，VE是節(jié)點n4的電壓。因此，獲得下面方程(1)I1R1+VBE1＝VBE2…(1)其中，I1是電流I1的電流值，R1是電阻元件R101的電阻值，并且VBE1、VBE2分別表示晶體管B101和B102的基發(fā)射極電壓。因此，獲得下列方程(2)和(3)VBE1＝VTln(Ic1/Is1)…(2)VBE2＝VTln(Ic2/Is2)…(3)其中，VT＝kT/q，k是玻爾茲曼常數(shù)，T是絕對溫度，q是一個電子的電荷，Ic1是晶體管B101的集電極電流，Is1是與晶體管B101的發(fā)射極大小成正比的恒定電流值，Ic2是晶體管B102的集電極電流，并且Is2是與晶體管B102的發(fā)射極大小成正比的恒定電流值。
將方程(2)和(3)代入方程(1)，并且使用Ic1＝I1和Ic2＝I2和晶體管B101的發(fā)射極大小十倍于晶體管B102的發(fā)射極大小即Is1＝10Is2的條件，獲得下面方程(4)I1＝VT(ln10)/R1…(4)電阻元件R102的電阻值假定為R10。流經(jīng)電阻元件R102的電流I3為電流I1和I2之和。也就是，如果電流I3的電流值為I3，假如I1＝I2，則獲得I3＝(I1+I2)＝2I1。因此，從下面方程(5)可以得出輸出電壓VOUTVOUT＝VBE2+I3R10＝VBE2+2VT(ln10)R10/R1…(5)基發(fā)射極電壓VBE2具有負溫度特性，并且例如，d(VBE2)/dT＝-2mV/K。因此，通過將方程(5)的右邊第二項的溫度特性設(shè)為2mV/K，可以完全消除輸出電壓VOUT的溫度依賴性。同時，由于VT＝kT/q，因此從下面方程(6)得出可以消除輸出電壓VOUT的溫度依賴性的條件2ln10(R10/R1)(k/q)＝2mV/K…(6)當電阻元件R102、R101滿足條件(6)時，輸出電壓VOUT不依賴于溫度變化，并且總是為恒定電壓。同時，如果滿足方程(6)并且溫度為300K(27℃)，則方程(5)的右邊第二項為(2VT(ln10)R10/R1)＝0.6V。而且，如果晶體管B102的基發(fā)射極電壓VBE2為0.65V，則根據(jù)方程(5)得出帶隙基準電壓電路20a的輸出電壓VOUT為1.25V。
如上所述，采用本實施例的帶隙基準電壓電路20a，獲得不依賴于溫度變化的恒定輸出電壓VOUT。而且，在正常操作中，通過運算放大器OPA1的反饋控制，控制晶體管T101和T102的漏極電位相等。也就是，由于控制晶體管T101和T102的漏極-源極電壓Vds相等，因此流經(jīng)這些晶體管的電流I1和I2可以總是設(shè)為相等，從而能夠抑制輸出電壓VOUT的電源電壓依賴性。
現(xiàn)在說明啟動電路10a和帶隙基準電壓電路20a結(jié)合在一起時的操作。
參照圖11，啟動電路10a的輸出端OUT1連接到帶隙基準電壓電路20a的節(jié)點n2，而信號端SN1連接到帶隙基準電壓電路20a的節(jié)點n3，并且在待機期間和啟動時分別變到高電平和低電平的待機信號STB施加于輸入端IN1。
在待機狀態(tài)期間，輸入端IN1的節(jié)點ND2的電位處于高電平，從而反相器INV1的輸出側(cè)節(jié)點ND5處于低電平。由于晶體管NT1導(dǎo)通，因此節(jié)點ND1處于低電平，例如地電位GND的電平。響應(yīng)反相器INV1、INV2的輸出信號，與非門NA1的輸出端保持在高電平，從而晶體管PT2關(guān)斷。另一方面，由于晶體管PT3的柵極處于低電平，因此晶體管PT3導(dǎo)通，從而信號端SN1處于高電平，例如接近電源電壓Vcc。此時，pMOS晶體管T101由于其柵極電位處于高電平而關(guān)斷，而nMOS晶體管NT2導(dǎo)通。
當待機信號STB從高電平變至低電平時，反相器INV1的輸出側(cè)節(jié)點ND5的電位從待機信號STB的衰減開始在輕微的時間滯后之后從低電平變至高電平。與之相伴，晶體管PT3關(guān)斷，然而，由于沒有在信號端SN1輸入任何新信號，因此信號端SN1保持在高電平。
如上所述，當待機信號STB處于低電平時，晶體管NT1從導(dǎo)通狀態(tài)變至關(guān)斷狀態(tài)。由于信號端SN1保持在高電平，因此晶體管PT1同時關(guān)斷。另一方面，由于信號端SN1保持在高電平，因此晶體管NT2導(dǎo)通，從而其源極-柵極電流路徑的阻抗低。這樣，節(jié)點ND1的電壓沒有變化且保持在低電平。
由于與非門NA1的兩個輸入端處于高電平，因此與非門NA1的輸出側(cè)節(jié)點ND5保持在低電平。結(jié)果，晶體管PT2導(dǎo)通，從而輸出端OUT1處于高電平，因此帶隙基準電壓電路20a開始其操作。當帶隙基準電壓電路20a正常開始其操作時，帶隙基準電壓電路20a的節(jié)點n3的電壓開始降低。結(jié)果，其柵極連接到信號端SN1的pMOS晶體管PT1的源極-漏極電阻開始降低。同時，nMOS晶體管NT2的源極-漏極電阻開始增大。因此，節(jié)點ND1的電位增高，并且在某個時間點，反相器INV2的輸出端ND4從高電平變至低電平，而與非門NA1的輸出端從低電平變至高電平。這就關(guān)斷pMOS晶體管PT2，從而帶隙基準電壓電路20a開始其正常操作。
現(xiàn)在參照圖12的時序圖說明在待機信號STB保持在低電平的情況下一直正常操作的主電路由于某種原因而停止其操作時的啟動電路10a的操作。在該圖中，A表示正常操作范圍，B表示自從電路操作的停止時候開始直至其啟動時候的范圍，并且C表示正常操作范圍。
首先，如果帶隙基準電壓電路20a已啟動其操作，則在輸入端IN1保持在低電平的情況下，對于全部電平A到C，節(jié)點ND2和ND5分別處于低電平和高電平，如圖12A所示。
信號端SN1連接到節(jié)點n3，該節(jié)點是在帶隙基準電壓電路20a的正常操作期間其電壓值降至足以導(dǎo)通pMOS晶體管PT1的點，從而，在正常操作期間A，節(jié)點ND3的電壓值降至足以導(dǎo)通pMOS晶體管PT1，如圖12G所示。由于節(jié)點ND5此時處于高電平，因此晶體管PT3關(guān)斷。
由于節(jié)點ND3處于低電平，因此pMOS晶體管PT1導(dǎo)通，而nMOS晶體管NT1關(guān)斷。由于表示nMOS晶體管NT2的柵極電壓的節(jié)點ND3電壓處于低電平，因此柵極-源極電壓Vgs比節(jié)點ND3的電壓處于高電平時小，從而晶體管NT2的導(dǎo)通電阻顯得較大，因此節(jié)點ND1處于高電平。結(jié)果，反相器INV2的輸出側(cè)節(jié)點ND4處于低電平，從而與非門NA1的輸出側(cè)節(jié)點ND6處于高電平，因此pMOS晶體管PT2關(guān)斷。
現(xiàn)在假定在待機信號STB保持在低電平的情況下由于某種原因在帶隙基準電壓電路20a的常規(guī)操作結(jié)束之后的圖12的時間t10，節(jié)點n1的電位變得比節(jié)點n2的電位高(參見圖12F)，并且在試圖對此進行補償時，運算放大器OPA1的電壓增至供電電壓的上限值，如圖12G所示，因此晶體管T101、T102關(guān)斷從而導(dǎo)致操作停止。在這種情況下，輸入端IN1的節(jié)點ND2繼續(xù)處于低電平，而反相器INV1的輸出側(cè)節(jié)點ND5繼續(xù)處于高電平，從而pMOS晶體管PT3繼續(xù)關(guān)斷。同時，在帶隙基準電壓電路20a的操作停止期間，連接到節(jié)點n3的信號端SN1處于表示異常狀態(tài)的高電平。因此，pMOS晶體管PT1和nMOS晶體管NT1均關(guān)斷，而nMOS晶體管NT2由于其柵極電壓處于高電平而導(dǎo)通。由于nMOS晶體管NT2的柵極-源極電壓Vgs大，因此該晶體管的導(dǎo)通電阻顯得小，從而節(jié)點ND1的電壓開始降低，如圖12C所示。在達到特定預(yù)設(shè)閾值的時間t11，反相器INV2的輸出側(cè)節(jié)點ND4處于高電平，而與非門NA1的輸出側(cè)ND6處于低電平(參見圖12D和12E)。因此，pMOS晶體管PT2導(dǎo)通以使啟動電流IST通過端點Tn2從輸出端OUT1流至帶隙基準電壓電路20a，從而啟動電路操作。
如果帶隙基準電壓電路20a以這種方式開始返回到其正常操作，信號端SN1的電壓在時間t12開始再次降至足以導(dǎo)通晶體管PT1的電壓。如上所述，在節(jié)點ND3的電壓已降至足以導(dǎo)通晶體管PT1的電壓的時間點t13，pMOS晶體管PT1導(dǎo)通，而nMOS晶體管NT1關(guān)斷。此時，nMOS晶體管NT2處于柵極電壓比高電平時小因此晶體管的導(dǎo)通電阻顯得較大的工作范圍。從而，節(jié)點ND1的電位升至高電平。因此，反相器INV2的輸出側(cè)節(jié)點ND4處于低電平，從而與非門NA1的輸出側(cè)節(jié)點ND6的電位處于高電平(參見圖12D和12E)。因此，pMOS晶體管PT2再次關(guān)斷，從而帶隙基準電壓電路20a開始其正常操作。
工業(yè)應(yīng)用由于本發(fā)明提供用于將重新啟動信號提供給主電路的電路啟動節(jié)點的重新啟動信號產(chǎn)生部件，因此即使在待機信號處于啟動電平之后，也總是監(jiān)測電壓監(jiān)測節(jié)點的電壓。如果主電路如帶隙基準電壓電路由于某種原因而不能執(zhí)行其常規(guī)操作，或者一直正常操作的主電路停止其操作，則可以自動執(zhí)行主電路的重新啟動操作。
重新啟動信號產(chǎn)生部件可以由其輸出端連接在啟動控制部件的邏輯元件的輸入側(cè)或電源電壓線和地線之間并且其柵極連接到電壓監(jiān)測節(jié)點的一個晶體管，或者一個固定電阻器形成，從而重新啟動信號產(chǎn)生部件可以通過將一個晶體管添加到傳統(tǒng)電路來實現(xiàn)。
通過采用場效應(yīng)晶體管特別是MOS場效應(yīng)晶體管構(gòu)造形成重新啟動信號產(chǎn)生電路的晶體管并且根據(jù)需要控制其柵極電壓，還可以實現(xiàn)低功耗的重新啟動信號產(chǎn)生電路。
而且，在構(gòu)造形成重新啟動信號產(chǎn)生電路的MOS場效應(yīng)晶體管中，可以在襯底上形成多個MOS場效應(yīng)晶體管，并且將它們串聯(lián)在一起以用作表面上為一個的MOS場效應(yīng)晶體管，從而顯現(xiàn)襯底偏置效應(yīng)，這樣，晶體管的導(dǎo)通電阻顯得比使用單個晶體管的情況大，因此以低功耗實現(xiàn)高電阻電路。
權(quán)利要求
1.一種用于主電路的啟動電路，連接到所述主電路的預(yù)設(shè)電壓監(jiān)測節(jié)點和預(yù)設(shè)電路啟動節(jié)點，包括啟動信號提供部件，接收在啟動時其電壓以雙電平方式從待機電平變至啟動電平的待機信號，當所述待機信號處于待機電平時，提供用于停止所述主電路的操作的停止信號，并且當所述待機信號從所述待機電平變至所述啟動電平時，所述啟動信號提供部件將啟動信號提供給所述主電路的所述電路啟動節(jié)點，并且停止提供所述停止信號；啟動控制部件，用于當所述待機信號處于啟動電平并且所述主電路的所述電壓監(jiān)測節(jié)點的電壓達到預(yù)定值時，停止提供所述啟動信號；以及重新啟動信號產(chǎn)生部件，用于當所述待機信號處于所述啟動電平且所述主電路的所述電壓監(jiān)測節(jié)點的電壓從所述預(yù)設(shè)值變至異常值時，將重新啟動信號提供給所述主電路的所述電路啟動節(jié)點。
2.如權(quán)利要求1所述的啟動電路，其中，所述啟動控制部件包括第一場效應(yīng)晶體管和第二場效應(yīng)晶體管，其輸出端串聯(lián)在電源電壓線與地線之間，所述電壓監(jiān)測節(jié)點的電壓提供給所述第一場效應(yīng)晶體管的柵極，所述待機信號提供給所述第二場效應(yīng)晶體管的柵極，所述啟動控制部件還包括一個邏輯元件，用于以預(yù)定閾值對所述第一晶體管的輸出端與所述第二晶體管的輸出端的連接點的電壓進行二值編碼；所述重新啟動信號產(chǎn)生部件為第三場效應(yīng)晶體管，其輸出端連接在所述啟動控制部件的所述邏輯元件的輸入側(cè)與地線之間，并且其柵極連接到所述電壓監(jiān)測節(jié)點；所述啟動信號提供部件，包括第一反相器，用于使所述待機信號反相；與非門，用于形成所述啟動控制部件的邏輯元件的輸出與所述第一反相器的輸出的邏輯積的反相輸出；第四場效應(yīng)晶體管，其柵極連接到所述與非門的輸出，并且其輸出端連接在電源電壓線與所述主電路的所述電路啟動節(jié)點之間；以及第五場效應(yīng)晶體管，其柵極連接到所述第一反相器的輸出，并且其輸出端連接在電源電壓線與所述電壓監(jiān)測節(jié)點之間。
3.如權(quán)利要求1所述的啟動電路，其中，所述啟動控制部件，包括第一場效應(yīng)晶體管和第二場效應(yīng)晶體管，其輸出端串聯(lián)在電源電壓線與地線之間，所述電壓監(jiān)測節(jié)點的電壓提供給所述第一場效應(yīng)晶體管的柵極，所述待機信號提供給所述第二場效應(yīng)晶體管的柵極；以及邏輯元件，用于以預(yù)定閾值對所述第一晶體管的輸出端與所述第二晶體管的輸出端的連接點的電壓進行二值編碼；所述重新啟動信號產(chǎn)生部件為連接在所述啟動控制部件的所述邏輯元件的輸入側(cè)與地線之間的電阻器；所述啟動信號提供部件，包括第一反相器，用于使所述待機信號反相；與非門，用于形成所述啟動控制部件的邏輯元件的輸出與所述第一反相器的輸出的邏輯積的反相輸出；第四場效應(yīng)晶體管，其柵極連接到所述與非門的輸出，并且其輸出端連接在電源電壓線與所述主電路的所述電路啟動節(jié)點之間；以及第五場效應(yīng)晶體管，其柵極連接到所述第一反相器的輸出，并且其輸出端連接在所述電源電壓線與所述電壓監(jiān)測節(jié)點之間。
4.如權(quán)利要求3所述的啟動電路，其中，所述重新啟動信號產(chǎn)生部件中的電阻元件是第三場效應(yīng)晶體管，其輸出端連接在所述啟動控制部件的所述邏輯元件的輸入側(cè)與地線之間，并且其柵極連接到電源電壓線。
5.如權(quán)利要求3所述的啟動電路，其中，所述啟動控制部件中的第一場效應(yīng)晶體管為pMOS場效應(yīng)晶體管，所述第二場效應(yīng)晶體管為nMOS場效應(yīng)晶體管，并且所述邏輯元件為反相器；所述重新啟動信號產(chǎn)生部件中的所述第三場效應(yīng)晶體管為nMOS場效應(yīng)晶體管。
6.如權(quán)利要求4所述的啟動電路，其中，所述啟動控制部件中的第一場效應(yīng)晶體管為pMOS場效應(yīng)晶體管，所述第二場效應(yīng)晶體管為nMOS場效應(yīng)晶體管，并且所述邏輯元件為反相器；所述重新啟動信號產(chǎn)生部件中的所述第三場效應(yīng)晶體管為nMOS場效應(yīng)晶體管。
7.如權(quán)利要求5所述的啟動電路，其中，所述重新啟動信號產(chǎn)生部件的nMOS場效應(yīng)晶體管為在電路形成襯底上分散形成的多個nMOS場效應(yīng)晶體管，所述多個nMOS場效應(yīng)晶體管的輸出側(cè)相互串聯(lián)，并且其柵極連接在一起。
8.如權(quán)利要求6所述的啟動電路，其中，所述重新啟動信號產(chǎn)生部件的nMOS場效應(yīng)晶體管為在電路形成襯底上分散形成的多個nMOS場效應(yīng)晶體管，所述多個nMOS場效應(yīng)晶體管的輸出側(cè)相互串聯(lián)，并且其柵極連接在一起。
全文摘要
一種啟動電路，用于當主電路啟動和異常操作時啟動和重新啟動主電路(20)，包括啟動信號提供部件(11)，當待機信號處于待機電平時，提供用于停止主電路操作的停止信號，并且當待機信號從待機電平變至啟動電平時，將啟動信號提供給主電路的電路啟動節(jié)點(22)，并且停止提供停止信號；啟動控制部件(12)，用于在待機信號處于啟動電平狀態(tài)下，當主電路(20)的電壓監(jiān)測節(jié)點(21)的電壓達到預(yù)定值時，使啟動信號提供部件停止提供啟動信號；以及重新啟動信號產(chǎn)生部件(13)，用于在待機信號處于啟動電平狀態(tài)下，當主電路的電壓監(jiān)測節(jié)點(21)的電壓變到異常值時，將重新啟動信號提供給主電路(20)的電路啟動節(jié)點(22)。
文檔編號H03K17/00GK1466815SQ02802736
公開日2004年1月7日 申請日期2002年7月29日 優(yōu)先權(quán)日2001年8月3日
發(fā)明者清水泰秀, 淺井景子, 子 申請人:索尼公司