專(zhuān)利名稱(chēng)：?jiǎn)?dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種啟動(dòng)電路，其形成在半導(dǎo)體集成電路中并且產(chǎn)生啟動(dòng)信號(hào)，該信號(hào)在半導(dǎo)體集成電路處于上電狀態(tài)時(shí)對(duì)該集成電路內(nèi)部的電路進(jìn)行初始化。
現(xiàn)有技術(shù)通常，半導(dǎo)體集成電路包括一個(gè)啟動(dòng)電路，其產(chǎn)生啟動(dòng)信號(hào)。利用從上電到產(chǎn)生啟動(dòng)信號(hào)的時(shí)間段，通過(guò)對(duì)半導(dǎo)體集成電路的內(nèi)部電路進(jìn)行初始化而實(shí)現(xiàn)防止半導(dǎo)體集成電路發(fā)生故障。這種啟動(dòng)電路利用晶體管的閾值電壓檢測(cè)電源電壓上升到預(yù)定值并且改變啟動(dòng)信號(hào)的邏輯電平。在啟動(dòng)信號(hào)產(chǎn)生之前，具有鎖存器等等的內(nèi)部電路被初始化，并且在啟動(dòng)信號(hào)產(chǎn)生之后開(kāi)始正常工作。
圖1示出在日本未審查專(zhuān)利公告No.2000-165220中公開(kāi)的一種啟動(dòng)電路。該啟動(dòng)電路包括電壓產(chǎn)生單元10、啟動(dòng)信號(hào)產(chǎn)生單元12、以及輸出啟動(dòng)信號(hào)STT的波形電路14。
電壓產(chǎn)生單元10具有電阻R1和R2以及串聯(lián)在電源線VDD和地線VSS之間的nMOS晶體管M1。nMOS晶體管M1的柵極和漏極相互連接。在電壓產(chǎn)生單元10中的電阻R1和R2之間的連接點(diǎn)ND1的電壓隨著電源電壓VDD的上升而升高，直到它超過(guò)nMOS晶體管M1的閾值電壓。在節(jié)點(diǎn)ND1的電壓超過(guò)nMOS晶體管M1的閾值電壓之后，它作為一個(gè)通過(guò)把閾值電壓與電源電壓VDD和閾值電壓之間的電壓差的分壓相加所得的電壓而升高。
啟動(dòng)信號(hào)產(chǎn)生單元12具有電阻R3和串聯(lián)在電源線VDD和地線VSS之間的nMOS晶體管M2。nMOS晶體管M2的柵極連接到節(jié)點(diǎn)ND1。在電阻R3與nMOS晶體管M2之間的連接節(jié)點(diǎn)ND2上的電壓隨著電源電壓VDD的上升而升高，直到nMOS晶體管M2導(dǎo)通。在nMOS晶體管M2導(dǎo)通之后，在節(jié)點(diǎn)ND2上的電壓變?yōu)榈扔诘仉妷篤SS。
具有級(jí)聯(lián)的三個(gè)反相器的波形整形單元14根據(jù)在節(jié)點(diǎn)ND2產(chǎn)生的電壓而產(chǎn)生啟動(dòng)信號(hào)STT。
在上文所述的啟動(dòng)電路中，當(dāng)nMOS晶體管M1的閾值電壓較高時(shí)，在節(jié)點(diǎn)ND1的分壓較高。相反，當(dāng)nMOS晶體管M1的閾值電壓較低時(shí)，在節(jié)點(diǎn)ND1的分壓較低。在典型的半導(dǎo)體集成電路中，相鄰晶體管的閾值電壓表現(xiàn)出相同的數(shù)值。因此，當(dāng)nMOS晶體管M1的閾值電壓較高時(shí)，nMOS晶體管M2的閾值電壓也較高。因此，當(dāng)nMOS晶體管M2的閾值電壓較高時(shí)，在節(jié)點(diǎn)ND1上的電壓較高，并且當(dāng)nMOS晶體管M2的閾值電壓較低時(shí)，節(jié)點(diǎn)ND1上的電壓較低。按照這種方式，nMOS晶體管M2的柵極-源極電壓根據(jù)其閾值電壓而變化，從而啟動(dòng)信號(hào)STT幾乎在預(yù)定的時(shí)序(預(yù)定的電源電壓VDD)產(chǎn)生，幾乎不受到nMOS晶體管M2的閾值電壓的影響。
最近，半導(dǎo)體集成電路被設(shè)計(jì)為消耗較低的工作電壓，因此從半導(dǎo)體集成電路的外部接收較低的電源電壓VDD。晶體管的閾值電壓幾乎不取決于電源電壓VDD。因此，當(dāng)電源電壓VDD變低時(shí)，晶體管的閾值電壓與電源電壓VDD的比值變大，結(jié)果由于閾值電壓變化所造成的啟動(dòng)信號(hào)的產(chǎn)生時(shí)間偏離變得相對(duì)較大。也就是說(shuō)，難以在預(yù)定的時(shí)間產(chǎn)生該啟動(dòng)信號(hào)。
當(dāng)電源電壓VDD變低時(shí)，在上電時(shí)內(nèi)部電路的電源線到達(dá)電源電壓VDD的時(shí)間段變短。因此，需要縮短在上電之后產(chǎn)生啟動(dòng)信號(hào)STT的時(shí)間段(對(duì)內(nèi)部電路初始化所需的時(shí)間段)。另一方面，如果不能夠充分地獲得對(duì)內(nèi)部電路初始化所需的時(shí)間段，則內(nèi)部電路可能沒(méi)有被初始化，導(dǎo)致半導(dǎo)體集成電路的故障。為了保證內(nèi)部電路被初始化，必需盡可能地延長(zhǎng)用于初始化內(nèi)部電路的時(shí)間段。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是保證即使當(dāng)電源電壓較低時(shí)，也產(chǎn)生啟動(dòng)信號(hào)，并且集成電路的內(nèi)部電路被初始化。
根據(jù)本發(fā)明的啟動(dòng)電路的一個(gè)方面，電壓產(chǎn)生單元具有串聯(lián)在第一電源線和第二電源線之間的多個(gè)第一電阻和一個(gè)第一晶體管。該電壓產(chǎn)生單元在由第一電阻進(jìn)行電阻分壓的第一節(jié)點(diǎn)產(chǎn)生第一電壓。第一晶體管的柵極總是被提供比其漏極電壓更高的一個(gè)電壓。也就是說(shuō)，第一晶體管的源極-柵極電壓比現(xiàn)有技術(shù)中更高，并且第一晶體管的導(dǎo)通電阻較低。因此，在上電并且第一晶體管導(dǎo)通時(shí)，在電源電壓超過(guò)的第一晶體管的閾值電壓之后，在第一節(jié)點(diǎn)產(chǎn)生的第一電壓比現(xiàn)有技術(shù)中更低。也就是說(shuō)，與現(xiàn)有技術(shù)相比，第一電壓緩慢升高。
啟動(dòng)信號(hào)產(chǎn)生單元具有串聯(lián)在第一和第二電源線之間的第二電阻和第二晶體管。第二晶體管的柵極連接到第一節(jié)點(diǎn)。根據(jù)第一節(jié)點(diǎn)的第一電壓，啟動(dòng)信號(hào)產(chǎn)生單元在把第二電阻與第二晶體管相連接的第二節(jié)點(diǎn)處產(chǎn)生第二電壓。具體來(lái)說(shuō)，當(dāng)?shù)谝浑妷撼^(guò)第二晶體管的閾值電壓時(shí)，第二電壓的邏輯電平被反轉(zhuǎn)。由于第一電壓緩慢升高，因此第二電壓的邏輯電平反轉(zhuǎn)時(shí)間與現(xiàn)有技術(shù)相比被延遲。
波形整形單元對(duì)第二節(jié)點(diǎn)的電壓的波形進(jìn)行整形，并且輸出整形后的波形作為啟動(dòng)信號(hào)，其對(duì)集成電路的內(nèi)部電路進(jìn)行初始化。由于與現(xiàn)有技術(shù)相比，第二電壓的邏輯電平反轉(zhuǎn)時(shí)間被延遲，因此從上電到輸出啟動(dòng)信號(hào)的時(shí)間段比現(xiàn)有技術(shù)中更長(zhǎng)。從而，即使當(dāng)電源電壓較低時(shí)，可以獲得足夠長(zhǎng)的時(shí)間段來(lái)對(duì)半導(dǎo)體集成電路的內(nèi)部電路進(jìn)行初始化，從而確保對(duì)該內(nèi)部電路初始化。
根據(jù)本發(fā)明的啟動(dòng)電路的另一個(gè)方面，第一晶體管的柵極連接到分別由第一電阻進(jìn)行電阻分壓的任何一個(gè)節(jié)點(diǎn)。從而，可以把第一晶體管的柵極電壓保持恒定地高于其漏極電壓，而不形成任何專(zhuān)用電路。


從下文結(jié)合附圖的描述中，本發(fā)明的本質(zhì)、原理和應(yīng)用將變得更加清楚，其中相同的部件由相同的參考標(biāo)號(hào)所表示，其中圖1為示出常規(guī)啟動(dòng)電路的電路圖；圖2為示出根據(jù)本發(fā)明的啟動(dòng)電路的電路圖；以及圖3為示出圖2的啟動(dòng)電路的操作的波形圖。
具體實(shí)施例方式
下面參照附圖描述本發(fā)明的實(shí)施例。在本實(shí)施例中，對(duì)應(yīng)于現(xiàn)有技術(shù)的元件由相同的參考標(biāo)號(hào)所表示，并且省略對(duì)它們的詳細(xì)描述。
圖2示出根據(jù)本發(fā)明的啟動(dòng)電路的一個(gè)實(shí)施例。該啟動(dòng)電路形成在半導(dǎo)體集成電路中，其被通過(guò)利用CMOS工藝形成在一個(gè)硅基片上。該啟動(dòng)電路包括電壓產(chǎn)生單元20、啟動(dòng)信號(hào)產(chǎn)生單元12以及輸出啟動(dòng)信號(hào)STT的波形整形單元14。
電壓產(chǎn)生單元20具有串聯(lián)在電源線VDD(第一電源線)和地線VSS(第二電源線)之間的電阻R4，R5和R6(第一電阻)，并且還具有nMOS晶體管M1(第一晶體管)。nMOS晶體管M1的柵極連接到電阻R5和R6之間的連接節(jié)點(diǎn)ND3。因此，nMOS晶體管M1的柵極電壓總是比其漏極電壓更高。該電壓產(chǎn)生單元20在電阻R4和R5之間的連接點(diǎn)ND1(第一節(jié)點(diǎn))產(chǎn)生第一電壓V1。
啟動(dòng)信號(hào)產(chǎn)生單元12和波形整形單元14具有與圖1中的相應(yīng)單元相同的結(jié)構(gòu)。也就是說(shuō)，啟動(dòng)信號(hào)產(chǎn)生單元12的nMOS晶體管M2(第二晶體管)的柵極連接到節(jié)點(diǎn)ND1。啟動(dòng)信號(hào)產(chǎn)生單元12在電阻R3(第二電阻)和nMOS晶體管M2之間的連接節(jié)點(diǎn)ND2(第二節(jié)點(diǎn))產(chǎn)生第二電壓V2。波形整形單元14對(duì)第二電壓V2的波形進(jìn)行整形，并且輸出整形后的波形作為啟動(dòng)信號(hào)STT。
圖3示出上述啟動(dòng)電路的操作。
在半導(dǎo)體集成電路上電之后，電源電壓VDD逐步升高到預(yù)定電壓(例如，1.65V)(圖3(a))。也就是說(shuō)半導(dǎo)體集成電路的工作電壓為1.65V。在節(jié)點(diǎn)ND1的電壓隨著升高的電源電壓VDD而升高，直到nMOS晶體管M1的柵極-源極電壓超過(guò)其閾值電壓(圖3(b))。在nMOS晶體管M1的柵極-源極電壓超過(guò)其閾值電壓之后，在節(jié)點(diǎn)ND1的電壓作為一個(gè)通過(guò)把閾值電壓與電源電壓VDD和閾值電壓之間的電壓差的分壓相加所得的電壓而升高(圖3(c))。在此時(shí)，由于nMOS晶體管M1的柵極總是被提供比其漏極電壓更高的一個(gè)電壓，因此nMOS晶體管M1的導(dǎo)通電阻比現(xiàn)有技術(shù)中更低。相應(yīng)地，與虛線所示的現(xiàn)有技術(shù)相比，在節(jié)點(diǎn)ND1處的電壓緩慢升高。
在節(jié)點(diǎn)ND2處的電壓也隨著升高的電源電壓VDD而上升，直到nMOS晶體管M2的柵極-源極電壓超過(guò)其閾值電壓(圖3(d))。在nMOS晶體管M2的柵極-源極電壓超過(guò)其閾值電壓之后，在節(jié)點(diǎn)ND2處的電壓下降(圖3(e))。在此時(shí)，由于施加到nMOS晶體管M2的柵極的結(jié)點(diǎn)ND1的電壓總是低于現(xiàn)有技術(shù)，因此與現(xiàn)有技術(shù)相比，nMOS晶體管M2的導(dǎo)通時(shí)序被延遲。相應(yīng)地，在節(jié)點(diǎn)ND2處的電壓比虛線所示的現(xiàn)有技術(shù)中的電壓更晚才下降。
由于在節(jié)點(diǎn)ND2變?yōu)榈碗妷旱臅r(shí)間被延遲，因此與虛線所示的現(xiàn)有技術(shù)相比，啟動(dòng)信號(hào)STT的產(chǎn)生時(shí)序(變?yōu)楦唠娖?的時(shí)序被延遲。因此，啟動(dòng)信號(hào)STT的低電平時(shí)間段P1比現(xiàn)有技術(shù)更長(zhǎng)。該較長(zhǎng)的時(shí)間段P1被用于對(duì)半導(dǎo)體集成電路的內(nèi)部電路進(jìn)行初始化。
在上述實(shí)施例中，nMOS晶體管M1的柵極總是被提供比漏極電壓更高的電壓。與現(xiàn)有技術(shù)相比，在上電時(shí)，在nMOS晶體管M1被導(dǎo)通之后，可以提供在節(jié)點(diǎn)ND1產(chǎn)生的緩慢上升的第一電壓V1。因此，與現(xiàn)有技術(shù)相比，可以延遲第二電壓V2的下降時(shí)序，從而直到產(chǎn)生啟動(dòng)信號(hào)STT為止的低電平時(shí)間段P1可以比現(xiàn)有技術(shù)中更長(zhǎng)。從而，即使當(dāng)電源電壓較低時(shí)，也可以獲得足夠長(zhǎng)的時(shí)間段來(lái)對(duì)內(nèi)部電路進(jìn)行初始化，從而確保對(duì)半導(dǎo)體集成電路的內(nèi)部電路進(jìn)行初始化。
nMOS晶體管M1的柵極連接到由電阻R5和R6進(jìn)行電阻分壓的節(jié)點(diǎn)ND3。這可以保持nMOS晶體管M1的柵極電壓比其漏極電壓更高，而不形成任何專(zhuān)用電路。
本發(fā)明不限于上述實(shí)施例，可以作出各種變形而不脫離本發(fā)明的精神和范圍。可以對(duì)部分的部件或所有部件作出任何改進(jìn)。
權(quán)利要求
1.一種啟動(dòng)電路，其中包括電壓產(chǎn)生單元，其包括串聯(lián)在第一電源線和第二電源線之間的多個(gè)第一電阻和一個(gè)第一晶體，該第一晶體管的柵極電壓總是比其漏極電壓更高，該電壓產(chǎn)生單元在由所述第一電阻進(jìn)行電阻分壓的第一節(jié)點(diǎn)產(chǎn)生第一電壓；啟動(dòng)信號(hào)產(chǎn)生單元，其包括串聯(lián)在所述第一電源線和所述第二電源線之間的第二電阻和第二晶體管，所述第二晶體管的柵極連接到所述第一節(jié)點(diǎn)，該啟動(dòng)信號(hào)產(chǎn)生單元在把所述第二電阻與所述第二晶體管相連接的第二節(jié)點(diǎn)處產(chǎn)生第二電壓；以及波形整形單元，用于對(duì)所述第二節(jié)點(diǎn)的電壓的波形進(jìn)行整形，并且輸出整形后的波形作為對(duì)集成電路的內(nèi)部電路進(jìn)行初始化的啟動(dòng)信號(hào)。
2.根據(jù)權(quán)利要求1所述的啟動(dòng)電路，其中所述第一晶體管的柵極連接到分別由所述第一電阻進(jìn)行電阻分壓的任何一個(gè)結(jié)點(diǎn)。
全文摘要
一種電壓產(chǎn)生單元，其中包括串聯(lián)在第一和第二電源線之間的第一電阻和第一晶體管。由于第一晶體管的柵極總是被提供比其漏極電壓更高的電壓，因此與現(xiàn)有技術(shù)相比，第一節(jié)點(diǎn)的第一電壓更緩慢地上升。啟動(dòng)信號(hào)產(chǎn)生單元根據(jù)第一電壓，在把第二電阻與第二晶體管相連接的第二節(jié)點(diǎn)產(chǎn)生第二電壓。與現(xiàn)有技術(shù)相比，第二電壓的邏輯電平的反轉(zhuǎn)時(shí)序被延遲。因此，從上電到輸出啟動(dòng)信號(hào)的時(shí)間段比現(xiàn)有技術(shù)中更長(zhǎng)。從而，即使當(dāng)電源電壓較低時(shí)，也能夠保證對(duì)內(nèi)部電路進(jìn)行初始化所需的時(shí)間段，因此可以確保對(duì)內(nèi)部電路進(jìn)行初始化。
文檔編號(hào)H03K17/22GK1422000SQ0212034
公開(kāi)日2003年6月4日 申請(qǐng)日期2002年5月23日 優(yōu)先權(quán)日2001年11月28日
發(fā)明者奧山好明 申請(qǐng)人:富士通株式會(huì)社