本發(fā)明屬于邏輯電路領(lǐng)域，尤其涉及一種用于I/O接口的降壓轉(zhuǎn)換電路。

背景技術(shù)：
通常把介于內(nèi)部芯片與外部芯片之間的接口稱為I/O接口，通過I/O接口可以實現(xiàn)外部芯片與內(nèi)部芯片之間的信號轉(zhuǎn)換，完成相應的控制功能。如I/O接口可以接收一高壓電源VDDIO作為I/O電源，而實際電路卻需要一低電源VDD，當所述VDDIO＞＞VDD時，所述VDDIO將會在傳輸這些高電壓的降壓轉(zhuǎn)換電路上施加應力。這種降壓轉(zhuǎn)換電路最常用互補金屬氧化物半導體(CMOS)反相器。圖1示出了傳統(tǒng)的接收簡單的數(shù)字信號的降壓轉(zhuǎn)換電路10，其包括串聯(lián)的CMOS反相器INV1和CMOS反相器INV2，CMOS反相器INV1由高壓PMOS晶體管PM1和高壓NMOS晶體管NM1組成，PM1和NM1的柵極相連接至輸入端A，PM1和NM1的漏極相連接至輸出端B，PM1的源極與VDDIO相連，NM1的源極與電源地VSS相連；CMOS反相器INV2由高壓PMOS晶體管PM2和高壓NMOS晶體管NM1組成，PM2和NM2的柵極相連接至輸出端B，PM2和NM2的漏極相連接至輸出端C，PM2的源極接VDD，NM2的源極與電源地VSS相連，PM1的開啟電壓為VTP，PM2的開啟電壓為VTN，|VTP|和VTN均小于VDDIO而大于VDD。當輸入端A接入VSS時，PM1將被開啟以將輸出端B端上拉至VDDIO，且NM1將被關(guān)閉，當所述輸出端B接入VDDIO時，PM2將被關(guān)閉，而NM1將被開啟以將輸出端C下拉至VSS；當輸入端A接入VDDIO時，NM1將被開啟將輸出端B下拉至VSS，且PM1將被關(guān)閉，當所述輸出端B接入VSS時，NM1將被關(guān)閉，由于PM2的VGS＝|VSS-VDD|＜|VTP|，PM2也將被關(guān)閉，所述輸出端C一直為VSS。因此，所述降壓轉(zhuǎn)換電路以一頻率持續(xù)接收直流信號，當所述輸入端A的電壓從“0-＞1”進行切換時，所述輸出端B的電壓則從“1-＞0”進行切換，由于PM2此時被關(guān)閉，導致所述輸出端C的電壓一致保持在VSS，所述降壓轉(zhuǎn)換電路無法正確地將所述I/O電源降壓轉(zhuǎn)換成低電源以供使用。因此，當I/O接口接收到的高壓電源VDDIO遠遠大于實際電路需要的低電源VDD時，需要提供一種新的降壓轉(zhuǎn)換電路解決上述問題。

技術(shù)實現(xiàn)要素：
本發(fā)明的目的在于提供一種用于I/O接口的降壓轉(zhuǎn)換電路，以將I/O接口接收到的高壓電源降低轉(zhuǎn)換成實際電路所需的低壓電源。為了解決上述問題，本發(fā)明提供一種用于I/O接口的降壓轉(zhuǎn)換電路，包括：高壓反相器，所述高壓反相器包括高壓PMOS管和高壓NMOS管，所述高壓PMOS管的源極和漏極分別與高壓電源和第一輸出端相連，所述高壓PMOS管的柵極由一輸入信號控制，所述高壓NMOS管的源極和漏極分別與電源地和所述第一輸出端相連，所述高壓NMOS管的柵極與所述高壓PMOS管的柵極相連；鉗位電路，所述鉗位電路的供電端與低壓電源相連，所述鉗位電路的輸入端與所述第一輸出端相連，所述鉗位電路的輸出端與第二輸出端相連；和低壓反相器，所述低壓反相器包括低壓PMOS管和低壓NMOS管，所述低壓PMOS管的源極和漏極分別與所述低壓電源和第三輸出端相連，所述低壓PMOS管的柵極與所述第二輸出端相連，所述低壓NMOS管的源極和漏極分別與所述電源地和所述第三輸出端相連，所述低壓NMOS管的柵極與所述低壓PMOS管的柵極相連，其中，所述電源地低于所述低壓電源，所述低壓電源低于所述高壓電源，所述輸入信號在所述電源地和所述高壓電源之間的電壓擺動。進一步的，所述高壓PMOS管和高壓NMOS管分別具有第一閾值電壓和第二閾值電壓，所述第一閾值電壓的絕對值和所述第二閾值電壓均低于所述高壓電源且高于所述低壓電源。進一步的，所述低壓PMOS管和低壓NMOS管分別具有第三閾值電壓和第四閾值電壓，所述第三閾值電壓的絕對值和所述第四閾值電壓均低于所述低壓電源且高于所述電源地。進一步的，所述降壓轉(zhuǎn)換電路的降壓過程為：所述輸入信號為所述高壓電源時，所述輸入信號同時控制所述高壓PMOS管截止、所述高壓NMOS管導通，所述高壓反相器經(jīng)所述第一輸出端將所述高壓NMOS管的源極連接的電源地輸出；當所述鉗位電路的輸入端接收所述電源地時，所述鉗位電路將所述第二輸出端輸出的電壓下拉至與接收到的所述電源地相等；所述電源地同時控制所述低壓PMOS管導通、所述低壓NMOS管截止，所述低壓反相器經(jīng)所述第三輸出端將所述低壓PMOS管的柵極連接的低壓電源輸出。進一步的，所述降壓轉(zhuǎn)換電路的降壓過程為：所述輸入信號為所述電源地時，所述輸入信號同時控制所述高壓PMOS管導通、所述高壓NMOS管截止，所述高壓反相器經(jīng)所述第一輸出端將所述高壓PMOS管的源極連接的所述高壓電源輸出；當所述鉗位電路的輸入端接收所述高壓電源時，所述鉗位電路將所述第二輸出端輸出的電壓上拉至與所述鉗位電路的供電端的電壓相等；所述低壓電源同時控制所述低壓PMOS管截止、所述低壓NMOS管導通，所述低壓反相器經(jīng)所述第三輸出端將所述低壓NMOS管的漏極連接的電源地輸出。進一步的，所述鉗位電路為高壓本征NMOS管，所述高壓本征NMOS管的柵端為所述鉗位電路的供電端，所述高壓本征NMOS管的源/漏端的一端為所述鉗位電路的輸入端，所述高壓本征NMOS管的源/漏端的另一端為所述鉗位電路的輸出端。與現(xiàn)有技術(shù)相比，本發(fā)明公開的一種用于I/O接口的降壓轉(zhuǎn)換電路，由于所述用于I/O接口的降壓轉(zhuǎn)換電路包括高壓反相器，所述高壓反相器包括高壓PMOS管和高壓NMOS管，所述高壓PMOS管的源極和漏極分別與高壓電源和第一輸出端相連，所述高壓PMOS管的柵極由一輸入信號控制，所述高壓NMOS管的源極和漏極分別與電源地和所述第一輸出端相連，所述高壓NMOS管的柵極與所述高壓PMOS管的柵極相連；鉗位電路，所述鉗位電路的供電端與低壓電源相連，所述鉗位電路的輸入端與所述第一輸出端相連，所述鉗位電路的輸出端與第二輸出端相連；和低壓反相器，所述低壓反相器包括低壓PMOS管和低壓NMOS管，所述低壓PMOS管的源極和漏極分別與所述低壓電源和第三輸出端相連，所述低壓PMOS管的柵極與所述第二輸出端相連，所述低壓NMOS管的源極和漏極分別與所述電源地和所述第三輸出端相連，所述低壓NMOS管的柵極與所述低壓PMOS管的柵極相連，其中，所述電源地低于所述低壓電源，所述低壓電源低于所述高壓電源，所述輸入信號在所述電源地和所述高壓電源之間的電壓擺動，所以，當I/O接口接收到高壓電源時，所述降壓轉(zhuǎn)換電路可以將所述輸入信號接收到的高壓電源經(jīng)正確地降壓轉(zhuǎn)換成低壓電源以供芯片使用。此外，所述鉗位電路為高壓本征NMOS管，由于所述高壓本征NMOS管的閾值電壓接近為0，當所述高壓本征NMOS管實現(xiàn)鉗位功能時，可以使所述鉗位電路的輸出端輸出的電壓最大程度的接近所述低壓電源，從而可以保證受所述低壓電源控制的低壓反相器正確輸出。附圖說明圖1為現(xiàn)有技術(shù)的一實施例中的降壓轉(zhuǎn)換電路結(jié)構(gòu)示意圖；圖2為本發(fā)明的一實施例中的降壓轉(zhuǎn)換電路結(jié)構(gòu)示意圖；圖3為本發(fā)明的一實施例中的降壓轉(zhuǎn)換電路輸入輸出示意圖。具體實施方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。參見圖2，本發(fā)明提供一種用于I/O接口的降壓轉(zhuǎn)換電路100，所述用于I/O接口的降壓轉(zhuǎn)換電路100包括高壓反相器200、鉗位電路300和低壓反相器400。具體的，所述高壓反相器200包括高壓PMOS管PM1和高壓NMOS管NM1，所述高壓PMOS管PM1的源極和漏極分別與高壓電源VDDIO和第一輸出端B相連，所述高壓PMOS管PM1的柵極與第一輸入端A相連，所述第一輸入端由一輸入信號IN控制，所述高壓NMOS管NM1的源極和漏極分別與電源地VSS和所述第一輸出端B相連，所述高壓NMOS管的柵極與所述高壓PMOS管的柵極相連。其中，所述高壓PMOS管具有第一閾值電壓VTP1，所述高壓NMOS管具有第二閾值電壓VTN2，而所述|VTP1|和VTN1均高于一低壓電源VDD且低于所述高壓電源VDDIO。具體的，所述鉗位電路300的供電端與所述低壓電源VDD相連，所述鉗位電路300的輸入端與所述第一輸出端B相連，所述鉗位電路300的輸出端與第二輸出端C相連。所述鉗位電路300實現(xiàn)鉗位功能的分析如下：當所述鉗位電路300的輸入端與其供電端相比，接收到的電壓低于所述低壓電源VDD時，所述鉗位電路300導通，若所述鉗位電路300的輸出端的電壓與所述低壓電源VDD相等，則所述鉗位電路300的輸出端輸出的電壓被強制下拉，與所述鉗位電路300的輸入端的電壓相近；當所述鉗位電路300的輸入端與其供電端相比，接收到的電壓高于所述低壓電源VDD時，所述鉗位電路300導通，若所述鉗位電路300的輸出端的電壓與所述電源地VSS相等，則所述鉗位電路300的輸出端輸出的電壓被強制上拉，與所述鉗位電路300的供電端的電壓相近。進一步的，所述鉗位電路為高壓本征NMOS管NM0，所述高壓本征NMOS管的柵端為所述鉗位電路的供電端，所述高壓本征NMOS管的源/漏端的一端為所述鉗位電路的輸入端，所述高壓本征NMOS管的源/漏端的另一端為所述鉗位電路的輸出端。由于所述高壓本征NMOS管的閾值電壓接近為0，當所述高壓本征NMOS管實現(xiàn)鉗位功能時，可以使所述鉗位電路的輸出端輸出的電壓最大程度的接近所述低壓電源VDD，從而可以保證受所述低壓電源控制的低壓反相器正確輸出。具體的，所述低壓反相器400包括低壓PMOS管PM2和低壓NMOS管NM2，所述低壓PMOS管PM2的源極和漏極分別與所述低壓電源VDD和第三輸出端D相連，所述低壓PMOS管PM2的柵極與所述第二輸出端C相連，所述低壓NMOS管NM2的源極和漏極分別與所述電源地VSS和所述第三輸出端D相連，所述低壓NMOS管NM2的柵極與所述低壓PMOS管PM2的柵極相連，并且所述低壓電源VDD低于所述高壓電源VDDIO，所述輸入信號IN在所述電源地VSS和所述高壓電源VDDIO之間的電壓擺動。其中，所述低壓PMOS管PM2具有第三閾值電壓VTP2，所述低壓NMOS管NM2具有第四閾值電壓VTN2，而|所述VTP2|和VTN2均高于所述電源地VSS且低于所述低壓電源VDD。結(jié)合圖3，對所述降壓轉(zhuǎn)換電路如何進行降壓的過程進行如下分析：當所述輸入信號IN為所述高壓電源VDDIO時，所述高壓PMOS管PM1的柵源電極之間的壓差低于VTP1，所述輸入信號IN控制所述高壓PMOS管PM1截止，所述高壓NMOS管NM1的柵源電極之間的壓差高于VTN1，所述輸入信號IN控制所述高壓NMOS管NM1導通，所述高壓反相器200經(jīng)所述第一輸出端B，將所述高壓NMOS管NM1的源極連接的所述電源地VSS輸出；所述鉗位電路300實現(xiàn)鉗位功能，所述第二輸出端C輸出的所述低壓電源VDD被下拉至與所述第一輸出端B輸出的所述電源地VSS相等；當所述第二輸出端C的電壓為所述電源地VSS時，所述低壓PMOS管PM2的柵源電極之間的壓差高于VTP2，所述電源地VSS控制所述低壓PMOS管PM2導通，所述低壓NMOS管NM2的柵源電極之間的壓差低于VTN2，所述電源地VSS控制所述低壓NMOS管NM2截止，所述低壓反相器400經(jīng)所述第三輸出端C將所述低壓PMOS管NM2的柵極連接的低壓電源VDD輸出。當所述輸入信號IN為所述電源地VSS時，所述高壓PMOS管PM1的柵源電極之間的壓差高于VTP1，所述輸入信號IN控制所述高壓PMOS管PM1導通，所述高壓NMOS管NM1的柵源電極之間的壓差低于VTN1，所述輸入信號IN控制所述高壓NMOS管NM1截止，所述高壓反相器200經(jīng)所述第一輸出端B，將所述高壓PMOS管PM1的源極連接的所述高壓電源VDDIO輸出；所述鉗位電路300實現(xiàn)鉗位功能，所述第二輸出端C輸出的所述電源地VSS被上拉至與所述鉗位電路300的供電端輸出的所述低壓電源VDD相等；當所述第二輸出端C的電壓為所述低壓電源VDD時，所述低壓PMOS管PM2的柵源電極之間的壓差低于VTP2，所述低壓電源VDD控制所述低壓PMOS管PM2截止，所述低壓NMOS管NM2的柵源電極之間的壓差高于VTN2，所述低壓電源VDD控制所述低壓NMOS管NM2導通，所述低壓反相器400經(jīng)所述第三輸出端C將所述低壓NMOS管NM2的漏極連接的電源地VSS輸出。由此可見，本發(fā)明當I/O接口接收到的高壓電源時，所述降壓轉(zhuǎn)換電路可以將所述輸入信號接收到的高壓電源經(jīng)正確地降壓轉(zhuǎn)換成低壓電源以供芯片使用。本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保護范圍應當以本發(fā)明權(quán)利要求所界定的范圍為準。