專利名稱：一種高效率、高耐壓肖特基芯片的制作方法
技術(shù)領(lǐng)域：
一種高效率、高耐壓肖特基芯片技術(shù)領(lǐng)域[0001]一種高效率、高耐壓肖特基芯片，屬于半導(dǎo)體器件制造技術(shù)領(lǐng)域。具體涉及一種新 型高效率肖特基二極管Schottky。
背景技術(shù)：
[0002]傳統(tǒng)N通道肖特基芯片肖特基界面下方是多晶硅，多晶硅的外周挖溝槽，因?yàn)橹?有一種溝槽且溝槽氧化硅的厚度一致，如圖2所示，在溝槽底部彎角的地方容易發(fā)生電力 擊穿，該種肖特基芯片反向耐壓較低，肖特基界面通過電流面積小，通電效率低。發(fā)明內(nèi)容[0003]本實(shí)用新型要解決的技術(shù)問題是:克服現(xiàn)有技術(shù)的不足，提供一種可以提高肖特 基芯片的通電效率，降低正向壓降，并提聞反向耐壓的一種聞效率、聞耐壓肖特基芯片。[0004]本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是:該一種高效率、高耐壓肖特基 芯片，包括頂部金屬層、頂部金屬層下方的肖特基界面、緊靠肖特基界面下方的多晶硅、多 晶硅外周的第一溝槽、下部的N型外延層N-EPI和N型基片，其特征在于:在兩相鄰第一溝 槽之間增設(shè)第二溝槽，第一溝槽的底部厚度大于邊部厚度。[0005]所述的第二溝槽為多個(gè)，每兩個(gè)第一溝槽之間設(shè)置一個(gè)。[0006]所述的第二溝槽的深度低于第一溝槽的深度。[0007]所述的第一溝槽的底部厚度是邊部厚度的2-5倍。[0008]與現(xiàn)有技術(shù)相比，本實(shí)用新型的高效率、高耐壓肖特基芯片的有益效果是:[0009]1、在現(xiàn)有肖特基芯片兩個(gè)第一溝槽中間增加一個(gè)第二溝槽，在相等的肖特基芯 片面積下肖特基界面得以增加，正向?qū)娏鞯哪芰訌?qiáng)，降低正向通電時(shí)的壓降VF值， 從而提升正向通電的效率15-30%。另第二溝槽的深度比第一溝槽淺，反向電壓時(shí)第一溝槽 的MOS空乏功能可以保護(hù)第二溝槽的肖特基界面，因而降低反向漏電流的損耗；[0010]2、第一溝槽底部的氧化硅層較厚，比邊部溝槽的氧化硅層加厚2-3倍，有效防止 第一溝槽底部彎角的地方發(fā)生電力擊穿，產(chǎn)品反向耐壓可以提高15 — 30%。且可以保持原 有的反向電壓要求降低導(dǎo)通正向電流時(shí)的壓降VF。


[0011]圖1是聞效率、聞耐壓肖特基芯片結(jié)構(gòu)不意圖。[0012]圖2是現(xiàn)有技術(shù)肖特基芯片結(jié)構(gòu)不意圖。[0013]其中:1、頂部金屬層2、多晶硅 3、第一溝槽 4、第二溝槽 5、肖特基界面6、N型外延層N-EPI 7、N型基片。
具體實(shí)施方式
[0014]
以下結(jié)合附圖1對(duì)本實(shí)用新型高效率、高耐壓肖特基芯片做進(jìn)一步描述。[0015]該一種高效率、高耐壓肖特基芯片，由頂部金屬層1、多晶硅2、第一溝槽3、第二溝 槽4、肖特基界面5、N型外延層N-EPI 6和N型基片N+ Substrate 7組成。從下往上依次 為:N型基片N+Substrate 7、N型外延層N-EPI 6、第一溝槽3、多晶硅2、第二溝槽4、肖特 基界面5和頂部金屬層I。[0016]多晶硅2緊靠在肖特基界面5的下方、在多晶硅的兩側(cè)部和下部挖出第一溝槽3、 在兩相鄰第一溝槽3之間挖出第二溝槽4，第一溝槽3的底部厚度大于邊部厚度。[0017]所述的第二溝槽4為方形槽，多個(gè)，每兩個(gè)第一溝槽3之間設(shè)置一個(gè)。[0018]所述的第二溝槽4的深度低于第一溝槽3的深度。[0019]所述的第一溝槽3的底部厚度是邊部厚度的2-5倍。[0020]如底部溝槽厚度為邊部溝槽厚度的2倍，產(chǎn)品反向耐壓可以提高15% ；[0021]底部溝槽厚度為邊部溝槽厚度的3倍，產(chǎn)品反向耐壓可以提高20% ；[0022]底部溝槽厚度為邊部溝槽厚度的5倍，產(chǎn)品反向耐壓可以提高30%。[0023]在現(xiàn)有技術(shù)肖特基晶粒制作中，在多晶硅2外周挖的兩第一溝槽3中間再挖一個(gè) 第二溝槽4，第二溝槽4的表面形成額外的肖特基界面，也就是把肖特基界面的形狀制成 平面和溝槽相間隔的形狀，因此在相等的肖特基芯片面積中肖特基界面5得以增加，正向 導(dǎo)通電流的能力加強(qiáng)，降低正向通電時(shí)的壓降VF值，從而提升正向通電的效率15-30%。另 第二溝槽4的深度比第一溝槽3淺，反向電壓時(shí)第一溝槽3的MOS空乏功能可以保護(hù)第二 溝槽4的肖特基界面，因而降低反向漏電流的損耗。[0024]本聞效率、聞耐壓肖特基芯片把肖特基芯片氧化娃層底部加厚，使電場在反向電 壓得到疏解，所以反向耐壓可以提高15-30%。且可以保持原有的反向電壓要求，但是提高 N-EPI外延的摻雜濃度從而降低導(dǎo)通正向電流時(shí)的壓降VF，從而提升正向?qū)ǖ男?。?決了肖特基芯片第一溝槽3底部彎角地方容易擊穿造成反向電壓低的問題。[0025]以上所述，僅是本實(shí)用新型的較佳實(shí)施例而已，并非是對(duì)本實(shí)用新型作其它形式 的限制，任何熟悉本專業(yè)的技術(shù)人員可能利用上述揭示的技術(shù)內(nèi)容加以變更或改型為等同 變化的等效實(shí)施例。但是凡是未脫離本實(shí)用新型技術(shù)方案內(nèi)容，依據(jù)本實(shí)用新型的技術(shù)實(shí) 質(zhì)對(duì)以上實(shí)施例所作的任何簡單修改、等同變化與改型，仍屬于本實(shí)用新型技術(shù)方案的保 護(hù)范圍。
權(quán)利要求1.一種高效率、高耐壓肖特基芯片，包括頂部金屬層(I)、頂部金屬層(I)下方的肖特 基界面(5)、緊靠肖特基界面(5)下方的多晶硅(2)、多晶硅外周的第一溝槽(3)、下部的N 型外延層N-EPI (6)和N型基片(7)，其特征在于:在兩相鄰第一溝槽(3)之間增設(shè)第二溝 槽(4)，第一溝槽(3)的底部厚度大于邊部厚度。
2.根據(jù)權(quán)利要求1所述的一種高效率、高耐壓肖特基芯片，其特征在于:所述的第二溝 槽(4)為多個(gè)，每兩個(gè)第一溝槽(3)之間設(shè)置一個(gè)。
3.根據(jù)權(quán)利要求1或2所述的一種高效率、高耐壓肖特基芯片，其特征在于:所述的第 二溝槽(4)的深度低于第一溝槽(3)的深度。
4.根據(jù)權(quán)利要求3所述的一種高效率、高耐壓肖特基芯片，其特征在于:所述的第一溝 槽(3)的底部厚度是邊部厚度的2-5倍。
專利摘要一種高效率、高耐壓肖特基芯片，屬于半導(dǎo)體器件制造技術(shù)領(lǐng)域。包括頂部金屬層(1)、頂部金屬層(1)下方的肖特基界面(5)、緊靠肖特基界面(5)下方的多晶硅(2)、多晶硅外周的第一溝槽(3)、下部的N型外延層N-EPI(6)和N型基片(7)，其特征在于在兩相鄰第一溝槽(3)之間增設(shè)第二溝槽(4)，第一溝槽(3)的底部厚度大于邊部厚度。與現(xiàn)有技術(shù)相比，具有提高肖特基芯片的通電效率，降低正向壓降，并可以保持原有的反向電壓要求降低導(dǎo)通正向電流時(shí)的壓降VF等優(yōu)點(diǎn)。
文檔編號(hào)H01L29/06GK203165902SQ20122073227
公開日2013年8月28日 申請(qǐng)日期2012年12月27日 優(yōu)先權(quán)日2012年12月27日
發(fā)明者關(guān)仕漢, 呂新立 申請(qǐng)人:淄博美林電子有限公司