專利名稱：改良型掩膜式只讀存儲(chǔ)器工藝與元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于集成電路及其在半導(dǎo)體元件制造的工藝。更具體而言，本發(fā)明提供一種制造掩膜式只讀存儲(chǔ)器的方法，可縮小其臨界尺寸，并有效免除擊穿效應(yīng)。但本發(fā)明的應(yīng)用范圍實(shí)較此更為廣泛。舉例而言，本發(fā)明可應(yīng)用在嵌入式只讀存儲(chǔ)器的設(shè)計(jì)及其他方面。
增加電路密度不僅改善了集成電路的復(fù)雜性與性能，同時(shí)也為消費(fèi)者提供了低成本零件。一部生產(chǎn)集成電路或晶片的機(jī)器動(dòng)輒耗資數(shù)億，甚至數(shù)十億美元。每部機(jī)器可以生產(chǎn)一定數(shù)量的晶圓，而每片晶圓上可容納一定數(shù)量的集成電路。因此，若能讓每個(gè)集成電路的個(gè)別元件縮小的話，每片晶圓上就可制造更多的元件，從而增加這部機(jī)器的產(chǎn)出。要將元件縮小是個(gè)很大的挑戰(zhàn)，因?yàn)槊總€(gè)集成電路工藝都有其限制。換言之，某特定工藝通常只適用于一定的尺寸，否則就必須更改整個(gè)工藝或是元件的配置。
集成電路元件有許多種類，包括存儲(chǔ)器、特殊功能集成電路元件、微處理器元件等。存儲(chǔ)器中則包括如ROMs的只讀存儲(chǔ)器。只讀存儲(chǔ)器又分為掩膜式只讀存儲(chǔ)器和場氧化只讀存儲(chǔ)器。隨著元件尺寸日益縮小，掩膜式只讀存儲(chǔ)器也面臨各種限制。舉例而言，掩膜式只讀存儲(chǔ)器有擊穿的問題，即一個(gè)記憶胞會(huì)在判讀機(jī)上提供錯(cuò)誤的記憶胞狀態(tài)資訊。換言之，該記憶胞會(huì)輸出1而非0的狀態(tài)，因此而造成不當(dāng)輸出。元件尺寸越小，這樣的問題就越嚴(yán)重。記憶胞的起始電壓下降，并造成該記憶胞的不當(dāng)讀出。傳統(tǒng)的只讀存儲(chǔ)器集成電路元件往往存在這類以及其他限制。
有鑒于此，改進(jìn)半導(dǎo)體元件的處理技術(shù)實(shí)有其必要。

發(fā)明內(nèi)容
本發(fā)明將提供包括制造半導(dǎo)體元件方法在內(nèi)的技術(shù)。具體而言，本發(fā)明提供一種制造掩膜式只讀存儲(chǔ)器的方法，可縮小其臨界尺寸，并有效免除擊穿效應(yīng)。但本發(fā)明的應(yīng)用范圍實(shí)較此更為廣泛。舉例而言，本發(fā)明可應(yīng)用在嵌入式只讀存儲(chǔ)器的設(shè)計(jì)及其他方面。在具體實(shí)施例中，本發(fā)明提供一種制造掩膜式只讀存儲(chǔ)器集成電路元件的方法，可降低源極區(qū)和漏極區(qū)之間的擊穿影響，因?yàn)楹笳邥?huì)造成錯(cuò)誤的程式讀出。該方法包括利用植入工藝在半導(dǎo)體基底上形成多個(gè)井區(qū)，以及透過第一個(gè)圖案化光罩形成多個(gè)掩埋式植入?yún)^(qū)。第一個(gè)圖案化光罩是在半導(dǎo)體基底上方形成。每個(gè)掩埋式植入?yún)^(qū)包括個(gè)別記憶胞區(qū)域上的一個(gè)源極區(qū)和一個(gè)漏極區(qū)。這些記憶胞區(qū)域計(jì)有多個(gè)。本方法還包括在每個(gè)記憶胞區(qū)域的通道區(qū)里的掩埋式植入?yún)^(qū)附近形成口袋區(qū)。第一口袋區(qū)定義為介于通道區(qū)和源極區(qū)之間。第二口袋區(qū)則介于通道區(qū)和每個(gè)記憶胞區(qū)域上的漏極區(qū)之間。本方法包括利用植入法為一個(gè)或更多的擇定通道區(qū)編寫程式，以完成一個(gè)或更多個(gè)擇定的記憶胞區(qū)域的程序化。
在另一個(gè)實(shí)施例中，本發(fā)明提供一種制造集成電路元件的方法，其中包括一設(shè)計(jì)方法可將臨界尺寸從大約0.35微米縮小為不到0.35微米，藉以降低會(huì)造成掩膜式只讀存儲(chǔ)器做不當(dāng)程序讀取的擊穿效應(yīng)。該設(shè)計(jì)方法包括利用植入法在半導(dǎo)體基座上形成數(shù)個(gè)井區(qū)，并透過第一個(gè)圖案化光罩區(qū)形成多個(gè)掩埋式植入?yún)^(qū)，以定義每個(gè)記憶胞區(qū)域的通道區(qū)間的源極區(qū)與漏極區(qū)。本方法也在每個(gè)記憶胞區(qū)域的通道區(qū)內(nèi)的掩埋式植入?yún)^(qū)的附近形成口袋區(qū)。該口袋區(qū)具備掩埋式植入?yún)^(qū)的相對雜值特性。本方法為一個(gè)或更多的擇定通道區(qū)編寫程序，以完成一個(gè)或更多個(gè)擇定的記憶胞區(qū)域的程序化。該口袋區(qū)的目的是為了降低一個(gè)或以上的記憶胞區(qū)域的通道區(qū)內(nèi)的一個(gè)或以上的源極區(qū)與漏極區(qū)之間的擊穿效應(yīng)。
在另一個(gè)實(shí)施例中，本發(fā)明提供一個(gè)掩膜式只讀存儲(chǔ)器集成電路元件。該元件包括一個(gè)半導(dǎo)體基座、一個(gè)在半導(dǎo)體基座上形成的井區(qū)、和一個(gè)與漏極區(qū)相連的源極區(qū)；該源極區(qū)和漏極區(qū)皆具備第一種雜值的特性。通道區(qū)定義為介于源極區(qū)和漏極區(qū)之間。第一口袋區(qū)定義為介于通道區(qū)和源極區(qū)之間。第二口袋區(qū)定義為介于通道區(qū)和漏極區(qū)之間。字元線定義為通道區(qū)上方。本元件在字元線上方有一內(nèi)層介電層，在該介電層上方則有一金屬內(nèi)連線層。第一和第二口袋區(qū)皆屬第二種雜值特性，即相對于第一種雜值的特性。第一口袋區(qū)和第二口袋區(qū)使源極區(qū)在使用電壓小于起始電壓時(shí)不致和漏極區(qū)相互干涉。
本發(fā)明與傳統(tǒng)技術(shù)相較有諸多優(yōu)點(diǎn)。舉例而言，本發(fā)明提供一種以傳統(tǒng)技術(shù)為基礎(chǔ)、容易使用的工藝。在某些實(shí)施例中，本方法讓每片晶圓上分割出更多晶粒，因而達(dá)成較高的元件良率(device yields in dies per wafer)。因此，本方法提供之工藝可與傳統(tǒng)工藝技術(shù)相容，而無需大幅修改傳統(tǒng)設(shè)備及工藝。本發(fā)明并提供不受傳統(tǒng)元件限制的改良型掩膜式只讀存儲(chǔ)器。不同的實(shí)施例可達(dá)成不同優(yōu)點(diǎn)。本發(fā)明的上述及其他優(yōu)點(diǎn)將于本發(fā)明說明和以下做更詳盡的描述。
以下的詳盡說明和隨附圖將有助于對本發(fā)明的其他目的、特征與優(yōu)點(diǎn)有更充分的了解。


圖1顯示了本發(fā)明的實(shí)施例中一個(gè)掩膜式只讀存儲(chǔ)器記憶胞設(shè)計(jì)的俯視圖100。本圖僅系舉例，不應(yīng)用以限定本專利申請范圍。任何熟悉本技術(shù)領(lǐng)域者皆了解本發(fā)明可做許多其它變化、更動(dòng)與應(yīng)用。如圖所示，本俯視圖包括多個(gè)多晶硅導(dǎo)體107，每個(gè)導(dǎo)體皆為一個(gè)記憶胞陣列101定義一字元線。圖中顯示源/漏極區(qū)或主動(dòng)區(qū)105。該主動(dòng)區(qū)包括一雜質(zhì)濃度較高的掩埋區(qū)。在本實(shí)施例中，該掩埋區(qū)包括如硼族及其它在內(nèi)的N+型雜質(zhì)。如圖顯示一通道植入109。這些通道植入可針對特定記憶胞編寫程序。經(jīng)程序化的記憶胞可輸出如”1”的邏輯狀態(tài)。反之，未經(jīng)程序化的記憶胞則會(huì)輸出“0“。有關(guān)本發(fā)明的更多細(xì)節(jié)將在本發(fā)明說明及以下加以介紹。
圖2顯示了本發(fā)明的實(shí)施例中一個(gè)掩膜式只讀存儲(chǔ)器200的截面圖。本圖僅為舉例，不應(yīng)用以限定本專利申請范圍。任何熟悉本技術(shù)領(lǐng)域者皆了解本發(fā)明可做許多其它變化、更動(dòng)與應(yīng)用。此外，與其它附圖相同，圖中部分參考數(shù)字僅供交叉參考之用。200截面圖是針對陣列中的單一記憶胞而言。該記憶胞包括含有井區(qū)在內(nèi)的基底205。該基底通常屬于P型雜質(zhì)，但也可能屬其他種雜質(zhì)。該井區(qū)同樣屬于P型雜質(zhì)。多晶硅層107是在該基底表面上方形成。如圖并顯示源/漏極區(qū)103。掩埋區(qū)與通道區(qū)之間則形成一口袋區(qū)203，其中包括本實(shí)施例中的通道植入。另一個(gè)口袋區(qū)201則于掩埋區(qū)和通道區(qū)間形成。這兩個(gè)口袋區(qū)在通道區(qū)及各自的掩埋區(qū)之間相互作用，防止源極區(qū)和漏極區(qū)之間產(chǎn)生擊穿效應(yīng)。
本實(shí)施例提供多種參數(shù)?？诖鼌^(qū)主要是利用相反離子植入形成的P型雜質(zhì)。相反離子植入是以硼或氟化硼之類為之。其植入濃度通常介于5×1011至5×1013atoms/cm2，但別的劑量也可以。所用能量通常介于25keV到100keV，但其他電壓值也可以。通常相反離子植入會(huì)使用角度植入工藝。但視實(shí)際應(yīng)用情況而定，其他適合的技術(shù)也可以。
圖3顯示了本發(fā)明的實(shí)施例中掩膜式只讀存儲(chǔ)器的記憶胞電路圖300。本圖僅為舉例，不應(yīng)用以限定本專利申請范圍。任何熟悉本技術(shù)領(lǐng)域者皆了解本發(fā)明可做許多其它變化、更動(dòng)與應(yīng)用。本圖包括多個(gè)記憶胞。每個(gè)記憶胞皆含有一晶體管元件，藉由植入法儲(chǔ)存“1”或“0”訊號。每個(gè)記憶胞皆與一字元線和一位元線相連，而位元線又與讀出放大器相連。掩埋式植入?yún)^(qū)定義位元線的結(jié)構(gòu)。有關(guān)本發(fā)明的更多細(xì)節(jié)將以下列方式加以說明。
本發(fā)明的實(shí)施例可概述如下1.提供基底；2.形成井區(qū)；3.形成掩埋式N+植入；4.在口袋區(qū)形成反向摻雜植入，以定義源極區(qū)；5.選擇部分記憶陣列的通道區(qū)形成編碼植入；6.在基底上方形成字元線多晶硅層；7.將字元線多晶硅層進(jìn)行圖案化；8.形成內(nèi)層介電層；9.形成接觸區(qū)；10.形成金屬線；11.在金屬層上方形成保護(hù)層；以及12.實(shí)施其他必要步驟。
以上各步驟實(shí)施順序提供本發(fā)明實(shí)施例的一種方法。本方法利用在口袋區(qū)進(jìn)行反向摻雜植入來避免通道區(qū)內(nèi)源極區(qū)與漏極區(qū)之間產(chǎn)生的擊穿效應(yīng)。這些擊穿效應(yīng)會(huì)造成不當(dāng)程序讀出，以及其他限制。這些限制及其他步驟都在本發(fā)明說明和以下有詳盡描述。
圖4至圖7顯示了本發(fā)明的實(shí)施例中，制造掩膜式只讀存儲(chǔ)器的方法。這些附圖僅是舉例，不應(yīng)用以限定本專利申請范圍。任何熟悉本技術(shù)領(lǐng)域者皆了解本發(fā)明可做許多其它變化、更動(dòng)與應(yīng)用。本方法首先提供一基底401，其上方表面為403。該基底可以是像硅晶圓之類的半導(dǎo)體基底。硅底材通常屬P型，濃度則為1014-1016atom/cm3，但也有其他可能。
如圖5所示，掩膜層501在基底表面403上方形成。然后利用傳統(tǒng)的微影工藝完成該掩膜層的圖案化。本方法包括在掩埋區(qū)503進(jìn)行植入，形成位元線結(jié)構(gòu)。植入法則采用硼或氟化硼或其他元素進(jìn)行布植。當(dāng)通道區(qū)為0.01-0.10微米時(shí)，通常掩埋層的深度為0.1-0.50微米?？诖鼌^(qū)505是由夾角植入工藝506形成。夾角植入則是利用介于10度至30度之間的夾角601完成，但角度并無一定限制。口袋區(qū)505在基底上形成一P型雜質(zhì)輪廓。這些雜質(zhì)輪廓可防止掩埋式植入?yún)^(qū)之間產(chǎn)生擊穿效應(yīng)。為提高效率緣故，口袋區(qū)在掩膜步驟時(shí)即形成作為掩埋區(qū)。
本方法選擇部分記憶胞區(qū)域進(jìn)行程序編寫的步驟，以完成一系列存儲(chǔ)器元件的程序化。在此，光罩會(huì)覆蓋部分記憶胞區(qū)域。其余區(qū)域則保持無光罩覆蓋的狀態(tài)。這些無罩光罩覆蓋區(qū)則利用雜質(zhì)701進(jìn)行布植，將該記憶胞編碼為703，如圖7所示。植入?yún)^(qū)703使源極區(qū)和漏極區(qū)相互連接，讓訊號得以在兩區(qū)之間傳輸。本方法在基底的部分區(qū)域上方形成一字元線多晶硅層。該多晶硅層系以傳統(tǒng)的光罩與蝕刻技術(shù)來加以圖案化。在該多晶硅層上方則形成一個(gè)或多個(gè)內(nèi)層介電層。根據(jù)本方法，在該介電層內(nèi)將形成接觸區(qū)。接著，本方法利用在接觸層上方的金屬(例如鋁)形成內(nèi)連線。在這些內(nèi)連線上方則形成通常由氧化物組成的保護(hù)層，以及一氮化物層。根據(jù)不同的實(shí)施例，本方法可涵括其他必要步驟。
本文所述的范例與實(shí)施例僅是舉例，故任何熟悉本技術(shù)領(lǐng)域者當(dāng)可做些許的潤飾或更動(dòng)，且這些潤飾或更動(dòng)應(yīng)被納入本發(fā)明的精神與范圍內(nèi)，并屬后附的申請專利范圍之內(nèi)。
權(quán)利要求
1.一種制造掩膜式只讀存儲(chǔ)器集成電路元件的方法，可降低源極區(qū)與通道區(qū)之間會(huì)造成程序誤讀的擊穿效應(yīng)，包含下列步驟實(shí)施一植入工藝在半導(dǎo)體基底上形成井區(qū)；藉由第一個(gè)圖案化光罩形成多個(gè)掩埋式植入?yún)^(qū)；第一個(gè)圖案化光罩形成于半導(dǎo)體基底上方，而包含一個(gè)源極區(qū)和一個(gè)漏極區(qū)在內(nèi)的掩埋式植入?yún)^(qū)則形成于個(gè)別記憶胞區(qū)域的通道區(qū)間；共有多個(gè)記憶胞區(qū)域；在每個(gè)記憶胞區(qū)域的通道區(qū)內(nèi)的掩埋式植入?yún)^(qū)附近形成口袋區(qū)，其中包括第一口袋區(qū)定義為介于通道區(qū)和源極區(qū)之間，以及第二口袋區(qū)定義為介于每個(gè)記憶胞區(qū)域的通道區(qū)和漏極區(qū)之間；及實(shí)施植入法為部分通道區(qū)編寫程序，以完成部分記憶胞區(qū)域的程序化。
2.如權(quán)利要求1所述的方法，其特征在于，部分通道區(qū)是由一單一光罩工藝來擇定。
3.如權(quán)利要求1所述的方法，其特征在于，口袋區(qū)是在同一光罩工藝時(shí)，根據(jù)相對于掩埋式植入?yún)^(qū)的相反摻質(zhì)被定義為掩埋式植入?yún)^(qū)。
4.如權(quán)利要求l所述的方法，其特征在于，實(shí)施硼或氟化硼離子布植，形成口袋區(qū)。該植入工藝的植進(jìn)入射角度是相對于基底表面約20至30度，植入濃度介于5E11至5E13atoms/cm2，使用能量則在15至100keV。
5.如權(quán)利要求1所述的方法，其特征在于，每個(gè)通道區(qū)約為0.3微米，甚至更小。
6.如權(quán)利要求1所述的方法，其特征在于，口袋區(qū)可減少記憶胞區(qū)域的源/漏極區(qū)之間的通道區(qū)內(nèi)的擊穿效應(yīng)。
7.如權(quán)利要求1所述的方法，其特征在于，井區(qū)屬于P型材料。
8.如權(quán)利要求1所述的方法，其特征在于，基底屬于P型特征的材料。
9.如權(quán)利要求1所述的方法，其特征在于，掩埋式植入?yún)^(qū)所用的植入濃度介于1E15至2E15atoms/cm2，所用能量則為20至60keV。
10.如權(quán)利要求9所述的方法，其特征在于，掩埋式植入?yún)^(qū)包括磷或砷原子。
11.一種制造集成電路元件的方法，其中包括一種設(shè)計(jì)方法可將臨界尺寸從0.35微米縮小至0.35微米以下，以降低會(huì)造成掩膜式只讀存儲(chǔ)器元件誤讀程序的擊穿效應(yīng)，該方法包含下列步驟實(shí)施一植入工藝以于半導(dǎo)體基底上形成數(shù)個(gè)井區(qū)；透過第一個(gè)圖案化光罩形成多個(gè)掩埋式植入?yún)^(qū)，以定義每個(gè)記憶胞區(qū)域的通道區(qū)之間的一個(gè)源極區(qū)和一個(gè)漏極區(qū)；在每個(gè)記憶胞區(qū)域的通道區(qū)內(nèi)的掩埋式植入?yún)^(qū)附近形成數(shù)個(gè)口袋區(qū)，該口袋區(qū)屬于掩埋式植入?yún)^(qū)相對的雜質(zhì)特性；及為個(gè)別記憶胞區(qū)域的部分通道區(qū)編寫程序，以完成一個(gè)或以上的記憶胞區(qū)域的程序化；該些口袋區(qū)可降低個(gè)別記憶胞區(qū)域的通道區(qū)的源極區(qū)和漏極區(qū)之間產(chǎn)生的擊穿效應(yīng)。
12.如權(quán)利要求11所述的方法，其特征在于，部分通道區(qū)是經(jīng)由一光罩工藝擇定。
13.如權(quán)利要求11所述的方法，其特征在于，口袋區(qū)是由與掩埋式植入?yún)^(qū)相對的摻質(zhì)所界定。
14.如權(quán)利要求11所述的方法，其特征在于，口袋區(qū)是利用硼或氟化硼進(jìn)行的植入工藝而形成，該植入工藝的植進(jìn)入射角相對于基底表面20至30度，該植入工藝所使用劑量為5E11至5E13atoms/cm2，所用能量則介于15至100keV。
15.如權(quán)利要求11所述的方法，其特征在于，每個(gè)通道區(qū)約為0.30微米，甚至更小。
16.如權(quán)利要求11所述的方法，其特征在于，井區(qū)為P型材料。
17.如權(quán)利要求11所述的方法，其特征在于，基底為P型特征材料。
18.如權(quán)利要求11所述的方法，其中，掩埋式植入?yún)^(qū)是利用植入劑量1E15至2E15 atoms/cm2，以及使用能量20至60keV而形成。
19.如權(quán)利要求19所述的方法，其特征在于，掩埋式植入?yún)^(qū)包含磷或砷原子。
20.一掩膜式只讀存儲(chǔ)器集成電路元件，該元件包含一半導(dǎo)體基底；一在半導(dǎo)體基底上形成的井區(qū)；一個(gè)包括第一掩埋區(qū)在內(nèi)的源極區(qū)和一個(gè)包括第二掩埋區(qū)在內(nèi)的漏極區(qū)，該源極區(qū)和漏極區(qū)相連，且同屬第一種雜質(zhì)特性；一被定義為介于該源極區(qū)與該漏極區(qū)之間的通道區(qū)；一被定義為介于通道區(qū)與源極區(qū)之間的第一口袋區(qū)；一被定義為介于通道區(qū)與漏極區(qū)之間的第二口袋區(qū)；一被定義為在通道區(qū)上方的字元線；一位于該字元線上方的內(nèi)層介電層；及一位于該內(nèi)層介電層上方的金屬內(nèi)連線層；第一與第二口袋區(qū)是屬第二種雜質(zhì)，而第二種雜質(zhì)是和第一種雜質(zhì)相對的類型，第一與第二口袋區(qū)讓源極區(qū)在掩埋區(qū)所用電壓低于起始電壓時(shí)，不致與漏極區(qū)相互干涉。
全文摘要
本發(fā)明提供掩膜式只讀存儲(chǔ)器集成電路元件的一種制造方法，可降低源極區(qū)和通道區(qū)之間，會(huì)造成程序誤讀的擊穿效應(yīng)。本方法包括實(shí)施一植入工藝在半導(dǎo)體基底上形成井區(qū)，并透過第一個(gè)圖案化光罩形成多個(gè)掩埋式植入?yún)^(qū)。該第一個(gè)圖案化光罩是在該半導(dǎo)體基底上方形成。每個(gè)掩埋式植入?yún)^(qū)均包括個(gè)別記憶胞區(qū)域的一個(gè)源極區(qū)和一個(gè)漏極區(qū)。記憶胞區(qū)域?qū)儆诙鄠€(gè)記憶胞區(qū)域之一。本方法并在每個(gè)記憶胞區(qū)域的通道區(qū)內(nèi)的掩埋式植入?yún)^(qū)附近形成口袋區(qū)。第一口袋區(qū)定義為介于通道區(qū)與源極區(qū)之間，而第二口袋區(qū)則定義為介于通道區(qū)與漏極區(qū)之間。本方法包括利用植入法為部分選定的通道區(qū)編寫程序，以完成部分選定的記憶胞區(qū)域的程序化。
文檔編號H01L21/265GK1467827SQ0216050
公開日2004年1月14日 申請日期2002年12月27日 優(yōu)先權(quán)日2002年12月27日
發(fā)明者陳國慶, 李若加 申請人:中芯國際集成電路制造(上海)有限公司, 中芯國際集成電路制造(上海)有限公