專利名稱：多孔電介質(zhì)中嵌刻銅結(jié)構(gòu)的制成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的工藝及集成電路的制造，具體地說，本發(fā)明涉及制作低電介多孔材料中的金屬互聯(lián)線的方法。例如本發(fā)明可用于信號(hào)處理器件的銅嵌刻及雙嵌刻結(jié)構(gòu)的制作過程。同時(shí)也應(yīng)看到，本發(fā)明還可有更為廣泛的用途，例如本發(fā)明可用于微處理器、存儲(chǔ)器、特殊應(yīng)用器件及其他金屬互聯(lián)線結(jié)構(gòu)。
增加集成度不僅可以提高集成電路的性能，同時(shí)也為消費(fèi)者提供低價(jià)的產(chǎn)品，建成一個(gè)集成電路制造廠要花費(fèi)幾億甚至幾十億美元，每個(gè)集成電路制造廠的硅片產(chǎn)量是有限制的，而每個(gè)硅片上的集成電路數(shù)也是固定的，縮小集成電路尺寸能使每個(gè)硅片上的集成電路數(shù)目增加，這也同時(shí)增加了芯片廠的產(chǎn)量。然而，縮小集成電路的尺寸并非易事，因?yàn)槊康拦ば蚨加幸欢ǖ募夹g(shù)難度限制，也就是說，每一個(gè)工序只可以縮小到一定程度，其余的工作要靠布線及設(shè)計(jì)的改變來達(dá)到，舉例來說，金屬線的寬度和線間的電介材料的寬度就不可以太小，以免引起線間信號(hào)的干擾。
鋁互聯(lián)線一直被廣泛的用于集成電路中，主要原因是它即有良好的導(dǎo)電性能，又和電介質(zhì)及半導(dǎo)體材料有著很好的粘附性能，隨著集成度的進(jìn)一步提高，導(dǎo)線的尺寸越來越小，鋁導(dǎo)線已難以滿足高電流密度的要求，而銅可以滿足更低電阻率的材料的需求，銅導(dǎo)線和低介電常數(shù)材料的同時(shí)應(yīng)用可以很大的提高電路中信號(hào)的傳輸速度。
從上可見，半導(dǎo)體器件的工藝需要更完善的技術(shù)。
本發(fā)明提供了半導(dǎo)體器件制造的技術(shù)及方法，更具體的說，本發(fā)明為制成在多孔電介質(zhì)中的金屬互聯(lián)線提供了方法，多孔電介質(zhì)具有低介電常數(shù)，舉例而言，本發(fā)明可用于信號(hào)處理器的銅嵌刻制成中。然而，本發(fā)明可用于更為普遍的半導(dǎo)體器件中，如微處理器、存儲(chǔ)器、專用器件及其他器件的金屬互聯(lián)線結(jié)構(gòu)中。
作為一個(gè)特別案例，本發(fā)明為集成電路及其金屬互聯(lián)結(jié)構(gòu)的制成提供了一個(gè)方法，此方法包括在一半導(dǎo)體前層的表面上形成第一電介層，此方法也包括在第一電介層中形成金屬嵌刻結(jié)構(gòu)，形成后的金屬線為電介材料所環(huán)繞，此方法選擇性地去除金屬導(dǎo)線周圍的電介質(zhì)從而暴露出金屬線，此方法可將多孔電介質(zhì)填入金屬周圍的空間，多孔電介質(zhì)的介電常數(shù)值在1~2.6之間。
在另一種應(yīng)用中，此發(fā)明也可用于形成另一種半導(dǎo)體集成電路結(jié)構(gòu)。這個(gè)結(jié)構(gòu)有第一介電層在有器件結(jié)構(gòu)的半導(dǎo)體表面，金屬嵌鑲結(jié)構(gòu)的下半部被第一介電層包圍，而金屬結(jié)構(gòu)的上半部則被多孔電介材料所環(huán)繞，這種多孔電介材料的介電常數(shù)在1~2.6之間。嵌刻結(jié)構(gòu)金屬的表面用其它金屬或電介材料覆蓋，金屬導(dǎo)線的底部及側(cè)面則有襯底材料以避免金屬線和電介材料接觸，覆蓋層及襯底層將金屬線封閉，以免金屬擴(kuò)散到多孔電介材料中。
在另一種應(yīng)用中，本發(fā)明為半導(dǎo)體集成電路中金屬聯(lián)線結(jié)構(gòu)的制成提供了一種新方法。此方法包括先將第一電介層沉積在有器件的半導(dǎo)體襯底上，并在其中形成金屬互聯(lián)線嵌刻結(jié)構(gòu)，用化學(xué)研磨使表面平整化并使金屬導(dǎo)線暴露之后，用選擇覆蓋的方法將金屬表面鍍上保護(hù)層，用等離子刻蝕方法將金屬線周圍的第一電介材料部分去除，在此結(jié)構(gòu)上填入多孔電介材料，此蜂窩式納米多孔材料介電常數(shù)在1~2.6之間。此方法使金屬外引線周圍為第一電介層材料而金屬導(dǎo)線周圍為低介電常數(shù)的多孔材料。
本發(fā)明所使用的方法與通用方法相比有很多優(yōu)點(diǎn)，比如，此技術(shù)是在已有技術(shù)加以改進(jìn)而形成新的結(jié)構(gòu)，此項(xiàng)技術(shù)與已有技術(shù)完全相容，在很多應(yīng)用中，已有的設(shè)備及工藝都可以被有效利用，這些提到的及其他優(yōu)點(diǎn)在以下的章節(jié)中有更詳細(xì)的描述。
由本發(fā)明而導(dǎo)致的更多的應(yīng)用、結(jié)構(gòu)特征和優(yōu)越性可在以下的文字及示意圖描述中得以體現(xiàn)。


圖1是在半導(dǎo)體集成電路中部分完成的互聯(lián)線結(jié)構(gòu)的簡(jiǎn)化側(cè)視圖。此一結(jié)構(gòu)是由本發(fā)明方法制出的。
圖2至8是用此發(fā)明所制成的互聯(lián)線結(jié)構(gòu)的流程圖。
圖1是用本發(fā)明的方法制成的一個(gè)部分完成的半導(dǎo)體集成電路的互聯(lián)線結(jié)構(gòu)100，由此圖可演變出不同的變化，改進(jìn)和修正，如圖示，此互聯(lián)線結(jié)構(gòu)包括襯底101，此襯底可以是硅或其他類似半導(dǎo)體，電介質(zhì)層103覆蓋在其表面，互聯(lián)線105置于電介質(zhì)層105之上，互聯(lián)線可由不同材料制成，為摻雜多晶硅、金屬(如鋁、鎢、銅等)，或它們的組合。
此結(jié)構(gòu)有一層間電介質(zhì)材料107，金屬嵌刻結(jié)構(gòu)109置于其中，金屬嵌刻結(jié)構(gòu)包括單嵌刻及雙嵌刻結(jié)構(gòu)，例如，嵌刻結(jié)構(gòu)可由不同材料構(gòu)成，如銅、鋁、鎢及其他作為襯底的金屬。金屬嵌刻結(jié)構(gòu)也可由重?fù)诫s的多晶硅或類似材料制成，結(jié)構(gòu)的上表面被平整化處理而露出金屬和電介質(zhì)材料，最常用的平整化手段是化學(xué)機(jī)械拋光，進(jìn)一步的工藝細(xì)節(jié)在以后章節(jié)中描述。
應(yīng)用本發(fā)明的一種具體方法可簡(jiǎn)述如下1.在半導(dǎo)體襯底上形成一層電介質(zhì)層；2.在電介質(zhì)層上形成一導(dǎo)電層；3.將導(dǎo)電層制成圖形以形成互聯(lián)結(jié)構(gòu)；4.形成層間電介質(zhì)層覆蓋在導(dǎo)線層上；5.在層間電介質(zhì)上形成圖形；6.在有圖形電介質(zhì)上作成金屬襯底層；7.沉積金屬層并使其表面高于電介質(zhì)層表面；8.將多余的金屬層去除，只留下嵌刻結(jié)構(gòu)內(nèi)的金屬；9.在金屬線表面沉積覆蓋層；10.在特定區(qū)域內(nèi)將金屬線間的電介質(zhì)去除；11.用低介電常數(shù)材料或多孔材料填入金屬線間的空隙；
12.用沉積覆蓋層把上述表面蓋??；13.繼續(xù)其他工藝步驟。
上述工藝流程是應(yīng)用此發(fā)明的一個(gè)例子，此流程中使用有選擇性地去除電介質(zhì)并使一部分金屬線暴露出來之后，這部分暴露出的金屬又被低介電常數(shù)的多孔材料所包圍，此流程中增加或刪減一、兩個(gè)工序或?qū)⑦@些工序應(yīng)用到其他流程中也是可行的。此一方法的進(jìn)一步詳細(xì)說明可在全文中找，下面段落有更詳細(xì)的論述。
在更詳盡的描述以上方法之前，下面給出利用本發(fā)明的另一個(gè)例子；1.半導(dǎo)體襯底上形成一層電介質(zhì)層；2.在電介質(zhì)層上形成一導(dǎo)電層；3.將導(dǎo)電層制成圖形以形成互聯(lián)結(jié)構(gòu)；4.形成層間電介質(zhì)層覆蓋在導(dǎo)線層上；5.在層間電介質(zhì)上形成圖形；6.在有圖形電介質(zhì)上作成金屬襯底層；7.沉積金屬層并使其表面高于電介質(zhì)層表面；8.將多余的金屬層去除，只留下嵌刻結(jié)構(gòu)內(nèi)的金屬；9.將平整化后的金屬表面減低到其周圍的電介質(zhì)表面之下；10.在此表面上沉積金屬覆蓋層；11.平整化使金屬覆蓋層和電介質(zhì)表面共面；12.在特定區(qū)域內(nèi)將金屬線間的電介質(zhì)去除；13.用低介電常數(shù)材料或多孔材料填入金屬線間的空隙；14.用沉積覆蓋層把上述表面蓋??；15.繼續(xù)其他工藝步驟。
上述工藝流程是應(yīng)用此發(fā)明的一個(gè)例子，此流程中使用有選擇性地去除電介質(zhì)并使一部分金屬線暴露出來之后，這部分暴露出的金屬又被低介電常數(shù)的多孔材料所包圍，此流程中增加或刪減一、兩個(gè)工序或?qū)⑦@些工序應(yīng)用到其他流程中也是可行的。此一方法的進(jìn)一步詳細(xì)說明可在全文中找，下面段落有更詳細(xì)的論述。使用金屬覆蓋層的好處是它可以在去除金屬間電介質(zhì)時(shí)保護(hù)金屬頂部，進(jìn)一步的細(xì)節(jié)可在文中找到。
本發(fā)明的另外一個(gè)應(yīng)用可簡(jiǎn)述如下1.半導(dǎo)體襯底上形成一層電介質(zhì)層；2.在電介質(zhì)層上形成一導(dǎo)電層；
3.將導(dǎo)電層制成圖形以形成互聯(lián)結(jié)構(gòu)；4.形成層間電介質(zhì)層覆蓋在導(dǎo)線層上；5.在層間電介質(zhì)上形成圖形；6.在有圖形電介質(zhì)上作成金屬襯底層；7.沉積金屬層并使其表面高于電介質(zhì)層表面；8.將多余的金屬層去除，只留下嵌刻結(jié)構(gòu)內(nèi)的金屬；9.將平整化后的金屬表面減低到其周圍的電介質(zhì)表面之下；10.在此表面上沉積金屬覆蓋層；11.平整化使金屬覆蓋層和電介質(zhì)表面共面；12.在特定區(qū)域內(nèi)將金屬線間的電介質(zhì)去除；13.沉積金屬襯底層覆蓋表面；14.用低介電常數(shù)材料或多孔材料填入金屬線間的空隙；15.用沉積覆蓋層把上述表面蓋?。?6.繼續(xù)其他工藝步驟。
上述工藝流程是應(yīng)用此發(fā)明的一個(gè)例子，此流程中使用有選擇性地去除電介質(zhì)并使一部分金屬線暴露出來之后，這部分暴露出的金屬又被低介電常數(shù)的多孔材料所包圍，此流程中增加或刪減一、兩個(gè)工序或?qū)⑦@些工序應(yīng)用到其他流程中也是可行的。此一方法的進(jìn)一步詳細(xì)說明可在全文中找，下面段落有更詳細(xì)的論述。使用金屬覆蓋層的好處是它可以在去除金屬間電介質(zhì)時(shí)保護(hù)金屬頂部，進(jìn)一步的細(xì)節(jié)可在文中找到。
根據(jù)本發(fā)明所制成的半導(dǎo)體集成電路的方法，如圖2~圖8所示，這些圖示的目的是展示一個(gè)例證，而不應(yīng)認(rèn)為是對(duì)本發(fā)明所觸及的范圍的限制。示意圖可根據(jù)需要而有所變化、修改或選擇，如圖示，本方法是在嵌刻結(jié)構(gòu)109的表面形成一個(gè)覆蓋層201，同時(shí)示出的還有在層間電介質(zhì)層109中的金屬互聯(lián)結(jié)構(gòu)105，覆蓋層可以用不同材料制成，如CoWP、CoP、鎳及其合金、鎢及其合金等，這一覆蓋層可由不同方法制成，如化學(xué)鍍或電鍍，離子束濺射，化學(xué)氣相沉積等以及這些方法的組合，覆蓋層主要是用來保護(hù)金屬線在去除線間電介質(zhì)的過程中免受侵蝕。
在本發(fā)明的一個(gè)特別應(yīng)用中，金屬線的上部301被部分去除，使其低于周圍的電介質(zhì)表面，如圖3所示，被去除的部分金屬301使其下面的金屬暴露出來，覆蓋層被沉積在這一嵌刻結(jié)構(gòu)的表面，經(jīng)過一個(gè)平整化的工藝之后，金屬覆蓋層401就被填到空間301內(nèi)部，如圖4所示，暴露的層間電介質(zhì)也在圖中示出。
如圖5所示，本方法選擇性地去除層間電介質(zhì)，嵌刻結(jié)構(gòu)中的金屬線就暴露了出來，金屬裸露的部分可以接觸到液體、氣體、空氣等，選擇性地去除金屬線間電介質(zhì)可由濕法或干法刻蝕實(shí)現(xiàn)，如等離子刻蝕。選擇性濕法刻蝕的化學(xué)成分，如氫氟酸及其混合液，干法刻蝕則可使用通用的含氟氣體。濕法和干法的結(jié)合使用也可視實(shí)際應(yīng)用而使用。如圖6示，此一方法也可用來僅去除金屬聯(lián)線間的電介質(zhì)而保留引線部分不外露，裸露出的金屬聯(lián)線間的距離為603，603的寬度一般小于或等于引線間的距離605，對(duì)銅制成的嵌刻結(jié)構(gòu)，603一般比605小0至0.02微米。選擇性地去除層間電介質(zhì)最好選用有選擇性侵蝕的化學(xué)劑，僅舉幾例，選擇性等離子刻蝕的化學(xué)氣體包括C4F8、CO、O2、CF4、N2、Ar、SF6、CHF3、CH3F、C4F6、C2F6等。濕法刻蝕的成分可為HF、稀釋的HF、HF加H2O2及其他組合。某一具體的電介質(zhì)去除工藝的選擇則視具體應(yīng)用及對(duì)其他工藝的影響而定。
如圖7示，本方法用低介電常數(shù)或多孔材料回填至金屬間的縫隙。這些多孔回填材料可選用Daw公司生產(chǎn)的Silk，應(yīng)用材料公司的Black Diamond等，他們中都可含有納米空氣泡。這些空氣泡的出現(xiàn)可使低介電常數(shù)的材料進(jìn)一步降低介電常數(shù)至2.7，但大于空氣的介電常數(shù)1。含氣泡的電介質(zhì)材料即為多孔電介質(zhì)材料，它的介電常數(shù)比無孔材料要低，在特別應(yīng)用中，氮化物，如氮化硅、氮化鉈等被沉積在暴露的金屬表面，作為防護(hù)層，以防止金屬擴(kuò)散到低介電常數(shù)的材料中去，其他材料如鎢及其合金也可被用來作金屬防護(hù)層。
圖8給出了覆蓋層801被沉積到多孔填充材料表面，覆蓋層一般是比較致密和防透性好的電介質(zhì)材料。等離體加強(qiáng)的化學(xué)氣相沉積氧化硅、氮化硅、氮氧化硅及其組合是可被用作覆蓋層的幾個(gè)例子，覆蓋層可以防止潮氣進(jìn)入到多孔材料中。
以上所舉例證僅為說明本發(fā)明的內(nèi)容，在本發(fā)明的精神及范圍內(nèi)，使用者可視應(yīng)用而對(duì)以上案例進(jìn)行改進(jìn)和修正。
權(quán)利要求
1.一種集成電路中金屬互聯(lián)結(jié)構(gòu)制成的方法，包括在半導(dǎo)體襯底的表面上形成第一層電介質(zhì)材料；在第一層電介質(zhì)材料中制成金屬嵌刻結(jié)構(gòu)，金屬被第一層電介質(zhì)材料所包圍；選擇性地去除圍在金屬線周圍的電介質(zhì)材料使部分金屬嵌刻結(jié)構(gòu)暴露出來；在暴露的金屬周圍形成多孔材料使之緊鄰金屬線；多孔材料的介電常數(shù)在1-2.6之間。
2.如權(quán)利要求1所述的方法，其特征在于，在金屬結(jié)構(gòu)表面加入覆蓋層，以保護(hù)金屬結(jié)構(gòu)在去除第一層電介質(zhì)材料時(shí)不受損傷。
3.如權(quán)利要求1所述的方法，其特征在于，所用的多孔材料是由Daw化學(xué)公司的Silk或應(yīng)用材料公司的Black Diamond而制成的。
4.如權(quán)利要求1所述的方法，其特征在于，多孔材料由低電介質(zhì)材料劑加入化學(xué)成分使其混入后生成氣泡而成。
5.如權(quán)利要求4所述的方法，其特征在于，氣泡尺寸在幾個(gè)至幾十個(gè)納米。
6.如權(quán)利要求4所述的方法，其特征在于，進(jìn)一步包括形成一覆蓋層以防水分進(jìn)入多孔材料中。
7.如權(quán)利要求6所述的方法，其特征在于，覆蓋材料為等離子加強(qiáng)化學(xué)氣相沉積氧化硅。
8.如權(quán)利要求6所述的方法，其特征在于，覆蓋材料為含氮材料。
9.如權(quán)利要求1所述的方法，其特征在于，金屬嵌刻結(jié)構(gòu)為含銅材料。
10.如權(quán)利要求1所述的方法，其特征在于，進(jìn)一步包括使金屬凹進(jìn)，并在凹進(jìn)處填入覆蓋材料。
11.一種半導(dǎo)體集成電路器件結(jié)構(gòu)，包括第一層電介質(zhì)材料覆蓋在半導(dǎo)體襯底表面；金屬嵌刻結(jié)構(gòu)被第一層電介質(zhì)包圍，第一層電介質(zhì)包圍金屬引線部分；多孔電介質(zhì)材料包圍金屬聯(lián)線部分，多孔材料的介電常數(shù)在1-2.6之間；金屬嵌刻結(jié)構(gòu)上部是金屬覆蓋層；襯底層包裹金屬的側(cè)面及底面，而覆蓋層罩住上表面以隔絕金屬嵌刻結(jié)構(gòu)與多孔電介質(zhì)材料接觸。
12.如權(quán)利要求11所述的器件結(jié)構(gòu)，其特征在于，進(jìn)一步包括一個(gè)在多孔材料上的覆蓋層以防止環(huán)境中的水汽進(jìn)入多孔材料。
13.如權(quán)利要求12所述的器件結(jié)構(gòu)，其特征在于，器件所用覆蓋層為等離加強(qiáng)化學(xué)氣相沉積氧化硅。
14.如權(quán)利要求12所述的器件結(jié)構(gòu)，其特征在于，所用覆蓋層為含氮材料。
15.如權(quán)利要求11所述的器件結(jié)構(gòu)，其特征在于，所用金屬為含銅金屬。
16.如權(quán)利要求11所述的器件結(jié)構(gòu)，其特征在于，包括有金屬表面凹進(jìn)的嵌刻結(jié)構(gòu)。
17.一種集成電路中金屬互聯(lián)結(jié)構(gòu)制成的方法，包括在第一層電介質(zhì)上制成金屬互聯(lián)線層；在互聯(lián)線層上制成第一個(gè)層間電介質(zhì)層；在第一個(gè)層間電介質(zhì)層中制成金屬嵌刻結(jié)構(gòu)，使金屬線在電介質(zhì)層中；平整化嵌刻結(jié)構(gòu)表面，使金屬線與電介質(zhì)層共面；在平整化的嵌刻表面形成覆蓋層以保護(hù)金屬線表面；選擇性地去除部分金屬間的電介質(zhì)以暴露部分金屬線結(jié)構(gòu)；在所暴露的金屬線周圍形成多孔電介質(zhì)材料，這種材料的介電常數(shù)在1-2.6之間，視材料中微氣泡的數(shù)量而定；在多孔材料的表面形成一電介質(zhì)覆蓋層以防止水汽進(jìn)入到一個(gè)或多個(gè)多孔材料的結(jié)構(gòu)內(nèi)。
18.如權(quán)利要求17所述的方法，其特征在于，第一層間電介質(zhì)為一層或多層。
19.如權(quán)利要求17所述的方法，其特征在于，電介質(zhì)覆蓋層為防水汽擴(kuò)散材料。
20.如權(quán)利要求17所述的方法，其特征在于，嵌刻結(jié)構(gòu)為含銅金屬的雙嵌刻結(jié)構(gòu)。
全文摘要
本發(fā)明為制成含金屬互聯(lián)結(jié)構(gòu)的集成電路一種方法。此方法包括在半導(dǎo)體襯底上形成第一層電介質(zhì)材料。方法也包含在此電介質(zhì)層中制成金屬嵌刻結(jié)構(gòu)并使其被此電介質(zhì)所環(huán)繞，此方法選擇性地去除嵌刻結(jié)構(gòu)某一部分的電介質(zhì)材料，使這部分的金屬線上部暴露出來，此方法在暴露金屬線的周圍形成多孔電介質(zhì)材料，這種多孔電介質(zhì)材料的介電常數(shù)在1至2.6之間。
文檔編號(hào)H01L21/768GK1467816SQ0216050
公開日2004年1月14日 申請(qǐng)日期2002年12月27日 優(yōu)先權(quán)日2002年12月27日
發(fā)明者寧先捷 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司, 中芯國(guó)際集成電路制造(上海)有限公