用于鄰近修正的方法
【專利摘要】本發(fā)明公開了一種制造用于集成電路(IC)設計的掩模的方法，所述方法包括接收IC設計布局。所述IC設計布局包括：具有第一外邊界的IC部件，以及分配到所述第一外邊界的第一目標點。所述方法還包括生成用于所述IC部件的第二外邊界；以及，將所有的第一目標點移到第二外邊界以形成修改的IC設計布局。本發(fā)明還公開了用于鄰近修正的方法。
【專利說明】用于鄰近修正的方法
【技術領域】
[0001]本發(fā)明總體上涉及半導體【技術領域】，更具體地，涉及用于鄰近修正的方法。
【背景技術】
[0002]半導體集成電路(IC)工業(yè)經歷了快速發(fā)展。在IC材料以及設計方面的技術進步已經產生了若干代IC產品，其中每一代IC產品比前一代具有更小更復雜的電路。在IC逐步進步的歷程中，功能密度(即，每芯片面積中互連器件的數量)大體上得到了提升，然而幾何尺寸(即，使用制造工藝所能創(chuàng)造的最小部件)在減小。這些進步增加了加工及制造IC的復雜性，同時為實現這些進步，需要在IC加工及制造方面同樣發(fā)展。
[0003]尺寸縮小工藝總的來說提供了增加生產效率和降低相關成本方面的益處。這樣的尺寸縮小也增加了 IC加工和制造的復雜性。對于這些可實現的優(yōu)點，需要IC加工和制造方面的類似發(fā)展。例如，在掩模制造中實施光學鄰近修正(OPC)技術。在光刻工藝后，OPC利用光刻模型去預測圖案的輪廓。在應用修正之前，圖案的邊緣被分成多個小段并且為每一段限定一個目標點。通常，需要幾次迭代以實現在邊緣位置和目標點之間的收斂。光刻的分辨率限制將圓角引入輪廓中。目標點與圓角輪廓之間的差造成不穩(wěn)定的修正收斂，這會導致圖案保真修正失敗。因此，期望在該方面具有改進。

【發(fā)明內容】

[0004]為了解決現有技術中所存在的問題，根據本發(fā)明的一個方面，提供了一種制造用于集成電路(IC)設計的掩模的方法，所述方法包括:
[0005]接收IC設計布局，所述IC設計布局包括:具有第一外邊界的IC部件，和，分配到所述第一外邊界的第一目標點；
[0006]生成用于所述IC部件的第二外邊界；
[0007]將所有的所述第一目標點移到所述第二外邊界以形成修改的IC設計布局；以及
[0008]為掩模制造提供所述修改的IC設計布局。
[0009]在可選實施例中，通過利用預定函數應用所述IC設計布局的卷積生成所述第二外邊界。
[0010]在可選實施例中，所述預定函數包括以[sin2 (x/ O )/(χ/σ )2] X [sin2(y/ σ )/(y/σ)2]方式表示的Sinc函數，其中σ是曝光系統(tǒng)的分辨率模糊尺寸。
[0011 ] 在可選實施例中，所述預定函數包括以exp [-X2/ (2 O χ2) -y2/ (2 σ y2)]方式應用的高斯函數，其中％和Qy是曝光系統(tǒng)分別在χ方向和y方向上的分辨率模糊尺寸。
[0012]在可選實施例中，所述曝光系統(tǒng)包括具有波長(λ)的光子曝光系統(tǒng)。
[0013]在可選實施例中，通過Ic1X λ/ΝΑ計算分辨率模糊尺寸，其中匕是常量，λ是光子的波長，NA是所述光子曝光系統(tǒng)的數值孔徑。
[0014]在可選實施例中，所述曝光系統(tǒng)包括帶電粒子曝光系統(tǒng)。
[0015]在可選實施例中，所述第二外邊界包括一個或多個圓角。[0016]在可選實施例中，所述第一目標點在與所述第一外邊界垂直的方向上移動到所述第二外邊界。
[0017]在可選實施例中，在將所述第一目標點移到所述第二外邊界并形成所述修改的IC設計布局之后，以及在為掩模制造提供所述修改的IC設計布局之前，所述方法還包括:對所述修改的IC設計布局實施光學鄰近修正(OPC)。
[0018]在可選實施例中，在將所述第一目標點移到所述第二外邊界并形成所述修改的IC設計布局之后，以及在為掩模制造提供所述修改的IC設計布局之前，所述方法還包括:對所述修改的IC設計布局實施電子鄰近修正(EPC)。
[0019]在可選實施例中，所述方法進一步包括:對所述修改的IC設計布局實施光刻仿真；以及，對所述修改的IC設計布局實施誤差評估。
[0020]根據本發(fā)明的另一方面，還提供了一種制造用于集成電路(IC)設計布局的掩模的方法，所述方法包括:
[0021]接收具有IC部件的IC設計布局，所述IC部件具有第一外邊界；
[0022]將第一目標點分配到所述第一外邊界；
[0023]利用預定函數將卷積應用于所述IC設計布局以生成所述IC部件的第二外邊界；
[0024]將所述第一目標點移到所述第二外邊界以形成修改的IC設計布局；
[0025]對所述修改的IC設計布局實施鄰近修正；以及，
[0026]對所述修改的IC設計布局實施光刻仿真。
[0027]在可選實施例中，所述預定函數包括以exp [-X2/ (2 σ x2) -y2/ (2 σ y2)]方式應用的高斯函數，其中％和Qy是曝光系統(tǒng)分別在χ方向和y方向上的分辨率模糊尺寸。
[0028]在可選實施例中，所述預定函數包括以[sin2 (χ/ σ )/(χ/σ )2] X [sin2(y/ σ )/(y/σ)2]方式表示的Sinc函數，其中σ是曝光系統(tǒng)的分辨率模糊尺寸。
[0029]在可選實施例中，所述曝光系統(tǒng)包括帶電粒子曝光系統(tǒng)。
[0030]在可選實施例中，所述曝光系統(tǒng)包括具有波長(λ)的光子曝光系統(tǒng)。
[0031 ] 在可選實施例中，所述第二外邊界包括一個或多個圓角。
[0032]根據本發(fā)明的另一方面，還提供了一種制造用于集成電路(IC)設計布局的掩模的方法，所述方法包括:
[0033]接收具有IC部件的IC設計布局，所述IC部件具有第一外邊界以及位于所述第一外邊界上的第一目標點；
[0034]通過利用預定函數將卷積應用于所述IC設計布局來生成所述IC部件的第二外邊界，其中，所述第二外邊界包括一個或多個圓角；
[0035]將所有的所述第一目標點移到所述第二外邊界以形成修改的IC設計布局；
[0036]對所述修改的IC設計布局實施鄰近修正；
[0037]對所述修改的IC設計布局實施光刻仿真以驗證所述修改的IC設計布局；以及
[0038]利用驗證并修改的IC設計布局制造掩模。
[0039]在可選實施例中，所述預定函數根據曝光系統(tǒng)的類型包括下面兩個函數中的一個:
[0040]如果所述曝光系統(tǒng)是光學系統(tǒng)，則為以[sin2 (χ/σ)/(χ/ σ)2]Χ [sin2(y/。)/(y/σ )2]方式表示的Sinc函數，其中σ是曝光系統(tǒng)的分辨率模糊尺寸；或者，[0041 ] 如果所述曝光系統(tǒng)是帶電粒子曝光系統(tǒng)，則為以exp [-χ2/ (2 σ x2) -y2/ (2。y2)]方式表示的高斯函數，其中O ,是所述曝光系統(tǒng)分別在X方向和y方向上的分辨率模糊尺寸。
【專利附圖】

【附圖說明】
[0042]結合附圖閱讀下面的詳細描述能夠更完整地理解本發(fā)明。需要強調的是，根據工業(yè)標準實踐，各種部件未按比例繪制，只是用來示范性。實際上，為了清楚起見，各種部件的尺寸可任意地增加或減少。
[0043]圖1是集成電路(IC)制造系統(tǒng)以及相關聯的IC制造流程的一個實施例的簡化框圖。
[0044]圖2是根據本發(fā)明各個方面的在掩模制造之前修改IC設計布局的方法實施例的流程圖。
[0045]圖3是對IC部件實施分解的實施例。
[0046]圖4是經歷光學鄰近修正后的IC部件的實施例。
【具體實施方式】
[0047]以下公開提供了多種不同實施例或實例，用到實現本發(fā)明的不同特征。以下將描述組件和布置的具體實例以簡化本發(fā)明。當然，這些僅是實例并且不旨在限制本發(fā)明。另夕卜，本發(fā)明可以在多個實例中重復參考符號和/或字符。這種重復用到簡化和清楚，并且其本身不表示所述多個實施例和/或配置之間的關系。此外，在本發(fā)明以下描述中，第一工藝實施在第二工藝之前可包括在第一工藝之后立即實施第二工藝的實施例，也可包括另外的工藝在第一工藝和第二工藝之間實施的實施例。為了簡化和清楚起見，各種部件可以不同的比例任意繪制。此外，在本發(fā)明以下描述中，第一部件形成在第二部件上或上方可包括第一部件和第二部件以直接接觸方式形成的實施例，也可包括另外的部件形成在第一部件和第二部件之間使得所述第一部件和第二部件不直接接觸的實施例。
[0048]圖1是集成電路(IC)制造系統(tǒng)100以及與IC制造系統(tǒng)相關聯的IC制造流程的一個實施例的簡化框圖。IC制造系統(tǒng)100包括多個實體，例如設計室120、掩模室130和IC制造室(制造)150,這些實體在與制造集成電路(IC)器件160相關的設計、開發(fā)和制造周期或服務中相互作用。所述多個實體通過通信網絡連接，可以是單一網絡或者多個不同的網絡，例如內聯網或者因特網，并且可包括有線和/或無線信道。每個實體可與其他實體相互作用并且可提供服務給其他實體和/或從其他實體接收服務。設計室120、掩模室130和/或IC制造室150可一起是一個較大的共同實體的不同部分。
[0049]設計室(或者設計組)120生成IC設計布局122?；谝圃斓腎C產品的規(guī)格，IC設計布局122包括設計成用于IC產品的各種幾何圖案。幾何圖案對應于金屬、氧化物或者半導體層的圖案，這些圖案構成將要制造的IC器件160的各種部件。各種層結合形成各種IC部件。例如，IC設計布局122的一部分包括將形成到半導體襯底(例如硅晶圓)中的各種IC部件，例如有源區(qū)、柵電極、源極和漏極、金屬線和層間互連通孔和用于接合焊盤的開口 ；以及設置在半導體襯底上的各種材料層。設計模塊120執(zhí)行適當的設計過程以形成IC設計布局122。設計過程可包括邏輯設計、物理設計，和/或置放和布線。IC設計布局122被提供在一個或多個具有幾何圖案信息的數據文件中。例如，IC設計布局122可以以⑶SII文件格式(或者DFII文件格式)表示。
[0050]掩模室130使用IC設計布局120以制造一個或多個掩模，該一個或多個掩模被用于根據IC設計布局112制造IC產品的各層。掩模室130實施掩模數據準備132，其中IC設計布局122被轉變成能用掩模寫入設備物理寫入的形式，修改由掩模數據準備132準備的設計布局以符合特定的掩模寫入設備和/掩模制造設備，然后制造。在本實施例中，掩模數據準備132和掩模制造144以單獨的元件示例，然而，掩模數據準備132和掩模制造144可被統(tǒng)稱為掩模數據準備。
[0051]掩模數據準備132包括光學鄰近修正(OPC)和/或電子鄰近修正(0PC/EPC) 138，和光刻工藝檢查(LPC) 140。0PC/EPC138是用于補償圖像誤差(例如能引起衍射、干擾或者其他工藝效果的那些)的光刻增強技術。根據光學模型或規(guī)則，0PC/EPC138可將諸如散射條、襯線和/或錘頭狀件的部件加入到IC設計布局122，使得在光刻工藝后，改進了晶圓上的最后圖案并具有增強的分辨率和精度。下面將詳細描述根據所示例實施例的光學鄰近檢查。掩模數據準備132可進一步包括分辨率增強技術，例如離軸光照、亞分辨率輔助部件、相移掩模、其他合適的技術或者它們的組合。
[0052]LPC140仿真將由IC制造室150執(zhí)行以制造IC器件160的處理。LPC140基于IC設計布局122仿真該處理以創(chuàng)建仿真的制成后器件，例如IC器件160。仿真的制成后器件包括IC設計布局的全部或部分的仿真輪廓。在本發(fā)明實施例中，LPC140仿真修改后的IC設計布局(已經歷OPC和/或EPC138)的處理。LPC140使用一個或者多個LPC模型(或者規(guī)則)142。LPC模型(或規(guī)則)142可以是基于IC制造室150的實際處理參數。處理參數可包括與IC制造周期的各種工藝相關的參數、與用于制造IC的工具和/或制造工藝的其它方面相關的參數。LPC140考慮各種因素，例如航拍圖象對比(aerial image contrast)、焦深(DOF)、掩模誤差靈敏度(MEEF)、其他合適的因素、或者它們的組合。
[0053]在LPC140創(chuàng)建仿真器件后，如果仿真器件沒有足夠接近滿足設計規(guī)則的形狀，可重復掩模數據準備132 (例如0PC/EPC138)中的某些步驟以進一步完善IC設計布局122。應該理解，為了清楚，上述對掩模數據準備132的描述已簡化，并且數據準備可包括諸如邏輯操作(LOP)的另外部件，用于根據制造規(guī)則修改IC設計布局；重定位目標工藝(RET)，用于修改IC設計布局以補償IC制造室150使用的光刻工藝的限制；以及掩模規(guī)則檢查(MRC)，用于修改IC設計布局以補償掩模制造140期間的限制。另外，在數據準備132期間，應用于IC設計布局122的工藝可以多種不同的順序式執(zhí)行。
[0054]在掩模數據準備132之后以及在掩模制造144期間，根據修改后的IC設計布局制造一個掩?；蛘咭唤M掩模。例如，一束電子束(e-beam),或者多束電子束的機制被用作曝光源以根據修改后的IC設計布局在掩模(光罩或中間掩模)上形成圖案。IC制造室150使用通過掩模室130制造的掩模來制造IC器件160。
[0055]圖2是根據本發(fā)明各個方面的在掩模制造之前修改IC設計布局的方法200的流程圖。在一個實施例中，方法200可在圖1示出的掩模室130的掩模數據準備132中執(zhí)行。進一步地，圖2中的方法200是總述，與該方法中的每一步驟相關的細節(jié)將聯合本發(fā)明的后續(xù)附圖來進一步描述。
[0056]參考圖2和圖3，方法200開始于步驟202，接收IC設計布局300。將IC設計布局300提供到具有幾何圖案信息的一個或多個數據文件中。在一個實施例中，IC設計布局300以現有技術中已知的⑶S格式表示。在可選實施例中，IC設計布局300可在IC制造系統(tǒng)100中的部件之間以可替換的文件格式(例如DFI1、CIF、OASIS或者任何其他合適的文件類型)傳送。IC設計布局300包括各種表示集成電路部件的幾何圖案。例如，IC設計布局300可包括可形成在半導體襯底(硅晶圓)中的主IC部件，例如有源區(qū)、柵電極、源極和漏極、金屬線、層間互連通孔、以及用于接合焊盤的開口 ；以及設置在半導體襯底上方的各種材料層。IC設計布局300也可包括某些輔助部件，例如用于成像效應、處理增強和/或掩模識別信息的那些部件。
[0057]在這方面，圖3示出了示例性的IC部件302，其是包含在IC設計布局300中的部件。在一個實施例中，IC部件302是柵電極，但是，在可選實施例中，IC部件302可以是互連部件或者任何其他的IC部件。IC部件302具有最初的外邊界304 (稱為第一外邊界)，該外邊界限定IC部件302的形狀。理想地，當IC部件302形成在集成電路160上時，其將保持為與通過第一外邊界304限定的形狀相同的形狀，但是并不總是如此。
[0058]方法200繼續(xù)進行到步驟204，分解IC部件302，并且將第一目標點310分配到第一外邊界304上。第一外邊界304被多個分解點(針腳點)306被分成多個離散的段。一段是由兩個相鄰分解點306限定的第一外邊界304的一部分。接著，第一目標點310被分配到第一外邊界304。第一目標點310在LPC400期間與IC部件302的光刻仿真配合使用。具體地，第一目標點310用于確定仿真部件的輪廓是否匹配第一外邊界304。根據最后的集成電路的誤差容忍度，可第一外邊界上分配更多或更少數量的第一目標點310。進一地，如圖3所不,每一段與一個第一目標點310相關聯。
[0059]參考圖2-圖4，方法進行到步驟S206，生成用于IC部件302的第二外邊界404。在本發(fā)明實施例中，第二外邊界404包括一個或多個圓角。通過利用預定函數來使用IC設計布局300的卷積生成第二外邊界404。簡單地說，卷積是應用于兩個函數F1和F2的數學算法以產生第三函數F3從而顯示在兩個函數中的一個函數被另一個函數移動時該函數的重疊量。在一個實施例中，曝光系統(tǒng)是具有波長U)的光學系統(tǒng)?？赏ㄟ^(Ic1X λ/ΝΑ)計算分辨率模糊尺寸(resolution blur size) σ ,其中Ii1是常量，λ是光子的波長,NA是曝光系統(tǒng)的數值孔徑。預定函數包括以[sin2 (χ/ σ ) / (χ/ σ )2] X [sin2 (y/ σ ) / (y/ σ )2]方式表不的Sinc函數,其中，σ是曝光系統(tǒng)的分辨率模糊尺寸。在另一個實施例中，曝光系統(tǒng)是帶電粒子束寫入設備。預定函數包括以exp [-χ2/(2 σχ2)-y2/(2。/)]方式表示的高斯函數，其中，Qy是曝光系統(tǒng)分別在χ方向和y方向上的分辨率模糊尺寸。
[0060]方法200進行到步驟208，將所有的第一目標點310從第一外邊界304移到第二外邊界404，以及生成修改的IC設計布局400，其包括修改的IC部件402。第一目標點310向內或向外移動到第二外邊界404。例如，第一目標點310沿垂直于第一外邊界304中的最初位置的方向移動。為了清楚起見，在移到第二外邊界后，目標點310稱為第二目標點410。修改的IC設計布局400包括具有第二外邊界404的修改的IC部件402，該第二外邊界404上具有第二目標點410，修改的IC設計布局用于后續(xù)圖案修正工藝。
[0061]方法200進行到步驟210，對修改的IC設計布局400實施鄰近修正。在一個實施例中，鄰近修正包括光學鄰近修正(OPC)?？傊?，OPC被用于修改IC部件的形狀以補償衍射或者其它的工藝效果，使得在最后的集成電路部件中形成的部件的形狀以非常接近的方式匹配IC設計布局中的部件的形狀。作為一個實例，OPC可將各種輔助部件(例如擴散條、襯線或者錘頭狀件)加入到修改的IC部件中。輔助部件可置放為遠離主部件一定距離(例如擴散條)或者與主部件相鄰(例如襯線和錘頭狀件)。
[0062]在另一個實施例中，鄰近修正包括電子鄰近修正(EPC)。由于電子自晶圓襯底擴散，因此EPC是用于關鍵尺寸的補償工藝。EPC工藝可包括尺寸偏移修正、形狀修正、劑量修正以及背景劑量均衡(background dose equalization, GHOST)修正。
[0063]方法200進一步包括對修改的IC設計布局400實施光刻仿真和誤差評估，以限定將被用于掩模制造114的最終的IC設計布局。
[0064]基于上述描述，可以知道本發(fā)明提供了一種修改最初IC設計布局的方法。該方法已證實能夠實現布局形狀修正或者劑量修正中的圖案保真的穩(wěn)定收斂。
[0065]本發(fā)明提供了多種制造半導體IC的不同實施例，這些實施例提供了優(yōu)于現有技術的一種或多種改進。在一個實施例中，用于集成電路(IC)設計的方法包括接收IC設計布局。IC設計布局包括具有第一外邊界以及分配在第一外邊界上的第一目標點的IC部件。該方法還包括生成用于IC部件的第二外邊界，將所有的第一目標點移到第二外邊界以形成修改的IC設計布局。
[0066]在另一實施例中，一種用于集成電路(IC)設計的方法包括接收IC設計布局，該IC設計布局具有包括第一外邊界的IC部件，將第一目標點分配到第一外邊界，利用預定函數將卷積應用于IC設計布局以生成IC部件的第二外邊界，將所有的第一目標點移到第二外邊界以形成修改的IC設計布局，對該修改的IC設計布局實施鄰近修正和光刻仿真。
[0067]在又一實施例中，一種用于集成電路(IC)設計的方法包括接收IC設計布局，該IC設計布局包括具有第一外邊界以及分配在第一外邊界上的第一目標點的IC部件，通過利用預定函數將卷積應用于IC設計布局以生成IC部件的第二外邊界，其中第二外邊界包括一個或多個圓角，將所有的第一目標點移到第二外邊界以形成修改的IC設計布局，對修改的IC設計布局實施鄰近修正和光刻仿真。
[0068]以上概述了一些實施例的特征，以使本領域技術人員能夠更好地理解本發(fā)明的各個方面。本領域技術人員應該理解，他們可以很容易地將本申請公開的內容作為基礎來設計或更改其他的工藝和結構，以實現與本申請介紹的實施例相同的目的和實現同樣的優(yōu)點。本領域技術人員還應該意識到這種等效構造并不背離本發(fā)明精神和范圍，以及在不背離本發(fā)明精神和范圍的情況下，可做各種改變、替代和更改。
【權利要求】
1.一種制造用于集成電路(IC)設計的掩模的方法，所述方法包括: 接收IC設計布局，所述IC設計布局包括: 具有第一外邊界的IC部件，和 分配到所述第一外邊界的第一目標點； 生成用于所述IC部件的第二外邊界； 將所有的所述第一目標點移到所述第二外邊界以形成修改的IC設計布局；以及 為掩模制造提供所述修改的IC設計布局。
2.根據權利要求1所述的方法，其中，通過利用預定函數應用所述IC設計布局的卷積生成所述第二外邊界。
3.根據權利要求2所述的方法，其中，所述預定函數包括以[sin2(x/σ)/(x/o)2]X[sin2(y/o)/(y/o)2]方式表示的Sinc函數，其中σ是曝光系統(tǒng)的分辨率模糊尺寸。
4.根據權利要求2所述的方法，其中，所述預定函數包括以eXp[-X2/(2ox2)-y2/(2 oy2)]方式應用的高斯函數，其中0；￡和％是曝光系統(tǒng)分別在X方向和y方向上的分辨率模糊尺寸。
5.根據權利要求2所述的方法，其中，所述曝光系統(tǒng)包括具有波長(λ)的光子曝光系統(tǒng)。
6.一種制造用于集成電路(I C)設計布局的掩模的方法，所述方法包括: 接收具有IC部件的IC設計布局，所述IC部件具有第一外邊界； 將第一目標點分配到所述第一外邊界； 利用預定函數將卷積應用于所述IC設計布局以生成所述IC部件的第二外邊界； 將所述第一目標點移到所述第二外邊界以形成修改的IC設計布局； 對所述修改的IC設計布局實施鄰近修正；以及 對所述修改的IC設計布局實施光刻仿真。
7.根據權利要求6所述的方法，其中，所述預定函數包括以eXp[-X2/(2ox2)-y2/(2 oy2)]方式應用的高斯函數，其中0；￡和％是曝光系統(tǒng)分別在X方向和y方向上的分辨率模糊尺寸。
8.根據權利要求6所述的方法，其中，所述預定函數包括以[sin2(x/σ)/(x/o)2]X[sin2(y/o)/(y/o)2]方式表示的Sinc函數，其中σ是曝光系統(tǒng)的分辨率模糊尺寸。
9.一種制造用于集成電路(IC)設計布局的掩模的方法，所述方法包括: 接收具有IC部件的IC設計布局，所述IC部件具有第一外邊界以及位于所述第一外邊界上的第一目標點； 通過利用預定函數將卷積應用于所述IC設計布局來生成所述IC部件的第二外邊界，其中，所述第二外邊界包括一個或多個圓角； 將所有的所述第一目標點移到所述第二外邊界以形成修改的IC設計布局； 對所述修改的IC設計布局實施鄰近修正； 對所述修改的IC設計布局實施光刻仿真以驗證所述修改的IC設計布局；以及 利用驗證并修改的IC設計布局制造掩模。
10.根據權利要求9所述的方法，其中，所述預定函數根據曝光系統(tǒng)的類型包括下面兩個函數中的一個: 如果所述曝光系統(tǒng)是光學系統(tǒng)，則為以[sin2(X/o)/(X/0)2]X[Sin2(y/cO/(y/σ )2]方式表示的Sinc函數，其中σ是曝光系統(tǒng)的分辨率模糊尺寸；或者 如果所述曝光系統(tǒng)是帶電粒子曝光系統(tǒng)，則為以exp [-X2/ (2 σ x2) -y2/ (2 σ y2)]方式表示的高斯函數，其中ο ,是所述曝光系統(tǒng)分別在X方向和y方向上的分辨率模糊尺寸。`
【文檔編號】G03F1/36GK103513507SQ201210387301
【公開日】2014年1月15日 申請日期:2012年10月12日 優(yōu)先權日:2012年6月27日
【發(fā)明者】許照榮, 林世杰, 林華泰, 林本堅 申請人:臺灣積體電路制造股份有限公司