些實施方式中，在所述步驟1)中，當所述晶元的尺寸為4英寸，所述晶元被均 勾地分成5個區(qū)域。
[0020] 在一些實施方式中，在所述步驟1)中，當所述晶元的尺寸為8英寸，所述晶元被均 勻地分成11個區(qū)域。
[0021] 本發(fā)明通過對反熔絲FPGA的編程狀況進行預估，不僅可以大幅度的提升產品質 量，確保產品的可靠性，而且可以降低開發(fā)成本。
【附圖說明】
[0022] 圖1為本發(fā)明一實施方式的反熔絲的結構剖面示意圖；
[0023] 圖2為本發(fā)明一實施方式的Wafer上均勻選擇的可監(jiān)視的編程區(qū)域示意圖。
【具體實施方式】
[0024] 為預估反熔絲FPGA的編程狀況，本發(fā)明選擇在4英寸的Wafer上的選擇A、B、C、 D、E這五個均勻分布的可監(jiān)視編程區(qū)域（在其它試驗中也可視Wafer的尺寸大小可適當調 整分區(qū)的多少，比如在8英寸的Wafer上就可以將分區(qū)增加到11個甚至更多。更多的分區(qū) 會使預估結果更加準確，但這會占用更多的Wafer面積，使得正常生產反熔絲器件的面積 變小，另外也會增加測試的工作量。）。在上述五個分區(qū)中分別植入一定數(shù)量的測試用反 熔絲器件，這些反熔絲器件僅用于廠商測試，不會對正常的反熔絲器件產生任何影響。待 整個Wafer加工完畢之后，對整個Wafer上的不同區(qū)域中的測試用反熔絲器件進行編程測 試，以這些測試用反熔絲器件作為代表評估該區(qū)域的反熔絲器件編程狀況，從而實現(xiàn)對整 個Wafer上的反熔絲器件編程狀況進行預估的目的。
[0025] 下面通過實驗數(shù)據(jù)配合圖2對反熔絲現(xiàn)場可編程門陣列編程狀況的預估方法作 進一步詳細說明如下：
[0026] 1、將用于承載所述反熔絲現(xiàn)場可編程門陣列的晶元均勻劃分為圖2所示的A、B、 C、D、E五個區(qū)域作為可監(jiān)視編程區(qū)域，在所述區(qū)域中分別植入兩個測試用反熔絲器件；
[0027] 2、對所述測試用反熔絲器件的上電極和下電極施加測試電壓，將所述測試用反熔 絲器件的中間介質層擊穿，為每個測試用反熔絲器件編程；
[0028] 3、對每個區(qū)域內的兩個測試用反熔絲器件的中間介質層的電阻值求平均值來計 算所述評估用電阻值，與預設的參照電阻值（所述參照電阻值為采用單個反熔絲電阻編程 后的常規(guī)電阻值）比較，確定所述不同區(qū)域所對應的現(xiàn)場可編程門陣列功能正常率；
[0029] 4、根據(jù)實際進行反熔絲現(xiàn)場可編程門陣列編程欲選取的區(qū)域預估編程狀況。
[0030] 具體實驗數(shù)據(jù)如下表（1)所示：
[0031]
【主權項】
1. 一種反熔絲現(xiàn)場可編程門陣列編程狀況的預估方法，包括： 1) 將用于承載反熔絲現(xiàn)場可編程門陣列的晶元劃分為多個區(qū)域；在所述多個區(qū)域內 分別植入多個測試用反熔絲器件； 2) 對所述測試用反熔絲器件的上電極和下電極施加測試電壓，將所述測試用反熔絲器 件的中間介質層擊穿，為每個測試用反熔絲器件編程； 3) 獲取各個不同區(qū)域內的編程后的測試用反熔絲器件的中間介質層的評估用電阻值， 與預設的參照電阻值比較，確定所述不同區(qū)域所對應的現(xiàn)場可編程門陣列功能正常率； 4) 根據(jù)實際進行反熔絲現(xiàn)場可編程門陣列編程欲選取的區(qū)域預估編程狀況。
2. 根據(jù)權利要求1所述的方法，其特征在于，在所述步驟3)中，對每個區(qū)域內的所有測 試用反熔絲器件的中間介質層的電阻值求平均值來計算所述評估用電阻值，所述參照電阻 值為采用單個反熔絲電阻編程后的常規(guī)電阻值。
3. 根據(jù)權利要求1所述的方法，其特征在于，在所述步驟3)中， 當某一區(qū)域的所述評估用電阻值與參照電阻值偏差率小于或者等于[0,20% ]時，確 定該區(qū)域的反熔絲現(xiàn)場可編程門陣列的功能正常率為100%。
4. 根據(jù)權利要求1所述的方法，其特征在于， 當某一區(qū)域的所述評估用電阻值與參照電阻值偏差率在區(qū)間（20%，40%]內時，確定 該區(qū)域的反熔絲現(xiàn)場可編程門陣列的功能正常率為90%。
5. 根據(jù)權利要求1所述的方法，其特征在于， 當某一區(qū)域的所述評估用電阻值與參照電阻值偏差率在區(qū)間（40%，100%]內時，確 定該區(qū)域的反熔絲現(xiàn)場可編程門陣列的功能正常率為70%。
6. 根據(jù)權利要求1所述的方法，其特征在于， 當某一區(qū)域的所述評估用電阻值與參照電阻值偏差率在區(qū)間大于100%時，確定該區(qū) 域的反熔絲現(xiàn)場可編程門陣列的功能正常率小于50%。
7. 根據(jù)權利要求1-6中任一項所述的方法，其特征在于，在所述步驟1)中，所述晶元被 均勻地分成多個區(qū)域。
8. 根據(jù)權利要求7所述的方法，其特征在于，在所述步驟1)中，當所述晶元的尺寸為4 英寸，所述晶元被均勻地分成5個區(qū)域。
9. 根據(jù)權利要求7所述的方法，其特征在于，在所述步驟1)中，當所述晶元的尺寸為8 英寸，所述晶元被均勻地分成11個區(qū)域。
【專利摘要】本發(fā)明公開了一種反熔絲現(xiàn)場可編程門陣列編程狀況的預估方法。該方法包括：將用于承載反熔絲現(xiàn)場可編程門陣列的晶元劃分為多個區(qū)域；在所述多個區(qū)域內分別植入多個測試用反熔絲器件；對所述測試用反熔絲器件的上電極和下電極施加測試電壓，為每個測試用反熔絲器件編程；獲取各個不同區(qū)域內的編程后的測試用反熔絲器件的中間介質層的評估用電阻值，與預設的參照電阻值比較，確定所述不同區(qū)域所對應的現(xiàn)場可編程門陣列功能正常率；根據(jù)實際進行反熔絲現(xiàn)場可編程門陣列編程欲選取的區(qū)域預估編程狀況。本發(fā)明通過對反熔絲FPGA的編程狀況進行預估，不僅可以大幅度的提升產品質量，確保產品的可靠性，而且可以降低開發(fā)成本。
【IPC分類】G05B19-042
【公開號】CN104570849
【申請?zhí)枴緾N201410758848
【發(fā)明人】楊大為, 孫佳佳
【申請人】中國電子科技集團公司第四十七研究所
【公開日】2015年4月29日
【申請日】2014年12月10日