專利名稱：具有自偏補(bǔ)償電路的掉電電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及集成電路，尤其涉及使用門控電源的功率提供的方案，并且更具
體而言涉及門控電源電壓變化的減少。
背景技術(shù)：
在手提便攜式電子設(shè)備，例如移動(dòng)通訊設(shè)備中，減少功率消耗是各個(gè)集成電路設(shè)計(jì)中的一個(gè)關(guān)鍵要求。 一種用于減少功率消耗的方法之一是使用雙運(yùn)行工作模式，其中集成電路的正常運(yùn)行工作模式可以使用正常工作電壓VDD，該電壓足夠高以驅(qū)動(dòng)集成電路達(dá)
到實(shí)現(xiàn)所需的高性能。在其他運(yùn)行工作狀態(tài)下，沒有這樣的性能要求，可以使用門控工作電壓(gated-VDD)向集成電路提供功率電。在低于工作電壓VDD的門控VDD下，具有更少的功率消耗。雖然犧牲了集成電路的性能，但是在某些運(yùn)行工作模式下，例如掉電模式或備用待機(jī)模式下，門控VDD不是問題。 圖1顯示了可用來提供工作電壓VDD和門控VDD的傳統(tǒng)電路。PM0S晶體管Pl和P2用來控制向主電路102提供工作電壓VDD還是門控VDD。通過向PMOS晶體管P1的柵極提供低電壓，以及向PMOS晶體管P2的柵極提供高電壓，來向主電路102提供工作電壓VDD。相反地，通過向PMOS晶體管Pl的柵極提供高電壓，以及向PMOS晶體管P2的柵極提供低電壓，來向主電路102提供門控VDD，其中門控VDD等于電壓VDD減去二極管Dl上的壓降。
但是，傳統(tǒng)的電路具有缺陷。圖2示出了二極管Dl的電流-電壓(I-V)曲線。注意到，壓降Vdiode與流過二極管Dl的電流Idiode有關(guān)，并且電流Idiode的變化A I引起壓降Vdiode的變化AV，反之亦然。因此，當(dāng)流經(jīng)二極管D1的電流Idiode變化時(shí)，門控VDD也發(fā)生變化。 此外，壓降Vdiode和門控VDD還受到工藝變化及溫度變化的影響。例如，對(duì)于在慢_慢(SS)工藝拐點(diǎn)工作的電路的門控VDD，即表示PM0S晶體管和NM0S晶體管均具有緩慢性能以及低功率消耗，可以具有大約0. 707伏的門控VDD。然而，具有相同電路設(shè)計(jì)但是在快_慢(FS)工藝拐點(diǎn)工作的另一個(gè)電路，即表示NM0S晶體管具有快性能但PM0S晶體管具有慢性能，可以僅具有大約0. 579伏的門控VDD。這樣的低電壓可以導(dǎo)致主電路102出現(xiàn)故障。例如，主電路102中的存儲(chǔ)器可能丟失數(shù)據(jù)。因此，需要一個(gè)解決方案來減少門控VDD中的變化。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，提供了一種電路，包括具有第一電源電壓的第一電源節(jié)點(diǎn)；門控節(jié)點(diǎn)；以及連接在第一電源節(jié)點(diǎn)和門控節(jié)點(diǎn)之間的第一控制器件。第一控制器件被配置將第一電源電壓傳遞到門控節(jié)點(diǎn)，或者將門控節(jié)點(diǎn)從第一電源電壓上斷開。第二控制器件連接在所述第一電源節(jié)點(diǎn)和所述門控節(jié)點(diǎn)之間，并被配置將門控電壓傳遞到門控節(jié)點(diǎn)，或者將門控節(jié)點(diǎn)從門控電壓上斷開。壓降器件連接在第一電源節(jié)點(diǎn)和門控節(jié)點(diǎn)之間，其中壓降器件與第二控制器件串聯(lián)連接。負(fù)反饋電流源與壓降器件并聯(lián)，并被配置提供用來
5跟蹤門控節(jié)點(diǎn)處門控電壓變化的電流。 根據(jù)本發(fā)明的另一方面，提供了一種電路包括具有第一電源電壓的第一電源節(jié)點(diǎn)；門控節(jié)點(diǎn)；包括連接到所述第一電源節(jié)點(diǎn)的源極以及連接到所述門控節(jié)點(diǎn)的漏極的第一晶體管；以及具有連接到所述第一電源節(jié)點(diǎn)的源極以及漏極的第二晶體管。二極管連接在所述第二晶體管的漏極和所述門控節(jié)點(diǎn)之間。壓控電流源與所述二極管并聯(lián)，其中所述壓控電流源包括輸入節(jié)點(diǎn)。門控電壓跟蹤電路包括連接到所述壓控電流源輸入節(jié)點(diǎn)的輸出。所述門控電壓跟蹤電路連接到所述門控節(jié)點(diǎn)，并且被配置產(chǎn)生用來跟蹤所述門控節(jié)點(diǎn)處門控電壓變化的偏壓。 根據(jù)本發(fā)明的又一個(gè)方面，提供了一種電路，包括VDD功率節(jié)點(diǎn)以及門控節(jié)點(diǎn)。該電路還包括第一 PM0S晶體管、第二 PM0S晶體管。所述第一 PM0S晶體管具有連接到所述VDD功率節(jié)點(diǎn)的源極、以及連接到所述門控節(jié)點(diǎn)的漏極。第二 PM0S晶體管具有連接到第一電源節(jié)點(diǎn)的源極以及漏極。第一二極管和第二二極管并聯(lián)連接并連接在所述第二PMOS晶體管的漏極和所述門控節(jié)點(diǎn)之間，其中所述第一二極管和所述第二二極管由相反類型的晶體管形成。該電路還包括偏壓節(jié)點(diǎn)以及第三PMOS晶體管，所述第三PMOS晶體管包括連接到所述第二PMOS晶體管漏極的源極；連接到所述門控節(jié)點(diǎn)的漏極；以及連接到所述偏壓節(jié)點(diǎn)的柵極。門控電壓跟蹤電路與所述偏壓節(jié)點(diǎn)連接，并向所述偏壓節(jié)點(diǎn)輸出偏壓。所述門控電壓跟蹤電路連接到所述門控節(jié)點(diǎn)，并且被配置用所述偏壓跟蹤所述門控節(jié)點(diǎn)處門控電壓的變化。 本發(fā)明的優(yōu)點(diǎn)是能夠減少門控VDD禾P門控VSS中的變化。因此，改善了集成電路從門控VDD或門控VSS獲得功率的性能和可靠性。


為了更完全地理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在將結(jié)合附圖對(duì)下文進(jìn)行描述，其中 圖1顯示了傳統(tǒng)的用于提供門控VDD的電路，其中二極管用來產(chǎn)生門控VDD ; 圖2顯示了二極管的I-V曲線； 圖3顯示了本發(fā)明的一個(gè)實(shí)施例，其中提供了具有減少變化的門控VDD ; 圖4顯示了執(zhí)行圖3實(shí)施例的電路； 圖5顯示了本發(fā)明的另一個(gè)實(shí)施例，其中提供了具有減少變化的門控接地端電壓
VSS ; 圖6顯示了執(zhí)行圖5實(shí)施例的電路。
具體實(shí)施例方式
下面，將詳細(xì)描述本發(fā)明優(yōu)選實(shí)施例的實(shí)現(xiàn)和使用。但是應(yīng)當(dāng)了解，本發(fā)明提供了大量能夠在各種特定環(huán)境中體現(xiàn)的可應(yīng)用發(fā)明概念。這里討論的實(shí)施例僅僅示出了實(shí)現(xiàn)和使用本發(fā)明的特定方式，并不能限制本發(fā)明的范圍。 本發(fā)明提供了一種能夠提供具有減少變化的門控電源電壓(門控VDD或門控VSS)的新型電源電路。下面將對(duì)優(yōu)選實(shí)施例的變化和運(yùn)行進(jìn)行討論。在貫穿本發(fā)明的各個(gè)附圖和示例實(shí)施例中，相似的參考數(shù)字用來表示相似的元件。 圖3顯示了本發(fā)明的一個(gè)實(shí)施例。電路IO包括主電路14，其中主電路14連接在用來提供電源電壓VDD的電源節(jié)點(diǎn)VDD和具有電壓VSS (可能是接地電壓)的電源節(jié)點(diǎn)VSS之間。主電路14連接到節(jié)點(diǎn)12上，節(jié)點(diǎn)12可以位于與門控VDD相等或者如果門控VDD不需要的話，位于與電壓VDD大體相等的電壓處。優(yōu)選地，門控VDD低于電壓VDD。例如，門控VDD可以位于電壓VDD大約60%到大約70%之間。在掉電模式下，門控VDD可以提供給主電路14。在正常工作模式下，節(jié)點(diǎn)12可以位于正常工作電壓VDD處。 PM0S晶體管PDN1和PDN2用來控制提供到向主電路14提供的是工作電壓VDD還是門控VDD。通過提供低電壓，例如0V到PM0S晶體管PDN1的柵極，以及提供高電壓，例如電壓VDD到PM0S晶體管PDN2的柵極，從而向節(jié)點(diǎn)12和主電路14提供工作電壓VDD。相反，通過提供高電壓，到PM0S晶體管PDN1的柵極，以及提供低電壓到PM0S晶體管PDN2的柵極，從而向主電路14提供門控VDD。 在一個(gè)實(shí)施例中， 一對(duì)二極管DN和DP (或者稱作為壓降二極管)結(jié)合起來提供預(yù)期的壓降。二極管DN和DP均正向偏壓。每個(gè)二極管DN和DP可以由晶體管形成，其中晶體管的柵極連接到漏極上。二極管DN由NM0S晶體管形成，同時(shí)二極管DP由PM0S晶體管形成。有利地，由于N0MS和PM0S晶體管可以補(bǔ)償互相的變化，因此這兩個(gè)晶體管的結(jié)合可以減少工藝拐點(diǎn)相關(guān)的變化。在替代實(shí)施例中，二極管DN和DP可以由PM0S晶體管或者NM0S晶體管形成的單個(gè)二極管代替，或者由多于兩個(gè)的二極管代替。 負(fù)反饋電流源與二極管DN和DP并行連接。負(fù)反饋電流源分享否則將單獨(dú)流經(jīng)二極管DN和DP的電流。負(fù)反饋電流源提供少量的敏感電流，提供的少量敏感電流可以在某些工作狀態(tài)下補(bǔ)償增加的漏電流。優(yōu)選地，負(fù)反饋電流源由節(jié)點(diǎn)12位置處的門控VDD控制，并且具有關(guān)于門控VDD大小的負(fù)響應(yīng)。如果節(jié)點(diǎn)12處的門控VDD增力B，由負(fù)反饋電流源提供的電流ICMP則降低，因此更大的電流流過二極管DN和DP。如現(xiàn)有技術(shù)所知，當(dāng)流過二極管的電流增加時(shí)，二極管的壓降增加，反之亦然。由于負(fù)反饋電流源的反饋，當(dāng)門控VDD增加時(shí)，二極管DN和DP的壓降增加，由此門控VDD降低。相反地，如果節(jié)點(diǎn)12位置的門控VDD降低，電流ICMP增加，因此更少的電流流過二極管DN和DP。因此，二極管DN和DP中的壓降減少，由此門控VDD升高。因此，門控VDD的變化被反饋給負(fù)反饋電流源，因而門控VDD的變化被至少部分補(bǔ)償，并可能基本上消除。 負(fù)反饋電流源包括壓控電流源XICMP，其中壓控電流源XICMP用來根據(jù)偏壓VBIAS提供電流ICMP。在一個(gè)實(shí)施例中，門控VDD可以直接用作偏壓VBIAS，來控制壓控電流源XICMP。但是，為了使得電流ICMP的變化對(duì)門控VDD的變化更敏感，可以增加門控VDD跟蹤電路，該電路可以將門控VDD的變化放大來提供偏壓VBIAS。換言之，由門控VDD跟蹤電路提供的偏壓VBIAS，可能以更大的比例，對(duì)門控VDD中的變化進(jìn)行跟蹤。并且，偏壓VBIAS可以調(diào)整到更合適的范圍，以符合壓控電流源的要求。 圖4顯示了用來執(zhí)行圖3所示實(shí)施例的電路。在該執(zhí)行中，壓控電流源XICMP包括PM0S晶體管PMCP，PM0S晶體管PCMP的源-漏電流對(duì)其柵極電壓VBIAS具有負(fù)響應(yīng)。門控VDD跟蹤電路包括PM0S晶體管PB1、PB2、PB3和PB4。 PM0S晶體管PB4的柵極由門控VDD控制。當(dāng)門控VDD降低時(shí)，PM0S晶體管PB4更有傳導(dǎo)性，由此偏壓VBIAS降低。相反，門控VDD的升高將導(dǎo)致電壓VBIAS的升高。另一方面，PM0S晶體管PB1、PB2和PB3形成另一個(gè)通路用來控制偏壓VBIAS，其中PM0S晶體管PB1和PB3連接作為用于劃分電壓的偏壓二極管。當(dāng)門控VDD降低時(shí)，PM0S晶體管PB2更具有傳導(dǎo)性，由此偏壓VBIAS也降低。類似地，
7門控VDD的升高將導(dǎo)致偏壓VBIAS的升高。通過本方案，偏壓VBIAS跟蹤門控VDD的變化，優(yōu)選地以足夠大的量級(jí)，從而使門控VDD的變化能夠基本上被補(bǔ)償。 圖5和圖6顯示了本發(fā)明的另一個(gè)實(shí)施例。在該實(shí)施例中，代替門控工作電源電壓VDD，對(duì)電源電壓VSS進(jìn)行門控。門控VSS高于正常電壓VSS例如(VDD-VSS)大約30%到大約40%。在正常工作模式下，可以向主電路14提供有電源電壓VDD和VSS。在掉電模式下，節(jié)點(diǎn)22位置處的電壓增加到門控VSS，因此向主電路14提供的VDD與門控VSS的電壓差(VDD-門控VSS)小于(VDD-VSS)。因此，減少了功率消耗。 參考圖5，NM0S晶體管NDN1和NDN2用來控制向主電路14提供工作電壓VSS還是門控VSS。通過提供高電壓，例如VDD到NMOS晶體管NDN1的柵極，以及提供低電壓，例如0V到NMOS晶體管NDN2的柵極，將工作電壓VSS提供到節(jié)點(diǎn)22及主電路14。相反，通過提供低電壓到NMOS晶體管NDN1的柵極，以及提供高電壓到NMOS晶體管NDN2的柵極，從而將門控VSS提供到主電路14。 圖5也顯示了負(fù)反饋電流源，該電流源包括壓控電流源XICMP。此夕卜，門控VSS跟蹤電路被提供來產(chǎn)生用于控制壓控電流源XICMP的控制電壓。壓控電流源XICMP提供電流ICMP。與圖3實(shí)施例類似，負(fù)反饋電流源與二極管DN和DP并行連接，并分享否則將單獨(dú)流經(jīng)二極管DN和DP的電流。優(yōu)選地，負(fù)反饋電流源由節(jié)點(diǎn)22位置處的門控VSS控制，并且具有關(guān)于門控VSS大小的負(fù)響應(yīng)。如果節(jié)點(diǎn)22處的門控VSS增加，電流ICMP則增加，因此更少的電流流過二極管DN和DP。相反地，如果門控VSS減小，電流ICMP減少，因此更多的電流流過二極管DN和DP。因此，電流ICMP也跟蹤門控VSS的變化。從而，由于負(fù)反饋電流源的反饋，當(dāng)門控VSS減少時(shí)，二極管DN和DP的壓降增加，由此門控VSS升高。反之，當(dāng)門控VSS增加時(shí)，二極管DN和DP的壓降減少，由此門控VSS降低。 圖6顯示了執(zhí)行圖5實(shí)施例的示例電路。在該執(zhí)行中，壓控電流源XICMP包括NM0S晶體管NMCP， NM0S晶體管NCMP的源-漏電流對(duì)其柵極電壓VBIAS具有正響應(yīng)。門控VSS跟蹤電路包括NM0S晶體管NB1、NB2、NB3和NB4。 NM0S晶體管NB4的柵極由門控VSS控制。當(dāng)門控VSS增加時(shí)，NM0S晶體管NB4更有傳導(dǎo)性，由此偏壓VBIAS升高。相反，門控VSS的減少將導(dǎo)致偏壓VBIAS的減少。另一方面，NM0S晶體管NB1、NB2和NB3形成另一個(gè)通路用來控制偏壓VBIAS，其中NM0S晶體管NB1和NB3連接作為用于分割電壓的偏壓二極管。當(dāng)門控VSS升高時(shí)，NM0S晶體管NB2更具有傳導(dǎo)性，由此偏壓VBIAS升高。類似地，門控VSS的降低將導(dǎo)致偏壓VBIAS的降低。通過本方案，偏壓VBIAS跟蹤門控VSS的變化，并控制壓控電流源XICMP向門控VSS提供負(fù)反饋。 本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)了解，還存在有大量變化來實(shí)現(xiàn)圖3和圖5所示的電路。
利用本發(fā)明的實(shí)施例，門控電源電壓(門控VDD或者門控VSS)的變化能夠減少，其中這些變化可能是工藝、電壓和溫度(PVT)變化導(dǎo)致的。利用等于O. 9V的電壓VDD，在使用45nm技術(shù)形成的電路上執(zhí)行的仿真結(jié)果顯示，相比傳統(tǒng)電路中128mV的變化，本發(fā)明的實(shí)施例可以將門控VDD的變化減少到94mV。這意味著可以實(shí)現(xiàn)門控VDD變化減少26. 3% 。因此，本發(fā)明的實(shí)施例可以在不同的工藝拐點(diǎn)更可靠的工作。 雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對(duì)于 目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它 們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明 可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、 手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
一種電路，包括具有第一電源電壓的第一電源節(jié)點(diǎn)；門控節(jié)點(diǎn)；連接在所述第一電源節(jié)點(diǎn)和所述門控節(jié)點(diǎn)之間的第一控制器件，其中所述第一控制器件被配置將所述第一電源電壓傳遞到所述門控節(jié)點(diǎn)，或者將所述門控節(jié)點(diǎn)從所述第一電源電壓上斷開；連接在所述第一電源節(jié)點(diǎn)和所述門控節(jié)點(diǎn)之間的第二控制器件，其中所述第二控制器件被配置將門控電壓傳遞到所述門控節(jié)點(diǎn)，或者將所述門控節(jié)點(diǎn)從所述門控電壓上斷開；連接在所述第一電源節(jié)點(diǎn)和所述門控節(jié)點(diǎn)之間并包括至少一個(gè)二極管的壓降器件，其中所述壓降器件與所述第二控制器件串聯(lián)連接；以及與所述壓降器件并聯(lián)的負(fù)反饋電流源，其中所述負(fù)反饋電流源被配置提供用來跟蹤所述門控節(jié)點(diǎn)處所述門控電壓變化的電流。
2. 如權(quán)利要求1所述的電路，還包括第二電源節(jié)點(diǎn)，其中所述第一電源節(jié)點(diǎn)與所述第二電源節(jié)點(diǎn)包括工作電壓VDD節(jié)點(diǎn)和VSS節(jié)點(diǎn)；以及位于所述門控節(jié)點(diǎn)和所述第二電源節(jié)點(diǎn)之間的主電路。
3. 如權(quán)利要求1所述的電路，其中所述負(fù)反饋電流源包括偏壓節(jié)點(diǎn)；與所述偏壓節(jié)點(diǎn)連接的壓控電流源，所述壓控電流源被設(shè)置產(chǎn)生和所述壓降器件中的電流平行的電流；以及與所述門控節(jié)點(diǎn)和所述壓控電流源連接的門控電壓跟蹤電路，其中所述門控電壓跟蹤電路被配置產(chǎn)生用來跟蹤所述門控電壓變化的偏壓。
4. 如權(quán)利要求3所述的電路，其中所述壓控電流源包括晶體管，所述晶體管包括連接到所述壓降器件第一端的第一源/漏極、連接到所述壓降器件第二端的第二源/漏極以及連接到所述偏壓節(jié)點(diǎn)的柵極。
5. 如權(quán)利要求3所述的電路，其中所述門控電壓跟蹤電路包括附加晶體管，所述附加晶體管包括連接到所述偏壓節(jié)點(diǎn)的第一源/漏極、第二源/漏極以及連接到所述門控節(jié)點(diǎn)的柵極。
6. 如權(quán)利要求1所述的電路，其中所述壓降器件包括由PM0S晶體管形成的第一二極管；以及由NM0S晶體管形成的第二二極管，其中所述第一二極管與所述第二二極管并聯(lián)連接。
7. 如權(quán)利要求1所述的電路，其中所述第一電源節(jié)點(diǎn)為VDD節(jié)點(diǎn)，以及所述門控電壓為門控VDD，或者所述第一電源節(jié)點(diǎn)為VSS節(jié)點(diǎn)，以及所述門控電壓為門控VSS。
8. —種電路，包括具有第一電源電壓的第一電源節(jié)點(diǎn)；門控節(jié)點(diǎn)；包括連接到所述第一電源節(jié)點(diǎn)的源極以及連接到所述門控節(jié)點(diǎn)的漏極的第一晶體管；具有連接到所述第一電源節(jié)點(diǎn)的源極以及漏極的第二晶體管；連接在所述第二晶體管的漏極和所述門控節(jié)點(diǎn)之間的第一二極管；與所述第一二極管并聯(lián)的壓控電流源，其中所述壓控電流源包括輸入節(jié)點(diǎn)；以及包括連接到所述壓控電流源輸入節(jié)點(diǎn)的輸出的門控電壓跟蹤電路，其中所述門控電壓跟蹤電路連接到所述門控節(jié)點(diǎn)，并且被配置產(chǎn)生用來跟蹤所述門控節(jié)點(diǎn)處門控電壓變化的偏壓。
9. 如權(quán)利要求8所述的電路，還包括與所述第一二極管并聯(lián)的第二二極管，其中所述第一二極管與所述第二二極管由不同類型的晶體管形成。
10. 如權(quán)利要求8所述的電路，其中所述壓控電流源包括晶體管，所述晶體管包括連接到所述第一二極管第一端的第一源/漏極、連接到所述第一二極管第二端的第二源/漏極、以及連接到所述門控電壓跟蹤電路輸出的柵極。
11. 如權(quán)利要求8所述的電路，其中所述門控電壓跟蹤電路包括晶 體管，所述晶體管包括連接到所述壓控電流源輸入節(jié)點(diǎn)的第一源/漏極；第二源/漏極；以及連接到所述門控節(jié)點(diǎn)的柵極；連接在所述第一二極管第一端和所述第一源/漏極之間的第一偏壓二極管；以及連接在所述第二源/漏極和第二電源節(jié)點(diǎn)之間的第二偏壓二極管。
12. 如權(quán)利要求8所述的電路，其中所述第一電源節(jié)點(diǎn)為VDD節(jié)點(diǎn)，以及所述門控電壓為門控VDD，或者所述第一電源節(jié)點(diǎn)為VSS節(jié)點(diǎn)，以及所述門控電壓為門控VSS。
13. —種電路，包括VDD功率節(jié)點(diǎn)；門控節(jié)點(diǎn)；第一PM0S晶體管，所述PMOS晶體管包括連接到所述VDD功率節(jié)點(diǎn)的源極、以及連接到所述門控節(jié)點(diǎn)的漏極；具有連接到所述VDD功率節(jié)點(diǎn)的源極以及漏極的第二 PM0S晶體管；并聯(lián)連接并連接在所述第二 PM0S晶體管的漏極和所述門控節(jié)點(diǎn)之間的第一二極管和第二二極管，其中所述第一二極管和所述第二二極管由相反類型的晶體管形成；偏壓節(jié)點(diǎn)；第三PMOS晶體管，包括連接到所述第二 PM0S晶體管漏極的源極；連接到所述門控節(jié)點(diǎn)的漏極；以及連接到所述偏壓節(jié)點(diǎn)的柵極；以及門控電壓跟蹤電路，與所述偏壓節(jié)點(diǎn)連接并向其輸出偏壓，其中所述門控電壓跟蹤電路連接到所述門控節(jié)點(diǎn)，并且被配置用所述偏壓跟蹤所述門控節(jié)點(diǎn)的門控電壓變化。
14. 如權(quán)利要求13所述的電路，其中所述門控電壓跟蹤電路包括第四PMOS晶體管，包括連接到所述偏壓節(jié)點(diǎn)的第一源/漏極；第二源/漏極；以及連接到所述門控節(jié)點(diǎn)的第一柵極；連接在所述第一二極管第一端和所述第一源/漏極之間的第一偏壓晶體管；以及連接在所述第二源/漏極和VSS節(jié)點(diǎn)之間的第二偏壓晶體管；其中所述門控電壓跟蹤電路還包括第五PMOS晶體管，包括連接到所述門控節(jié)點(diǎn)的第二柵極；連接到所述偏壓節(jié)點(diǎn)的第三源/漏極；以及連接到所述VSS節(jié)點(diǎn)的第四源/漏極。
15.如權(quán)利要求13所述的電路，還包括VSS節(jié)點(diǎn)；以及連接在所述門控節(jié)點(diǎn)和所述VSS節(jié)點(diǎn)之間的主電路。
全文摘要
一種電路，包括具有第一電源電壓的第一電源節(jié)點(diǎn)；門控節(jié)點(diǎn)；以及連接在第一電源節(jié)點(diǎn)和門控節(jié)點(diǎn)之間的第一控制器件。第一控制器件被配置將第一電源電壓傳遞到門控節(jié)點(diǎn)，或者將門控節(jié)點(diǎn)從第一電源電壓上斷開。第二控制器件連接在所述第一電源節(jié)點(diǎn)和所述門控節(jié)點(diǎn)之間，并被配置將門控電壓傳遞到門控節(jié)點(diǎn)，或者將門控節(jié)點(diǎn)從門控電壓上斷開。壓降器件連接在第一電源節(jié)點(diǎn)和門控節(jié)點(diǎn)之間，其中壓降器件與第二控制器件串聯(lián)連接。負(fù)反饋電流源與壓降器件并聯(lián)，并被配置提供用來跟蹤門控節(jié)點(diǎn)處門控電壓變化的電流。
文檔編號(hào)H03K19/003GK101753126SQ20091016260
公開日2010年6月23日 申請(qǐng)日期2009年8月13日 優(yōu)先權(quán)日2008年12月4日
發(fā)明者楊秉霖, 柯欣欣, 鄒宗成 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司