專利名稱：高延伸性的譯碼電路及譯碼方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種譯碼電路，特別有關(guān)于讓電路新增功能的一種高延伸性譯 碼電路。
背景技術(shù)：
通常在芯片的設(shè)計(jì)上，面對(duì)大量編碼組合做譯碼時(shí)， 一般作法均是使用最 少的邏輯門(mén)去做譯碼處理，以節(jié)省芯片面積或者是滿足低耗電的需求。未來(lái)芯 片設(shè)計(jì)的趨勢(shì)是朝向系統(tǒng)整合，將各類功能單元整合在同一芯片上，此時(shí)系統(tǒng) 上各功能單元所需要的輸入輸出數(shù)據(jù)或者是不同功能單元之間互相傳遞數(shù)據(jù) 上都必須先透過(guò)譯碼后，才能將控制信號(hào)或者是數(shù)據(jù)做傳遞。
而譯碼電路在電路應(yīng)用上是相當(dāng)普遍， 一般制作標(biāo)準(zhǔn)組件庫(kù)(standard cell libmry)的機(jī)構(gòu)均會(huì)提供n to 2"畢碼器(decoder)給使用者使用。但面對(duì)曰益 復(fù)雜的產(chǎn)品應(yīng)用下，系統(tǒng)或裝置處理的數(shù)據(jù)量以及控制邏輯的復(fù)雜性逐漸增 加，此時(shí)若單純使用nto2"譯碼器來(lái)處理譯碼上的需求，則會(huì)有電路面積過(guò)大 及耗電的問(wèn)題。
一般通過(guò)各種的最佳化電路技巧可以得到針對(duì)特定編碼組合的最佳化譯 碼電路，但編碼組合一旦要新增一兩組或者是小幅變動(dòng)時(shí)則必須重新設(shè)計(jì)原電 路。此時(shí)發(fā)現(xiàn)當(dāng)遇到上述情況時(shí)，采用電路最佳化的方式會(huì)產(chǎn)生需要重新設(shè)計(jì) 的負(fù)擔(dān)，對(duì)于現(xiàn)在電子產(chǎn)品爭(zhēng)取進(jìn)入市場(chǎng)的時(shí)機(jī)(time to market)的目標(biāo)下會(huì) 形成設(shè)計(jì)時(shí)程的瓶頸所在。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于，在考慮到編碼組合延伸性的情況下，提供 一種具備延伸性的譯碼電路，其包含輸入值的前置處理電路以及具有偵測(cè)輸入 值是否符合譯碼條件的能力。當(dāng)目的電路已設(shè)計(jì)完成但要再額外增加功能時(shí)， 本發(fā)明的譯碼電路可以在不改變?cè)倦娐返臓顩r下延伸出欲新增的功能，也就
是當(dāng)譯碼標(biāo)的編碼組合略做變動(dòng)的情況下，可以花最少的成本以及變動(dòng)范圍來(lái) 完成整體的功能。
為達(dá)上述的目的，本發(fā)明提供一種譯碼電路，其中該譯碼電路包括一種高 延伸性的譯碼電路，包括一閂鎖單元、一閂鎖結(jié)果選擇單元及至少一譯碼電路。 其中閂鎖單元接收一原始數(shù)據(jù)，并輸出原始數(shù)據(jù)的閂鎖值及閂鎖反向值至閂鎖 結(jié)果選擇單元。閂鎖結(jié)果選擇單元接收該些閂鎖值及閂鎖反向值后，根據(jù)譯碼 單元的目標(biāo)譯碼值組合該些閂鎖值及閂鎖反向值，以輸出一預(yù)先譯碼值。譯碼 電路接收預(yù)先譯碼值，并判斷預(yù)先譯碼值是否符合譯碼電路的譯碼條件，以決 定是否輸出一譯碼信號(hào)。
本發(fā)明再提供一種譯碼方法，其中，包括以下步驟先接收一原始數(shù)據(jù)， 接著產(chǎn)生該原始資料的閂鎖值及閂鎖反向值；然后根據(jù)至少一譯碼電路的目標(biāo) 譯碼值，組合該些閂鎖值及該些閂鎖反向值為一預(yù)先譯碼值，并將該預(yù)先譯碼
值輸出至對(duì)應(yīng)該的譯碼電路；最后該譯碼電路判斷是否能將該預(yù)先譯碼值譯 碼，若能正確譯碼則輸出一譯碼信號(hào)。
藉此當(dāng)系統(tǒng)因應(yīng)日新月異的需求而需要新增功能單元時(shí)，利用本發(fā)明所提 出的架構(gòu)便可在不需改變?cè)幸言O(shè)計(jì)完成的譯碼電路上，增加新功能所對(duì)應(yīng)的 譯碼單元，如此一來(lái)可以大大地節(jié)省設(shè)計(jì)上的時(shí)間成本。


圖1為本發(fā)明譯碼電路的系統(tǒng)架構(gòu)示意圖2為本發(fā)明前置處理單元細(xì)部結(jié)構(gòu)圖3為本發(fā)明閂鎖結(jié)果選擇單元細(xì)部結(jié)構(gòu)圖4為本發(fā)明譯碼單元較佳實(shí)施例的結(jié)構(gòu)圖；及
圖5為本發(fā)明譯碼單元較佳實(shí)施例的結(jié)構(gòu)圖。
其中，附圖標(biāo)記
Dn 原始輸入數(shù)據(jù)
10 前置處理單元
11、 12 譯碼單元
An、 Bn 預(yù)先譯碼値
11A、 12B 譯碼開(kāi)關(guān)
101 閂鎖單元
102 閂鎖結(jié)果選擇單元
1010、 1011、 1012、 1013、 1014、 1015 同步閂鎖組件
Q0 Q5 閂鎖値 Q0B Q5B閂鎖反向值
具體實(shí)施例方式
本發(fā)明提出了-一種譯碼的運(yùn)作架構(gòu)，如圖1本發(fā)明譯碼電路的系統(tǒng)架構(gòu)示
意圖所示。首先針對(duì)原始輸入數(shù)據(jù)Dn譯碼的過(guò)程做說(shuō)明，譯碼的過(guò)程共分為
兩個(gè)階段。第一階段為先經(jīng)過(guò)前置處理單元10做數(shù)據(jù)的預(yù)先譯碼，在此階段
原始輸入數(shù)據(jù)Dn會(huì)先透過(guò)閂鎖組件做數(shù)據(jù)儲(chǔ)存的動(dòng)作，并同時(shí)取得數(shù)據(jù)的正
向及反向邏輯之后，前置處理單元10再依系統(tǒng)中各譯碼需求，選擇出適當(dāng)?shù)?br> 信號(hào)組合輸出到各個(gè)譯碼單元11、 12...上。第二階段為各譯碼單元11、 12...
針對(duì)從第一階段所得到的預(yù)先譯碼値再做譯碼，亦即再做一次邏輯上的譯碼判
斷，確認(rèn)該預(yù)先譯碼値是否符合此譯碼單元的譯碼條件而決定是否輸出譯碼信 口萬(wàn)。
從圖l可以觀察到，本發(fā)明的譯碼電路系統(tǒng)中，前置處理單元10只有一 個(gè)，原因是原始輸入數(shù)據(jù)Dn只需要一份閂鎖組件做統(tǒng)一儲(chǔ)存即可，不需復(fù)制 多份儲(chǔ)存造成數(shù)據(jù)一致性上的負(fù)擔(dān)。而前置處理單元10的預(yù)先譯碼功能則是 將閂鎖組件的正反向輸出値做組合輸出(如An和Bn)。因此，可以了解到 前置處理單元10在系統(tǒng)中功能的定位為數(shù)據(jù)儲(chǔ)存以及預(yù)先譯碼。
譯碼單元11、 12...則是依系統(tǒng)中各功能單元(圖未示)所需要的譯碼單 元而配置，因此若系統(tǒng)中包含有多個(gè)不同的功能單元?jiǎng)t必須依實(shí)際狀況也要有 多個(gè)譯碼單元做搭配。如圖1中所示，前置處理單元10預(yù)先解出了 An、 Bn 兩組預(yù)先譯碼値分別送給譯碼單元11和譯碼單元12， An、 Bn兩組預(yù)先譯碼 値的內(nèi)容則是由系統(tǒng)中對(duì)各功能單元的資源配置來(lái)決定其値。一般可配置的資 源可譬如內(nèi)存地址、ID number等。
當(dāng)譯碼單元11得到預(yù)先譯碼値An時(shí)，因?yàn)橐严韧高^(guò)前置處理單元10對(duì) 譯碼値所做的預(yù)處理，所以能讓譯碼單元11使用最少的邏輯門(mén)就可以譯碼完
成，并且可以在對(duì)應(yīng)不同功能單元上也使用相同的譯碼單元電路，大大地減少 芯片設(shè)計(jì)上的復(fù)雜性以及面積。由于編碼組合主要是由前置處理單元10做處 理，因此在不變動(dòng)編碼組合而僅增加或減少選出的組合的情形下，就可以透過(guò) 增加或減少譯碼單元11、 12...來(lái)達(dá)到組合變動(dòng)的狀況，也就是可以在系統(tǒng)中 新增功能單元而不會(huì)影響到原有已設(shè)計(jì)完成的電路。
座落在各譯碼單元ll、 12...上的譯碼開(kāi)關(guān)11A、 12B…則是決定各譯碼單 元ll、 12...是否要開(kāi)啟。再者，這些開(kāi)關(guān)11A、 12B.M可以進(jìn)一步作為控制各 譯碼單元ll、 12...的功能以及包含了低耗電的好處。
為更進(jìn)一步了解本發(fā)明譯碼電路的動(dòng)作，請(qǐng)繼續(xù)參閱圖2本發(fā)明前置處理 單元細(xì)部結(jié)構(gòu)圖。如圖2所示，可以觀察到原始輸入數(shù)據(jù)Dn會(huì)先由閂鎖單元 101做閂鎖，接著再由閂鎖結(jié)果選擇單元102處理適當(dāng)?shù)拈V鎖值輸出給后端的 譯碼單元ll、 12...。以圖2中前的處理單元10為例，假設(shè)輸入數(shù)據(jù)有6個(gè)bit (DO D5)，會(huì)使用6個(gè)同步閂鎖組件1010、 1011、 1012、 1013、 1014、 1015 做閂鎖，而閂鎖組件1010、 1011、 1012、 1013、 1014、 1015完成閂鎖之后， 依閂鎖組件的特性會(huì)同時(shí)產(chǎn)生出閂鎖値(Q)和閂鎖反向值(QB)，亦即圖2 上所標(biāo)示的Q0 Q5 (閂鎖値)、Q0B Q5B (閂鎖反向值)6個(gè)閂鎖組件的 正向/反向閂鎖値。
接下來(lái)由閂鎖結(jié)果選擇單元102依譯碼標(biāo)的特定值做閂鎖値組合輸出。假 設(shè)譯碼單元ll的目標(biāo)譯碼値為2AVH的話，則閂鎖結(jié)果選擇單元102處理的 概念是會(huì)把2A\H數(shù)字中二進(jìn)制制為0的bit改為反向輸出，由于2A\H = 101010\B ，所以閂鎖結(jié)果選擇單元102的輸出 An會(huì)由 {Q5，Q4B，Q3,Q2B，Q1,Q0B}組合后再輸出。這樣的轉(zhuǎn)換方式好處是在于下一階 段再譯碼時(shí)只需檢查正向邏輯即可(檢査An是否為111111VB)并且不受目標(biāo) 譯碼値的影響。同理，若譯碼單元12目標(biāo)譯碼値為14XH的話，因?yàn)?4、H = 010100\B ，則閂鎖結(jié)果選擇單元102 的輸出 Bn會(huì)由 (Q5B，Q4，Q3B,Q2，Q1B,Q0B〉組合后輸出。
接著請(qǐng)參閱圖3本發(fā)明閂鎖結(jié)果選擇單元細(xì)部結(jié)構(gòu)圖。如圖3所示舉例當(dāng) 譯碼單元11的目標(biāo)譯碼値為2A\H、譯碼單元12目標(biāo)譯碼値為14\H時(shí)，其 閂鎖結(jié)果選擇單元102的細(xì)部結(jié)構(gòu)圖。由圖中可知閂鎖結(jié)果選擇單元102是依 照譯碼標(biāo)的特定值來(lái)做閂鎖組合輸出。由于---個(gè)系統(tǒng)中可能包含有多個(gè)譯碼單 元ll、 12...分別負(fù)責(zé)不同的目標(biāo)譯碼値(本圖以譯碼單元ll、 12為例)，因 此，閂鎖結(jié)果選擇單元102必須對(duì)每個(gè)譯碼單元11、 12所負(fù)責(zé)的目標(biāo)譯碼値 送給其對(duì)應(yīng)的預(yù)先譯碼値An、 Bn。在電路實(shí)現(xiàn)上，本發(fā)明的譯碼電路采用聯(lián) 機(jī)對(duì)應(yīng)的方式將閂鎖值組合后輸出(An、 Bn)。另外，當(dāng)編碼組合有變動(dòng)的 情況下，僅需增加或減少對(duì)譯碼單元11、 12...的聯(lián)機(jī)，不會(huì)影響到原本已完 成的系統(tǒng)電路。
而譯碼單元11、 12...的功能為確認(rèn)從前置處理單元IO送過(guò)來(lái)的預(yù)先譯碼 値是否全為l，所以譯碼單元1K 12...可為一邏輯電路的結(jié)構(gòu)來(lái)設(shè)計(jì)。請(qǐng)參閱 圖4本發(fā)明譯碼單元較佳實(shí)施例的結(jié)構(gòu)圖。如圖4所示，本發(fā)明的譯碼單元以 兩個(gè)與非門(mén)接收預(yù)先譯碼值及譯碼開(kāi)關(guān)的啟動(dòng)信號(hào)，再由一或非門(mén)接收兩個(gè)與 非門(mén)的輸出，以判斷預(yù)先譯碼値是否符合此譯碼單元標(biāo)的値或者是此譯碼單元 是關(guān)閉的。例如當(dāng)輸入數(shù)據(jù)為6個(gè)bit (A0 A5)，若A0 A5的値均為1， 代表是符合此譯碼單元的標(biāo)的値，但仍需確認(rèn)譯碼開(kāi)關(guān)是否接受到啟動(dòng)信號(hào)為 1，檢査此譯碼單元是否為開(kāi)的狀態(tài)，若是的話便可送出譯碼結(jié)果為1。除此 狀況之外，其余情況的譯碼結(jié)果都會(huì)輸出0，代表預(yù)先譯碼値并不符合此譯碼 單元標(biāo)的値或者是此譯碼單元是關(guān)閉的。
請(qǐng)?jiān)賲㈤唸D5本發(fā)明譯碼單元另一較佳實(shí)施例的結(jié)構(gòu)圖。如圖5所示，本 發(fā)明的譯碼單元亦可由三個(gè)與門(mén)組成。利用其中兩個(gè)與門(mén)接收預(yù)先譯碼值及譯 碼開(kāi)關(guān)的啟動(dòng)信號(hào)，再由另一與門(mén)接收前端兩個(gè)與門(mén)的輸出，以判斷預(yù)先譯碼 値是否符合此譯碼單元標(biāo)的値或者是此譯碼單元是關(guān)閉的。所以本發(fā)明的譯碼 電路不限邏輯組件的種類及連接方式，其主要用于檢查預(yù)先譯碼值是否全為 1，及譯碼單元是否為開(kāi)啟的狀態(tài)。
而從前置處理單元10中的說(shuō)明可以知道若預(yù)先譯碼値符合條件的話要每 根信號(hào)線都為l，由此知道各功能單元的所有譯碼單元?jiǎng)幼鞫际且恢碌?，目?都是要檢査預(yù)先譯碼値是否全為1，所以在實(shí)際上各譯碼單元的電路是相同的 甚至依情況各譯碼單元的電路還可以共享。借助這樣的設(shè)計(jì)概念，本發(fā)明使用 最少的邏輯門(mén)完成譯碼單元的功能，并且基于譯碼單元可重復(fù)使用的好處，提 升了設(shè)計(jì)效率以及降低電路設(shè)計(jì)上出錯(cuò)的機(jī)會(huì)。
另外，當(dāng)閂鎖結(jié)果選擇單元102將預(yù)先譯碼値轉(zhuǎn)換完成后，可以使用兩種 傳送方式將預(yù)先譯碼値送給第二階段的譯碼單元11、 12...繼續(xù)做處理。第一
種方式是閂鎖結(jié)果選擇單元102同時(shí)輸出An、 Bn、....給對(duì)應(yīng)的譯碼單元11、 譯碼單元12、...讓對(duì)應(yīng)的譯碼單元檢査An、 Bn是否全為1，全為1的該譯碼 單元即會(huì)譯碼成功。如原始輸入數(shù)據(jù)Dn為101010，因?yàn)殚V鎖結(jié)果選擇單元 102的輸出An會(huì)由(Q5，Q4B,Q3,Q2B,Q1,Q0B〉組合后再輸出，所以An為 111111傳輸至譯碼單元11，使譯碼單元11可譯碼而動(dòng)作。而B(niǎo)n會(huì)由 (Q5B,Q4,Q3B，Q2,Q1B，Q0B)組合后輸出，所以Bn為000001傳輸至譯碼單元 12，譯碼單元12檢査并非全為1所以不動(dòng)作。使用這種方式的好處是電路上 的實(shí)現(xiàn)較為簡(jiǎn)單。
第二種方式為第一種方式再加上由系統(tǒng)功能先將不相關(guān)的譯碼單元做關(guān) 閉(利用譯碼開(kāi)關(guān)11A、 IIB...)，只留下相關(guān)的譯碼單元做譯碼，這種方式 是系統(tǒng)資源可充分利用而且可以達(dá)到省電的目的。
綜上所述，利用本發(fā)明譯碼電路的架構(gòu)可在不需改變?cè)屑涸O(shè)計(jì)完成的譯 碼電路上，增加上新功能所對(duì)應(yīng)的譯碼電路，如此一來(lái)可以大大地節(jié)省設(shè)計(jì)上 的時(shí)間成本。
當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情 況下，熟悉本領(lǐng)域的普通技術(shù)人員當(dāng)可根據(jù)本發(fā)明做出各種相應(yīng)的改變和變 形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種高延伸性的譯碼電路，其特征在于，包括一閂鎖單元，接收一原始數(shù)據(jù)，并輸出該原始數(shù)據(jù)的閂鎖值及閂鎖反向值；一閂鎖結(jié)果選擇單元，接收該些閂鎖值及該些閂鎖反向值，并根據(jù)至少一目標(biāo)譯碼值組合該些閂鎖值及該些閂鎖反向值，以輸出一預(yù)先譯碼值；及至少一譯碼單元，設(shè)有該目標(biāo)譯碼值，用于接收該預(yù)先譯碼值，并判斷該預(yù)先譯碼值是否符合該譯碼單元的譯碼條件，以決定是否輸出一譯碼信號(hào)。
2. 根據(jù)權(quán)利要求1所述的譯碼電路，其特征在于，該原始數(shù)據(jù)包括多個(gè) 位，而該閂鎖單元利用多個(gè)閂鎖組件將該些原始數(shù)據(jù)的位閂鎖為該些閂鎖值及 該些閂鎖反向值并輸出。
3. 根據(jù)權(quán)利要求1所述的譯碼電路，其特征在于，該譯碼單元為一邏輯 電路的結(jié)構(gòu)。
4. 根據(jù)權(quán)利要求3所述的譯碼電路，其特征在于，該譯碼單元包括兩個(gè) 與非門(mén)及一或非門(mén)。
5. 根據(jù)權(quán)利要求3所述的譯碼電路，其特征在于，該譯碼單元包括三個(gè) 與門(mén)。
6. 根據(jù)權(quán)利要求1所述的譯碼電路，其特征在于，該譯碼單元個(gè)別包括 一譯碼開(kāi)關(guān)，用于控制該譯碼單元的啟閉。
7. 根據(jù)權(quán)利要求6所述的譯碼電路，其特征在于，該譯碼電路設(shè)置于一 系統(tǒng)中，由該系統(tǒng)控制該譯碼開(kāi)關(guān)。
8. —種譯碼方法，其特征在于，包括以下步驟 接收一原始數(shù)據(jù)；產(chǎn)生該原始資料的閂鎖值及閂鎖反向值；根據(jù)至少一譯碼單元的目標(biāo)譯碼值，組合該些閂鎖值及該些閂鎖反向值為一預(yù)先譯碼值，并將該預(yù)先譯碼值輸出至對(duì)應(yīng)的該譯碼單元；及該譯碼單元判斷是否能將該預(yù)先譯碼值譯碼，若能正確譯碼則輸出一譯碼信號(hào)。
9. 根據(jù)權(quán)利要求8所述的譯碼方法，其特征在于，該譯碼單元更包括判 斷一譯碼開(kāi)關(guān)是否開(kāi)啟，來(lái)決定是否輸出該譯碼信號(hào)。
10. 根據(jù)權(quán)利要求9所述的譯碼方法，其特征在于，若該預(yù)先譯碼值及該 譯碼開(kāi)關(guān)的信號(hào)皆為l，則輸出該譯碼信號(hào)。
11. 根據(jù)權(quán)利要求9所述的譯碼方法，其特征在于，若該預(yù)先譯碼值及該 譯碼開(kāi)關(guān)的信號(hào)有一位不為1則不輸出該譯碼信號(hào)。
12. 根據(jù)權(quán)利要求8所述的譯碼方法，其特征在于，該譯碼單元判斷該預(yù) 先譯碼值皆為l,則輸出該譯碼信號(hào)。
13. 根據(jù)權(quán)利要求8所述的譯碼方法，其特征在于，該預(yù)先譯碼值根據(jù)該 目標(biāo)譯碼值0的位設(shè)定為擷取該原始數(shù)據(jù)的閂鎖反向值輸出。
全文摘要
一種高延伸性的譯碼電路，其中包括一閂鎖單元、一閂鎖結(jié)果選擇單元及至少一譯碼單元。閂鎖單元閂鎖一原始數(shù)據(jù)并輸出原始數(shù)據(jù)的閂鎖值及閂鎖反向值。閂鎖結(jié)果選擇單元根據(jù)譯碼單元的目標(biāo)譯碼值組合閂鎖值及閂鎖反向值，以產(chǎn)生一預(yù)先譯碼值。接著閂鎖結(jié)果選擇單元再將預(yù)先譯碼值輸出至對(duì)應(yīng)的譯碼單元。譯碼單元根據(jù)預(yù)先譯碼值判斷是否輸出一譯碼信號(hào)。藉此可在不需改變?cè)幸言O(shè)計(jì)完成的譯碼電路，增加新功能所對(duì)應(yīng)的譯碼單元。
文檔編號(hào)H03M7/00GK101179277SQ20061015286
公開(kāi)日2008年5月14日 申請(qǐng)日期2006年11月6日 優(yōu)先權(quán)日2006年11月6日
發(fā)明者伍玉光, 楊志偉, 蔡佳洲, 許文琪, 郭淑華 申請(qǐng)人:盛群半導(dǎo)體股份有限公司