專利名稱：接收器起始補償電路的制作方法
技術領域：
本發(fā)明涉及一種接收器起始補償電路，特別是涉及一種可提供較短等待時間的接收器起始補償電路。
背景技術：
平面顯示器(Flat Panel Displays，F(xiàn)PD)具有外型輕薄、低耗能，及低輻射等特點，因此被廣泛地應用于筆記型計算機或個人數(shù)字助理(Personal DigitalAssistant，PDA)等便攜式電子產品上。因此，在設計顯示器的接收器時，如何降低能量消耗是極為重要的考慮。平面顯示器一般在正常模式(NormalMode)下運作，然而為了節(jié)省能量消耗，當平面顯示器在一段時間內未接收到任何指令時，平面顯示器的接收器會進入省電模式(Power-down Mode)，此時會停止輸出操作電流。在接收到平面顯示器傳來的啟動訊號后，接收器會離開省電模式且重新進入正常模式，再度提供平面顯示器運作所需的操作電流。在正常模式和省電模式之間切換速率，為決定平面顯示器效能的重要參數(shù)之一。
請參考圖1，圖1為現(xiàn)有技術中一顯示器的接收器電路10的示意圖。接收器電路10包含一參考電流源Iref、一喚醒電流源Im，以及P型金屬氧化物半導體(P-Type Metal Oxide Semiconductor，PMOS)晶體管P1-P3。PMOS晶體管P1和P2的柵極皆耦接至接收器電路10中的端點A，而源極皆耦接至一偏壓VDD。PMOS晶體管P1的漏極耦接至參考電流源Iref，因此，PMOS晶體管P1和P2可組成一電流鏡電路(Current Mirror Circuit)。在由PMOS晶體管P1和P2所組成的電流鏡電路中，為了將參考電流源Iref所提供的小電流放大以產生較大的電流Iout，PMOS晶體管P2的尺寸(寬/長比，W/L Ratio)通常大于PMOS晶體管P1的尺寸。因此，PMOS晶體管P2的電容C2亦會大于PMOS晶體管P1的電容C1。在將參考電流源Iref所提供的電流“鏡射”放大后，于PMOS晶體管P2的漏極所產生的漏極電流由Id來表示。PMOS晶體管P3的源極和PMOS晶體管P2的漏極皆耦接至接收器電路10中的端點B，PMOS晶體管P3的漏極耦接至接收器電路10中的端點C，而PMOS晶體管P3的柵極耦接至一控制電壓ENB。喚醒電流源Im耦接于偏壓VDD和接收器電路10中的端點C之間。
當接收器電路10在省電模式下運作時，控制電壓ENB會被設為偏壓VDD的電位。因此，PMOS晶體管P3為關閉(開路)，而PMOS晶體管P1和P2會被開啟(導通)，此時接收器電路10中的端點B會被拉到偏壓VDD的電位。關閉的PMOS晶體管P3會阻擋PMOS晶體管P2的漏極電流Id的流通路徑，因此當接收器電路10在省電模式下運作時，其輸出電流Iout的值近于零。當接收器電路10欲離開省電模式時，控制電壓ENB會被設為接地電位，因此PMOS晶體管P3會被開啟，進而將接收器電路10中的端點B拉到一電壓VB的電位。導通的PMOS晶體管P3會提供PMOS晶體管P2的漏極電流Id的流通路徑，因此當接收器電路10在正常模式下運作時，其輸出電流Iout的值近于漏極電流Id。喚醒電流源Im的作用在于提供一小電流，如此接收器電路10的端點B能維持在一預定電位，使得接收器電路10能以較快速度在省電模式和正常模式之間切換。
當接收器電路10離開省電模式時，會于其端點B產生一電壓差ΔVB，電壓差ΔVB會通過PMOS晶體管P2的柵極-漏極電容(Gate-to-DrainCapacitance)C2耦合至接收器電路10的端點A，并于端點A產生一電壓差ΔVA。從接收器電路10的端點B耦合至端點A的電荷由Q來代表。在現(xiàn)有技術的接收器電路10中，注入端點A的電荷Q由PMOS晶體管P1的柵極-漏極電容C1來放電，直到端點A的電位穩(wěn)定為止。ΔVA、ΔVB和Q的值可由下列公式來表示Q＝C2*ΔVB；ΔVA＝Q/C1＝ΔVB*(C2/C1)；ΔVB＝VDD-VB；在接收器電路10中的端點A造成電壓差ΔVA的電荷Q是由PMOS晶體管P1來補償，由于PMOS晶體管P2的電容C2大于PMOS晶體管P1的電容C1，接收器電路10需要等待很長一段時間，端點A的電位才會穩(wěn)定下來。在離開省電模式至重新進入正常模式之間，現(xiàn)有技術的接收器電路10需要極長的等待時間，如此會影響顯示器的效率。
請參考圖2，圖2為現(xiàn)有技術中另一顯示器的接收器電路20的示意圖。接收器電路20和接收器電路10不同之處在于接收器電路20還包含一電容Cap。電容Cap耦合于偏壓VDD和接收器電路20的端點A之間，電容Cap的值由C3來表示。當接收器電路20離開省電模式時，會于其端點B產生一電壓差ΔVB，電壓差ΔVB會通過PMOS晶體管P2的柵極-漏極電容C2耦合至接收器電路20的端點A，并于端點A產生一電壓差ΔVA’。從接收器電路20的端點B耦合至端點A的電荷亦由Q來代表。注入端點A的電荷Q由PMOS晶體管P1的柵極-漏極電容C1和電容Cap來放電，直到端點A的電位穩(wěn)定為止。ΔVA’、ΔVB和Q的值可由下列公式來表示Q＝C2*ΔVB；ΔVA’＝Q/(C1+C3)＝ΔVB*C2/(C1+C3)；ΔVB＝VDD-VB；由于電容Cap對放電電荷Q的貢獻，電壓差ΔVA’較電壓差ΔVA為小，代表在接收器電路20中的端點A造成電壓差ΔVA’的電荷Q可以以較快速率被放電。因此，在離開省電模式至重新進入正常模式之間，接收器電路20需要的等待時間較接收器電路10為短。然而，電容Cap會占據(jù)多余的電路空間，提高顯示器的成本。此外，電容Cap亦會增加接收器電路20的趨穩(wěn)時間(Settling Time)。

發(fā)明內容
本發(fā)明提供一種接收器起始補償電路，其包含一偏壓電壓源；一電流鏡電路，用來于其輸出端提供電流；一省電開關，耦接于該電流鏡電路的輸出端，該省電開關于一控制端接收一第一控制訊號，并依據(jù)該第一控制訊號來控制該電流鏡電路所提供電流的流通路徑；以及一補償單元，耦接于該電流鏡電路的一偏壓端和該省電開關，用來依據(jù)其控制端接收到的訊號提供電荷至該電流鏡電路的偏壓端，以穩(wěn)定該電流鏡電路的偏壓端的電位。
本發(fā)明提供另一種接收器起始補償電路，其包含一電流鏡電路，其輸出端選擇性地耦接于該接收器起始補償電路的一輸出端；以及一電容，其第一端耦接于該電流鏡電路的一偏壓端；其中，該電容的一第二端選擇性地耦接于該接收器起始補償電路的輸出端，或者用來接收一偏壓。


圖1為現(xiàn)有技術中一顯示器接收器電路的示意圖。
圖2為現(xiàn)有技術中另一顯示器接收器電路的示意圖。
圖3為本發(fā)明第一實施例中一用于顯示器的接收器起始補償電路的示意圖。
圖4為本發(fā)明第二實施例中一用于顯示器的接收器起始補償電路的示意圖。
圖5為本發(fā)明第三實施例中一用于顯示器的接收器起始補償電路的示意圖。
附圖符號說明10、20接收器電路32、52補償單元Iref參考電流源 Im喚醒電流源VDD偏壓 ENB、EN控制電壓Iout、Id電流Cap、Ccom電容A、B、C、D端點30、40接收器起始補償電路P1-P6 P型金屬氧化物半導體晶體管具體實施方式
請參考圖3，圖3為本發(fā)明第一實施例中一用于顯示器的接收器起始補償電路(Receiver Start-up Compensation Circuit)30的示意圖。接收器起始補償電路30包含一參考電流源Iref、一喚醒電流源Im、一補償單元32，以及PMOS晶體管P1-P3。PMOS晶體管P1和P2的柵極皆耦接至接收器起始補償電路30中的端點A，而源極皆耦接至一偏壓VDD。PMOS晶體管P1的漏極耦接至參考電流源Iref，因此，PMOS晶體管P1和P2可組成一電流鏡電路。在由PMOS晶體管P1和P2所組成的電流鏡電路中，為了將參考電流源Iref所提供的小電流Iref放大以產生較大的電流Iout，PMOS晶體管P2的寬/長比通常大于PMOS晶體管P1的寬/長比。在將參考電流源Iref所提供的電流Iref“鏡射”放大后，于PMOS晶體管P2的漏極所產生的漏極電流由Id來表示。PMOS晶體管P3的源極和PMOS晶體管P2的漏極皆耦接至接收器起始補償電路30中的端點B，PMOS晶體管P3的漏極耦接至接收器起始補償電路30中的端點C，而PMOS晶體管P3的柵極耦接至一控制電壓ENB。喚醒電流源Im耦接于偏壓VDD和接收器起始補償電路30中的端點C之間。端點A和B分別代表由PMOS晶體管P1和P2所組成的電流鏡電路中的一偏壓端和一輸出端。PMOS晶體管P3的柵極可視為一控制端，依據(jù)控制端接收到控制電壓ENB來開啟或關閉PMOS晶體管P3。
在此實施例中，接收器起始補償電路30的補償單元32包含PMOS晶體管P4-P6。PMOS晶體管P4的柵極耦接至接收器起始補償電路30中的端點A，而PMOS晶體管P4的漏極和源極皆耦接至接收器起始補償電路30中的端點D。PMOS晶體管P5和P6串接于偏壓VDD和接收器起始補償電路30中的端點C之間。藉由分別施加至PMOS晶體管P5和P6柵極的控制電壓ENB和EN，可分別開啟或關閉PMOS晶體管P5和P6。因此，PMOS晶體管P5和P6的柵極可視為補償單元32的控制端。在本實施例中施加控制電壓ENB和EN時，PMOS晶體管P5和P6在同一時間僅會有一晶體管被開啟。
當接收器起始補償電路30在省電模式下運作時，控制電壓ENB和EN會分別設為偏壓VDD和接地電位。因此，PMOS晶體管P3和P5為關閉，而PMOS晶體管P1、P2和P6會被開啟，此時接收器起始補償電路30中的端點B和C會分別被拉到偏壓VDD及一電壓VC的電位。由于PMOS晶體管P6為導通，接收器起始補償電路30中的端點D亦會分別被拉到電壓VC的電位。關閉的PMOS晶體管P3會阻擋PMOS晶體管P2的漏極電流Id的流通路徑，因此當接收器起始補償電路30在省電模式下運作時，其輸出電流Iout的值近于零。當接收器起始補償電路30欲離開省電模式時，控制電壓ENB和EN分別設為接地電位和偏壓VDD，因此PMOS晶體管P3和P5會被開啟。導通的PMOS晶體管P3提供PMOS晶體管P2的漏極電流Id的流通路徑，因此當接收器起始補償電路30在正常模式下運作時，其輸出電流Iout的值近于漏極電流Id。喚醒電流源Im的作用在于提供一小電流，如此接收器起始補償電路30的端點B能維持在一預定電位，使得接收器起始補償電路30能以較快速度在省電模式和正常模式之間切換。
當接收器起始補償電路30離開省電模式時，于其端點B產生一電壓差ΔVB，電壓差ΔVB通過PMOS晶體管P2的柵極-漏極電容C2耦合至接收器起始補償電路30的端點A。此外，由于接收器起始補償電路30的端點D此時通過導通的PMOS晶體管P5耦合至偏壓VDD，端點D產生一電壓差ΔVD，電壓差ΔVD亦通過PMOS晶體管P4耦合至接收器起始補償電路30的端點A。由于PMOS晶體管P4的漏極和源極互相耦接，PMOS晶體管P4的電容C4為其柵極-漏極電容的兩倍。從接收器起始補償電路30的端點B和D耦合至端點A的電荷分別由Qb和Qd來代表。電荷Qb和Qd的值可由下列公式來表示Qb＝C2*(VDD-VB)；Qd＝C4*(VC-VDD)；為了盡快穩(wěn)定接收器起始補償電路30中端點A的電位，本發(fā)明通過PMOS晶體管P4提供電荷Qd，以補償造成端點A電位變動的電荷Qb。首先假設PMOS晶體管P3為理想晶體管，亦即當其開啟時會完全短路，而當其關閉時會完全開路，此時電壓VB和VC的電位相等。由于PMOS晶體管P4的漏極和源極互相耦接，其電容C4的值僅為其柵極-漏極電容的一半，當PMOS晶體管P4的寬/長比為PMOS晶體管P2的一半時，電荷Qd剛好可補償電荷Qb，而接收器起始補償電路30的端點A可以很快地具有穩(wěn)定電位。在離開省電模式至重新進入正常模式之間，接收器起始補償電路30需要的等待時間較短，如此可提高顯示器的效率。
然而，PMOS晶體管P3并不是理想晶體管，并無法完全短路或完全開路，因此電壓VB電位實際上會大于VC的電位。因此，PMOS晶體管P4的寬/長比可設計為稍微大于PMOS晶體管P2的一半，如此電荷Qd可更有效地補償電荷Qb。
請參考圖4，圖4為本發(fā)明第二實施例中一用于顯示器的接收器起始補償電路40的示意圖。接收器起始補償電路40和接收器起始補償電路30不同之處在于接收器起始補償電路40還包含一電容Cap。電容Cap耦合于偏壓VDD和接收器起始補償電路30的端點A之間。PMOS晶體管P1和P2亦組成一電流鏡電路，可“鏡射”放大參考電流源Iref所提供的電流以產生漏極電流Id。接收器起始補償電路40的PMOS晶體管P3亦依據(jù)其柵極所接收到控制電壓ENB，來控制漏極電流Id的流通路徑。端點A和B分別代表由PMOS晶體管P1和P2所組成的電流鏡電路中的一偏壓端和一輸出端。PMOS晶體管P3的柵極可視為一控制端，依據(jù)控制端接收到控制電壓ENB來開啟或關閉PMOS晶體管P3。
當接收器起始補償電路40離開省電模式時，于其端點B產生一電壓差ΔVB，電壓差ΔVB通過PMOS晶體管P2的柵極-漏極電容C2耦合至接收器起始補償電路40的端點A。此外，由于接收器起始補償電路40的端點D產生一電壓差ΔVD，電壓差ΔVD亦會通過PMOS晶體管P4耦合至接收器起始補償電路30的端點A，其中PMOS晶體管P4的電容C4為其柵極-漏極電容的兩倍。從接收器起始補償電路40的端點B和D耦合至端點A的電荷亦分別由Qb和Qd來代表。
在接收器起始補償電路40中，造成端點A電位變動的電荷Qb由PMOS晶體管P4(藉由提供電荷Qd)以及電容Cap來補償。由于電容Cap對放電電荷Qb的貢獻，PMOS晶體管P4的寬/長比可小于PMOS晶體管P2寬/長比的一半，即可有效地補償電荷Qb。在離開省電模式至重新進入正常模式之間，接收器起始補償電路40可提供更短的等待時間，更加提高顯示器的效率。
請參考圖5，圖5為本發(fā)明第三實施例中一用于顯示器的接收器起始補償電路50的示意圖。接收器起始補償電路50和接收器起始補償電路30不同之處在于接收器起始補償電路50的補償單元52包含一電容Ccom及PMOS晶體管P5、P6。電容Ccom的一端耦接于接收器起始補償電路50的端點A，另一端分別通過PMOS晶體管P5和P6耦接于偏壓VDD和接收器起始補償電路50的端點C。PMOS晶體管P5和P6的柵極可視為補償單元52的控制端，依據(jù)控制端接收到控制電壓ENB和EN來開啟或關閉PMOS晶體管P5和P6。在本實施例中施加控制電壓ENB和EN時，PMOS晶體管P5和P6在同一時間僅會有一晶體管被開啟。
當接收器起始補償電路50離開省電模式時，于其端點B產生一電壓差ΔVB，電壓差ΔVB通過PMOS晶體管P2的柵極-漏極電容C2耦合至接收器起始補償電路50的端點A。此外，由于接收器起始補償電路50的端點D會產生一電壓差ΔVD，電壓差ΔVD亦會通過電容Ccom耦合至接收器起始補償電路50的端點A，其中電容Ccom的電容和PMOS晶體管P2的柵極-漏極電容C2相等，或是稍大于電容C2。從接收器起始補償電路50的端點B和D耦合至端點A的電荷亦分別由Qb和Qd來代表。在接收器起始補償電路50中，造成端點A電位變動的電荷Qb由電容Ccom(藉由提供電荷Qd)來補償，可快速地穩(wěn)定端點A的電位。在離開省電模式至重新進入正常模式之間，接收器起始補償電路50需要的等待時間較短，如此可提高顯示器的效率。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明的權利要求所做的均等變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1.一種接收器起始補償電路，其包含一偏壓電壓源；一電流鏡電路，用來于其輸出端提供電流；一省電開關，耦接于該電流鏡電路的輸出端，該省電開關于一控制端接收一第一控制訊號，并依據(jù)該第一控制訊號來控制該電流鏡電路所提供電流的流通路徑；以及一補償單元，耦接于該電流鏡電路的一偏壓端和該省電開關，用來依據(jù)其控制端接收到的訊號提供電荷至該電流鏡電路的偏壓端，以穩(wěn)定該電流鏡電路的偏壓端的電位。
2.如權利要求1所述的接收器起始補償電路，其還包含一電容，耦接于該該偏壓電壓源和電流鏡電路的偏壓端之間。
3.如權利要求1所述的接收器起始補償電路，其中該電流鏡電路包含一參考電流源；一第一P型金屬氧化物半導體晶體管，其包含一源極，耦接于該偏壓電壓源；一漏極，耦接于該參考電流源；以及一柵極，耦接于該電流鏡電路的偏壓端和該第一P型金屬氧化物半導體的漏極；以及一第二P型金屬氧化物半導體晶體管，其包含一源極，耦接于該偏壓電壓源；一漏極，耦接于該電流鏡電路的輸出端；以及一柵極，耦接于該電流鏡電路的偏壓端。
4.如權利要求3所述的接收器起始補償電路，其還包含一喚醒電流源，以并聯(lián)于該第二P型金屬氧化物半導體晶體管和該省電開關。
5.如權利要求3所述的接收器起始補償電路，其中該省電開關包含一第三P型金屬氧化物半導體晶體管，該第三P型金屬氧化物半導體晶體管的源極耦接于該第二P型金屬氧化物半導體的漏極。
6.如權利要求3所述的接收器起始補償電路，其中該補償單元包含一第四P型金屬氧化物半導體晶體管，其包含一源極；一漏極，耦接于該源極；以及一柵極，耦接于該電流鏡電路的偏壓端；一第一控制開關，耦接于該第四P型金屬氧化物半導體的源極和該偏壓電壓源，且包含一控制端，用來接收該第一控制訊號，并依據(jù)該第一控制訊號來控制該第四P型金屬氧化物半導體晶體管和該偏壓電壓源之間的電流流通路徑；以及一第二控制開關，耦接于該第四P型金屬氧化物半導體的源極和該省電開關，且包含一控制端，用來接收一第二控制訊號，并依據(jù)該第二控制訊號來控制該第四P型金屬氧化物半導體晶體管和該省電開關之間的電流流通路徑。
7.如權利要求6所述的接收器起始補償電路，其中該第二控制開關包含一控制端，用來接收一相位相反于該第一控制訊號的第二控制訊號，并依據(jù)該第二控制訊號來控制該第四P型金屬氧化物半導體晶體管和該省電開關之間的電流流通路徑。
8.如權利要求6所述的接收器起始補償電路，其中該第一和第二控制開關包含P型金屬氧化物半導體。
9.如權利要求6所述的接收器起始補償電路，其中該第四控制開關的寬/長比為該第二控制開關的寬/長比的一半。
10.如權利要求6所述的接收器起始補償電路，其中該第四控制開關的寬/長比大于該第二控制開關的寬/長比的一半。
11.如權利要求6所述的接收器起始補償電路，其中該第二控制開關的寬/長比大于該第一控制開關的寬/長比。
12.如權利要求3所述的接收器起始補償電路，其中該補償單元包含一電容，該電容的第一端耦接于電流鏡電路的偏壓端；一第一控制開關，用來接收該第一控制訊號，并依據(jù)該第一控制訊號來控制該電容和該偏壓電壓源之間的電流流通路徑；以及一第二控制開關，耦接于該電容的第二端和該省電開關之間，且包含一控制端，用來接收一第二控制訊號，并依據(jù)該第二控制訊號來控制該電容和該省電開關之間的電流流通路徑。
13.如權利要求12所述的接收器起始補償電路，其中該第二控制開關包含一控制端，用來接收一相位相反于該第一控制訊號的第二控制訊號，并依據(jù)該第二控制訊號來控制該電容和該省電開關之間的電流流通路徑。
14.如權利要求12所述的接收器起始補償電路，其中該第一和第二控制開關包含P型金屬氧化物半導體。
15.如權利要求12所述的接收器起始補償電路，其中該電容的值和該第二P型金屬氧化物半導體的柵極-漏極電容相等。
16.如權利要求12所述的接收器起始補償電路，其中該電容的值大于該第二P型金屬氧化物半導體的柵極-漏極電容。
17.如權利要求12所述的接收器起始補償電路，其中該偏壓電壓源為一正電壓源。
18.一種接收器起始補償電路，其包含一電流鏡電路，其輸出端選擇性地耦接于該接收器起始補償電路的一輸出端；以及一電容，其第一端耦接于該電流鏡電路的一偏壓端；其中，該電容的一第二端選擇性地耦接于該接收器起始補償電路的輸出端，或者用來接收一偏壓。
19.如權利要求18所述的接收器起始補償電路，其中該電流鏡電路包含一第一晶體管，其包含一源極，用來接收該偏壓；一漏極，耦接于該電流鏡電路的偏壓端；以及一柵極，耦接于該第一晶體管的漏極；以及一第二晶體管，其包含一源極，用來接收該偏壓；一漏極，用來作為該電流鏡電路的輸出端；以及一柵極，耦接于該電流鏡電路的偏壓端。
20.如權利要求19所述的接收器起始補償電路，其中當該接收器起始補償電路于一省電模式下運作時，該電流鏡電路的輸出端和該接收器起始補償電路的輸出端為電性分離。
21.如權利要求20所述的接收器起始補償電路，其中當該接收器起始補償電路于該省電模式下運作時，該電容的第二端電連接于該接收器起始補償電路的輸出端。
全文摘要
集成電路包含一電流鏡電路、一省電開關，和一補償單元。電流鏡電路于其輸出端提供電流。省電開關耦接于電流鏡電路的輸出端，用來于其控制端接收控制訊號，并依據(jù)接收到的控制訊號來控制電流鏡電路所提供電流的流通路徑。補償單元耦接于電流鏡電路的偏壓端和省電開關，用來穩(wěn)定電流鏡電路的偏壓端的電位。
文檔編號H03K17/687GK101083038SQ20061015160
公開日2007年12月5日 申請日期2006年9月7日 優(yōu)先權日2006年5月29日
發(fā)明者張進添, 陳建儒, 陳英烈 申請人:奇景光電股份有限公司