專利名稱：環(huán)狀結(jié)構(gòu)的多路譯碼電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種譯碼電路，具體地說涉及一種用于通訊網(wǎng)絡(luò)中的譯碼電路。
在現(xiàn)有的通訊網(wǎng)絡(luò)中，主要采用的是HDTV信道編碼。它是包括外碼和內(nèi)碼的級聯(lián)編碼。其中外碼為RS(207，187)碼，內(nèi)碼是格狀編碼TCM(2/3)。為了對付同頻道常規(guī)電視(PAL)信號的干擾，須編碼端在內(nèi)碼編碼的同時加上十二路的交織，以便于與接收端的PAL抑制濾波器匹配工作。如

圖1所示，這樣發(fā)送端的內(nèi)碼編碼其中包含了十二個狀態(tài)獨(dú)立的格狀編碼器，這十二個編碼器以符號時鐘的速率切換工作，當(dāng)每個時鐘節(jié)拍來到時，電路中的輸入MUX和輸出MUX切換倒下一個編碼器，即按編碼器#0工作，編碼器#1工作，編碼器#2工作……編碼器#11工作，編碼器#0工作，編碼器#1工作……的順序。對于每個編碼器來說，當(dāng)輪到它工作時，它從輸入端讀入數(shù)據(jù)，進(jìn)行編碼后把結(jié)果輸出。相應(yīng)地，在接收端的內(nèi)碼譯碼電路中也必須有十二個獨(dú)立的譯碼器與編碼器對應(yīng)，其工作是編碼的逆過程，對編碼端的十二路格狀編碼分別進(jìn)行譯碼。它根據(jù)輸入的數(shù)據(jù)結(jié)合內(nèi)部狀態(tài)數(shù)據(jù)(包括累計(jì)度量48bits和幸存路徑64bits)計(jì)算出譯碼結(jié)果，同時得到新的狀態(tài)數(shù)據(jù)以被下次譯碼時使用。各個譯碼器與編碼器一樣也是一次工作的，由此可見，對于一個具體的譯碼器來說，在十二個時鐘節(jié)拍中僅有一個節(jié)拍在工作，而有十一個節(jié)拍處于閑置狀態(tài)。
由于內(nèi)碼的譯碼電路中包含的十二個并行的譯碼器，因而電路的規(guī)模比較大。對于全定制ASIC來說，通常每個譯碼器大約需要五千門的電路規(guī)模，十二路譯碼器的規(guī)模十六萬門的電路規(guī)模，加上解交織等電路，內(nèi)碼譯碼電路需要七千門的電路規(guī)模。而對于用現(xiàn)場可編程門陣列(FPGA)實(shí)現(xiàn)的電路，每個譯碼器大約需要八千至一萬門的電路規(guī)模，再加上其他輔助電路，起整個內(nèi)碼譯碼電路大約需要一萬二千至一萬四千門的電路規(guī)模。這樣的電路規(guī)模占用了大量的電路資源而且這些電路資源也沒有被充分利用，不但降低了電路的運(yùn)行效率，而且也使得設(shè)備的成本較高。
本發(fā)明的目的是提出一種譯碼電路的工作方法，以有效地降低電路的規(guī)模。
為實(shí)現(xiàn)本發(fā)明的上述目的，本發(fā)明的譯碼電路采用串形的方法。具體地說，本發(fā)明的譯碼電路包括兩個部分，即一個高速譯碼器和一個譯碼狀態(tài)表。所述高速譯碼器和所述譯碼狀態(tài)表構(gòu)成一個環(huán)狀結(jié)構(gòu)。其中的譯碼狀態(tài)表包含了數(shù)個譯碼器的狀態(tài)信息。其中，來自編碼器的各譯碼器的狀態(tài)數(shù)據(jù)依次在譯碼狀態(tài)表中列隊(duì)；然后，在將所列狀態(tài)數(shù)據(jù)依次輸入所述高速譯碼器；來自所述高速譯碼器計(jì)算所得的新的狀態(tài)數(shù)據(jù)重新排在隊(duì)尾以待下一周期使用。狀態(tài)數(shù)據(jù)輸入高速譯碼器進(jìn)行譯碼計(jì)算并將新的狀態(tài)數(shù)據(jù)重新排隊(duì)的過程了一個循環(huán)級，這樣的循環(huán)級依次進(jìn)行組成了循環(huán)隊(duì)列。
最好，所述循環(huán)隊(duì)列設(shè)置成十二級，對應(yīng)于十二個編碼器。在每一時鐘節(jié)拍中，這個隊(duì)列的一級進(jìn)行工作，也就是說，這個隊(duì)列每隔一個時鐘節(jié)拍移動一級，十二個時鐘節(jié)拍循環(huán)一周。
由于本發(fā)明采用了循環(huán)電路的結(jié)果，通過一個譯碼電路輪流帶入十二個不同的譯碼狀態(tài)數(shù)據(jù)，實(shí)現(xiàn)了十二個并行的譯碼器依次工作的效果，并可有效地使電路規(guī)模降低大約百分之四是。
為更進(jìn)一步地說明本發(fā)明，下面將根據(jù)實(shí)施例結(jié)合附圖對本發(fā)明作更詳細(xì)的說明，其中圖1是現(xiàn)有技術(shù)的邊譯碼框圖，圖2是本發(fā)明的串行結(jié)構(gòu)譯碼電路工作框圖，圖3是本發(fā)明譯碼狀態(tài)隊(duì)列示意圖，圖4是本發(fā)明在運(yùn)行過程中，譯碼電路工作流程示意圖由圖1、2所示，由于現(xiàn)有技術(shù)中十二個并行的譯碼電路的電路結(jié)構(gòu)完全相同，工作時只是它們內(nèi)部的狀態(tài)數(shù)據(jù)不同。各個譯碼電路是依次工作的，任何時刻只有其中一個譯碼電路在工作。由此，本發(fā)明將現(xiàn)有技術(shù)中數(shù)個與編碼器對應(yīng)的譯碼器簡化為一個，使數(shù)個編碼器共用一個譯碼電路。本發(fā)明的譯碼電路采用串形結(jié)構(gòu)。包括一個高速譯碼器和一個譯碼狀態(tài)表。其中的譯碼狀態(tài)表包含了數(shù)個譯碼器的狀態(tài)信息。來自編碼器的各譯碼器的狀態(tài)數(shù)據(jù)依次在譯碼狀態(tài)表中列隊(duì)，隊(duì)列中每一級是一個112位寬的D觸發(fā)器組，各級的輸入端與前一級的輸出端相連(如圖3所示)；然后，在將所列狀態(tài)數(shù)據(jù)隊(duì)列的頭部的當(dāng)前譯碼器的狀態(tài)數(shù)據(jù)輸入共享的所述高速譯碼器；由所述高速譯碼器計(jì)算所得的新的狀態(tài)數(shù)據(jù)重新排在隊(duì)尾以待下一周期使用。如此，所述高速譯碼器和所述譯碼狀態(tài)表構(gòu)成一個環(huán)狀結(jié)構(gòu)。狀態(tài)數(shù)據(jù)輸入高速譯碼器進(jìn)行譯碼計(jì)算并將新的狀態(tài)數(shù)據(jù)重新排隊(duì)的構(gòu)成了一個循環(huán)級，這樣的循環(huán)級依次進(jìn)行組成了循環(huán)隊(duì)列。
在本實(shí)施例中，所述循環(huán)隊(duì)列設(shè)置成十二級，對應(yīng)于十二個譯碼器。在每一時鐘節(jié)拍中，這個隊(duì)列的一級進(jìn)行工作，也就是說，這個隊(duì)列每隔一個時鐘節(jié)拍移動一級，十二個時鐘節(jié)拍循環(huán)一周。圖4示出了本發(fā)明的譯碼電路的工作過程，其中在時刻1時，當(dāng)前譯碼狀態(tài)數(shù)據(jù)1，處于循環(huán)隊(duì)列的隊(duì)首，此時被輸入到所述高速譯碼電路中，所述高速譯碼電路根據(jù)輸入的狀態(tài)數(shù)據(jù)1結(jié)合內(nèi)部狀態(tài)數(shù)據(jù)(包括累計(jì)度量48bits和幸存路徑64bits)計(jì)算出譯碼結(jié)果，該譯碼結(jié)果由上述高速譯碼電路輸出作為新的狀態(tài)數(shù)據(jù)1’輸入到上述循環(huán)隊(duì)列的隊(duì)尾以備下一循環(huán)使用。由此完成了一個循環(huán)級。此后在時刻2，此時的當(dāng)前譯碼狀態(tài)數(shù)據(jù)2，處于循環(huán)隊(duì)列的隊(duì)首并被輸入到所述高速譯碼電路中，所述高速譯碼電路根據(jù)輸入的狀態(tài)數(shù)據(jù)2結(jié)合內(nèi)部狀態(tài)數(shù)據(jù)計(jì)算出譯碼結(jié)果，該譯碼結(jié)果由上述高速譯碼電路輸出后作為新的狀態(tài)數(shù)據(jù)2’輸入到上述循環(huán)隊(duì)列的隊(duì)尾備用。依次類推，當(dāng)處于時刻12時，此時的當(dāng)前譯碼狀態(tài)數(shù)據(jù)12，處于循環(huán)隊(duì)列的隊(duì)首，其被輸入到所述高速譯碼電路中，所述高速譯碼電路根據(jù)輸入的狀態(tài)數(shù)據(jù)12結(jié)合內(nèi)部狀態(tài)數(shù)據(jù)計(jì)算出譯碼結(jié)果，該譯碼結(jié)果由上述高速譯碼電路輸出后作為新的狀態(tài)數(shù)據(jù)12’輸入到上述循環(huán)隊(duì)列的隊(duì)尾備用。通過上述過程，譯碼電路完成了一個工作周期，在上述周期中，譯碼器輸出端的譯碼結(jié)果與并行結(jié)構(gòu)中譯碼器的輸出結(jié)果是相同的。
上述實(shí)施例僅僅是為詳細(xì)說明本發(fā)明而舉出的最佳實(shí)施方式，不應(yīng)理解為對本發(fā)明的保護(hù)范圍的限定。在上述公開的本發(fā)明的思路和實(shí)質(zhì)精神的基礎(chǔ)上所作的顯而易見的改動和變化都將落入本申請所附的權(quán)利要求書所確定的的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種環(huán)狀結(jié)構(gòu)的多路譯碼電路，具有一個高速譯碼器，其特征在于還具有一個譯碼狀態(tài)表，所述高速譯碼器和所述譯碼狀態(tài)表構(gòu)成一個環(huán)狀結(jié)構(gòu)，其中的譯碼狀態(tài)表包含了數(shù)個譯碼器的狀態(tài)信息，來自編碼器的各譯碼器的狀態(tài)數(shù)據(jù)依次在譯碼狀態(tài)表中列隊(duì)并被依次輸入到所述高速譯碼器中。
2.一種環(huán)狀結(jié)構(gòu)的多路譯碼的方法，其特征在于采用一個高速譯碼器和一個譯碼狀態(tài)表，所述高速譯碼器和所述譯碼狀態(tài)表構(gòu)成一個環(huán)狀串形結(jié)構(gòu)，所述譯碼狀態(tài)表包含了數(shù)個譯碼器的狀態(tài)信息，其中，來自編碼器的各譯碼器的狀態(tài)數(shù)據(jù)依次在譯碼狀態(tài)表中列隊(duì)；然后，在將所列狀態(tài)數(shù)據(jù)依次輸入所述高速譯碼器；來自所述高速譯碼器計(jì)算所得的新的狀態(tài)數(shù)據(jù)重新排在隊(duì)尾以待下一周期使用。
3.由權(quán)利要求2所述的環(huán)狀結(jié)構(gòu)的多路譯碼的方法，其特征在于所述的數(shù)個譯碼器的狀態(tài)信息以循環(huán)隊(duì)列的形式排列。
4.由權(quán)利要求3所述的環(huán)狀結(jié)構(gòu)的多路譯碼的方法，其特征在于所述循環(huán)隊(duì)列設(shè)置有與編碼器數(shù)量相對應(yīng)的級。
全文摘要
一種用于通訊網(wǎng)絡(luò)中的譯碼電路和方法。采用一個高速譯碼器和一個譯碼狀態(tài)表,所述高速譯碼器和所述譯碼狀態(tài)表構(gòu)成一個環(huán)狀串形結(jié)構(gòu),所述譯碼狀態(tài)表包含了數(shù)個譯碼器的狀態(tài)信息,其中,來自編碼器的各譯碼器的狀態(tài)數(shù)據(jù)依次在譯碼狀態(tài)表中列隊(duì);然后,在將所列狀態(tài)數(shù)據(jù)依次輸入所述高速譯碼器;來自所述高速譯碼器計(jì)算所得的新的狀態(tài)數(shù)據(jù)重新排在隊(duì)尾以待下一周期使用。采用上述技術(shù)特征與現(xiàn)有技術(shù)相比有效地降低了電路規(guī)模,而且工作效果與現(xiàn)有技術(shù)相同。
文檔編號H03M7/00GK1208286SQ9810348
公開日1999年2月17日 申請日期1998年8月5日 優(yōu)先權(quán)日1998年8月5日
發(fā)明者謝磊, 仇佩亮, 王匡 申請人:國家科學(xué)技術(shù)委員會高技術(shù)研究發(fā)展中心