基于arm嵌入式微處理器的無功補償裝置制造方法
【專利摘要】一種基于ARM嵌入式微處理器的無功補償裝置，包括基于ARM架構(gòu)的32位微處理器，32位微處理器連接有16MB非線性Flash、8MBSDEM、IBM線性Flash、LCD顯示、通訊接口、狀態(tài)信號輸入DI接口、狀態(tài)信號輸出DO接口以及鍵盤。本發(fā)明適用于高壓三相對稱系統(tǒng)的基于軟開關(guān)投切技術(shù)的連續(xù)無功補償裝置，能夠?qū)崿F(xiàn)無功功率的連續(xù)調(diào)節(jié)，使功率因數(shù)更接近于l，不會造成過補，且避免了反復(fù)投切的問題。
【專利說明】基于ARM嵌入式微處理器的無功補償裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種無功補償裝置，具體涉及一種基于ARM嵌入式微處理器的無功補
|石術(shù)C且ο
【背景技術(shù)】
[0002]隨著電力電子技術(shù)的發(fā)展應(yīng)用，大量非線性電力電子器件和裝置廣泛應(yīng)用于現(xiàn)代工業(yè)，這些設(shè)備的運行使得電網(wǎng)諧波污染無功損耗日益嚴(yán)重，如何提高和保證電能質(zhì)量，已成為國內(nèi)外迫切需要解決的重要課題之一。靜止無功補償器SVC(Static V盯Compensator)、靜止無功發(fā)生器SVG(Static Var G.en.erator)和有源濾波裝置APF(Actiye POwer Filter)的控制復(fù)雜,價格昂貴,采用并聯(lián)電容器組來進行無功補償,仍是我國現(xiàn)行使用的主要無功補償裝置。由于電容的切投是分級進行的，故產(chǎn)生的補償電流也是階躍式的，無法使電網(wǎng)無功功率得到恰當(dāng)?shù)难a償，經(jīng)常使電網(wǎng)處于過補或欠補狀態(tài)，功率因數(shù)不能接近?？紤]到上述電容并聯(lián)、分級投切補償方案的缺點。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種基于ARM嵌入式微處理器的無功補償裝置，其適用于高壓三相對稱系統(tǒng)的基于軟開關(guān)投切技術(shù)的連續(xù)無功補償裝置，能夠?qū)崿F(xiàn)無功功率的連續(xù)調(diào)節(jié)，使功率因數(shù)更接近于I，不會造成過補，且避免了反復(fù)投切的問題。
[0004]本發(fā)明的技術(shù)解決方案是:
一種基于ARM嵌入式微處理器的無功補償裝置,包括基于ARM架構(gòu)的32位微處理器，其特殊之處在于:所述32位微處理器連接有16MB非線性Flash、8MB SDEM、IBM線性Flash、IXD顯示、通訊接口、狀態(tài)信號輸入DI接口、狀態(tài)信號輸出DO接口以及鍵盤。
[0005]上述32位微處理器為型號為S3C44B0X的32位微處理器。
[0006]上述通訊接口包括TCP/IP協(xié)議和兩個RS232串行通信接口。
[0007]上述鍵盤為4X4鍵盤。
[0008]本發(fā)明的優(yōu)點在于:適用于高壓三相對稱系統(tǒng)的基于軟開關(guān)投切技術(shù)的連續(xù)無功補償裝置，能夠?qū)崿F(xiàn)無功功率的連續(xù)調(diào)節(jié)，使功率因數(shù)更接近于1，不會造成過補，且避免了反復(fù)投切的問題。
【專利附圖】

【附圖說明】
[0009]圖1為本發(fā)明結(jié)構(gòu)示意框圖。
【具體實施方式】
[0010]參見圖1, 一種基于ARM嵌入式微處理器的無功補償裝置,包括基于ARM架構(gòu)的32位微處理器，32位微處理器連接有16MB非線性Flash、8MB SDEM、IBM線性Flash、LCD顯示、通訊接口、狀態(tài)信號輸入DI接口、狀態(tài)信號輸出DO接口以及鍵盤。32位微處理器為型號為S3C44B0X的32位微處理器。通訊接口包括TCP/IP協(xié)議和兩個RS232串行通信接口。鍵盤為4X4鍵盤。
[0011]本發(fā)明采用的S3C4480X微處理器是三星公司專為手持設(shè)備和一般應(yīng)用提供的高性價比和高性能的微控制器解決方案，它是以ARM7TDMI為核心的32位嵌入式處理器，工作在66 MHz，具有8個存儲體(Bank)，每個Bank可達32 Mb，總共可達256 Mb。采用L / O地址和存儲空間統(tǒng)一編址。8個Bank中，BankO — Bank5可支持R0M、sRAM、兀aush RoM等線性尋址的存儲器和接口元件；Ballk6、Bank 7還可支持FP / EDO / SDRAM等，每個Bank都可以配置自己的讀寫周期、數(shù)據(jù)位數(shù)(8位/ 16渺32位)、數(shù)據(jù)格式(大端/小端)等。這款芯片中還集成了下列部件:8KbCache、外部存儲器控制器、IXD控制器、4個DMA通道、2通道uART、l個12C總線控制器、I個IIs總線控制器、5通道PwM定時器及一個內(nèi)部定時器、71個通用I / O 口、8個外部中斷源、實時時鐘、8通道10位ADC等。
【權(quán)利要求】
1.一種基于ARM嵌入式微處理器的無功補償裝置，包括基于ARM架構(gòu)的32位微處理器，其特征在于:所述32位微處理器連接有16MB非線性Flash、8MB SDEM、IBM線性Flash、IXD顯示、通訊接口、狀態(tài)信號輸入DI接口、狀態(tài)信號輸出DO接口以及鍵盤。
2.根據(jù)權(quán)利要求1所述基于ARM嵌入式微處理器的無功補償裝置，其特征在于:所述32位微處理器為型號為S3C44B0X的32位微處理器。
3.根據(jù)權(quán)利要求1或2所述基于ARM嵌入式微處理器的無功補償裝置，其特征在于:所述通訊接口包括TCP/IP協(xié)議和兩個RS232串行通信接口。
4.根據(jù)權(quán)利要求3所述基于ARM嵌入式微處理器的無功補償裝置，其特征在于:所述鍵盤為4X4鍵盤。
【文檔編號】H02J3/18GK103532154SQ201310519885
【公開日】2014年1月22日 申請日期:2013年10月30日 優(yōu)先權(quán)日:2013年10月30日
【發(fā)明者】王耀斌 申請人:陜西高新實業(yè)有限公司