基于i.MX53嵌入式微處理器的核心模塊的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及嵌入式微處理器控制領(lǐng)域，具體涉及一種基于1.MX53嵌入式微處理器的核心模塊。
【背景技術(shù)】
[0002]隨著科技的發(fā)展，信息化時(shí)代的來臨，嵌入式微處理器也面臨改革。嵌入式處理器的核心模塊是指:將微處理器或者微控制器硬件系統(tǒng)中最難設(shè)計(jì)的高速電路部分實(shí)現(xiàn)于一塊尺寸很小的電路板上，將微處理器或者電路板上其他芯片的功能接口引出到特定形式的接插件上，并提供相應(yīng)的可開發(fā)的程序代碼。從而，產(chǎn)品生產(chǎn)商可以在此基礎(chǔ)之上做二次開發(fā)，通過開發(fā)系統(tǒng)的接口編寫應(yīng)用程序，設(shè)計(jì)符合自己產(chǎn)品結(jié)構(gòu)要求的底板，并且對(duì)硬件做測試調(diào)整和增減調(diào)整，設(shè)計(jì)出最終的完整產(chǎn)品。故借助核心模塊，可以降低開發(fā)難度，縮短開發(fā)時(shí)間，降低開發(fā)成本并有效的降低了最終產(chǎn)品的生產(chǎn)周期和難度。
[0003]然而現(xiàn)有階段的核心模塊配置簡單，集成度較低，接口通用性不夠，PCB板設(shè)計(jì)復(fù)雜，不利于迅速向最終產(chǎn)品過渡，增大了產(chǎn)品二次開發(fā)的難度，提高了最終產(chǎn)品生產(chǎn)的工藝成本，且開發(fā)周期長。
[0004]故一種結(jié)構(gòu)簡單，集成度高，通用性好，可靠性高的基于1.MX53嵌入式微處理器的核心模塊亟待提出。
【實(shí)用新型內(nèi)容】
[0005]為了解決上述技術(shù)問題，本實(shí)用新型提出了一種基于1.MX53嵌入式微處理器的核心模塊，結(jié)構(gòu)簡單，集成度高，通用性好，可靠性高。
[0006]為了達(dá)到上述目的，本實(shí)用新型的技術(shù)方案如下:
[0007]一種基于1.MX53嵌入式微處理器的核心模塊，核心模塊設(shè)置于6層PCB板上，包括:1.MX53處理器芯片、PMIC電源管理芯片、DDR存儲(chǔ)器芯片和iNAND存儲(chǔ)器芯片以及接插件，PMIC電源管理芯片、DDR存儲(chǔ)器芯片、iNAND存儲(chǔ)器芯片以及接插件分別與1.MX53處理器芯片雙向連接。
[0008]本實(shí)用新型一種基于1.MX53嵌入式微處理器的核心模塊不同與傳統(tǒng)設(shè)置于8層PCB板的核心模塊，其設(shè)置于6層PCB板，在保證性能一致的前提下，有效降低了核心模塊的成本和提高了核心模塊的良品率。其次，本實(shí)用新型一種基于1.MX53嵌入式微處理器的核心模塊將1.MX53處理器芯片、PMIC電源管理芯片、DDR存儲(chǔ)器芯片和iNAND存儲(chǔ)器芯片以及接插件結(jié)合起來，1.MX53處理器芯片是飛思卡爾半導(dǎo)體公司推出的基于ARM構(gòu)架的嵌入式微處理器，DDR存儲(chǔ)器芯片通過DDR數(shù)據(jù)地址總線與1.MX53處理器芯片相連。iNAND存儲(chǔ)器芯片是eMMC4.4閃存的類型，通過SD1接口與1.MX53處理器芯片相連，iNAND存儲(chǔ)器芯片用來存儲(chǔ)在1.MX53處理器芯片上運(yùn)行的操作系統(tǒng)和應(yīng)用程序，iNAND存儲(chǔ)器芯片屬于不揮發(fā)性內(nèi)存，掉電后能保存數(shù)據(jù)，并且容量大，應(yīng)用范圍廣，采購成本低。PMIC電源管理芯片給1.MX53處理器芯片、DDR存儲(chǔ)器芯片，iNAND存儲(chǔ)器芯片提供工作所需的電源。統(tǒng)一的接插件可以有效將1.MX53處理器芯片所有的功能接口引出，便于二次開發(fā)。
[0009]本實(shí)用新型的工作流程如下:
[0010]核心模塊上電后，PMIC電源管理芯片產(chǎn)生電壓，PMIC給1.MX53微處理器芯片、DDR存儲(chǔ)器芯片，iNAND存儲(chǔ)器芯片提供工作所需的電壓，1.MX53微處理器芯片將iNAND存儲(chǔ)器芯片中的程序拷貝到DDR存儲(chǔ)器芯片中，1.MX53微處理器芯片讀取DDR存儲(chǔ)器芯片中的內(nèi)容后就開始執(zhí)行其中的指令，如:當(dāng)要把1.MX53微處理器芯片的一個(gè)引腳的電平拉高，會(huì)執(zhí)行一個(gè)“GP1= I”的指令。核心模塊開始正常工作。
[0011]其中:核心模塊還可以通過外部工具向iNAND存儲(chǔ)器芯片中灌入用戶數(shù)據(jù)，比如:用戶編譯的操作系統(tǒng)。
[0012]本實(shí)用新型結(jié)構(gòu)簡單、成本低、配置高、集成度高、通用性好、可靠性高，適用于室內(nèi)科研實(shí)驗(yàn)室，用于教學(xué)，汽車的中央控制系統(tǒng)或智能醫(yī)療器械的中央控制系統(tǒng)的產(chǎn)品開發(fā)等領(lǐng)域。
[0013]在上述技術(shù)方案的基礎(chǔ)上，還可做如下改進(jìn):
[0014]作為優(yōu)選的方案，多片DDR存儲(chǔ)器芯片平均設(shè)置于PCB板的正面和反面。
[0015]采用上述優(yōu)選的方案，設(shè)置在PCB板正面和反面的DDR存儲(chǔ)器芯片，可以有效提高核心模塊的抗干擾能力，保證在800MHz的高頻率下信號(hào)可以通信正常。
[0016]作為優(yōu)選的方案，iNAND存儲(chǔ)器芯片為IG存儲(chǔ)容量空間的存儲(chǔ)器芯片。
[0017]采用上述優(yōu)選的方案，配置更高端，實(shí)用性更強(qiáng)。
[0018]作為優(yōu)選的方案，DDR存儲(chǔ)器芯片為IG存儲(chǔ)容量空間的存儲(chǔ)器芯片。
[0019]采用上述優(yōu)選的方案，配置更高端，實(shí)用性更強(qiáng)。
[0020]作為優(yōu)選的方案，接插件為塑料排座。
[0021]采用上述優(yōu)選的方案，塑料排座將1.MX53處理器芯片所有的功能接口引出，便于二次開發(fā)，更適用于學(xué)校教學(xué)和實(shí)驗(yàn)。
[0022]作為優(yōu)選的方案，接插件為雙列直插形式。
[0023]采用上述優(yōu)選的方案，連接更便捷牢固。
【附圖說明】
[0024]圖1為本實(shí)用新型實(shí)施例提供的一種基于1.MX53嵌入式微處理器的核心模塊的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0025]下面結(jié)合附圖詳細(xì)說明本實(shí)用新型的優(yōu)選實(shí)施方式。
[0026]為了達(dá)到本實(shí)用新型的目的，在一種基于1.MX53嵌入式微處理器的核心模塊的其中一些實(shí)施例中，
[0027]—種基于1.MX53嵌入式微處理器的核心模塊，核心模塊設(shè)置于6層PCB板上，包括:1.MX53處理器芯片、PMIC電源管理芯片、DDR存儲(chǔ)器芯片和iNAND存儲(chǔ)器芯片以及接插件，PMIC電源管理芯片、4片DDR存儲(chǔ)器芯片、iNAND存儲(chǔ)器芯片以及接插件分別與1.MX53處理器芯片雙向連接。
[0028]首先，本實(shí)用新型一種基于1.MX53嵌入式微處理器的核心模塊不同與傳統(tǒng)設(shè)置于8層PCB板的核心模塊，其設(shè)置于6層大小為80mmX 78mm的PCB板，在保證性能一致的前提下，有效降低了核心模塊的成本和提高了核心模塊的良品率。為了追求PCB板設(shè)計(jì)的便捷，傳統(tǒng)的核心模塊常采用8層PCB板，然而8層PCB板在成本較高，良品率低，且集成度低，對(duì)最終的核心模塊具有一定影響，本實(shí)用新型打破傳統(tǒng)的思路，采用6層PCB板來制成核心模塊。其次，本實(shí)用新型一種基于1.MX53嵌入式微處理器的核心模塊將1.MX53處理器芯片、PMIC電源管理芯片、DDR存儲(chǔ)器芯片和iNAND存儲(chǔ)器芯片以及接插件結(jié)合起來，1.MX53處理器芯片是飛思卡爾半導(dǎo)體公司推出的基于ARM構(gòu)架的嵌入式微處理器，DDR存儲(chǔ)器芯片為IG存儲(chǔ)容量空間的存儲(chǔ)器芯片，通過DDR數(shù)據(jù)地址總線與1.MX53處理器芯片相連，其兩兩設(shè)置于PCB板的正面和反面，可以有效提高核心模塊的抗干擾能力，保證在800MHz的高頻率下信號(hào)可以通信正常。iNAND存儲(chǔ)器芯片為IG存儲(chǔ)容量空間的存儲(chǔ)器芯片，是eMMC4.4閃存的類型，通過SD1接口與1.MX53處理器芯片相連，iNAND存儲(chǔ)器芯片用來存儲(chǔ)在1.MX53處理器芯片上運(yùn)行的操作系統(tǒng)和應(yīng)用程序，iNAND存儲(chǔ)器芯片屬于不揮發(fā)性內(nèi)存，掉電后能保存數(shù)據(jù)，并且容量大，應(yīng)用范圍廣，采購成本低。PMIC電源管理芯片給1.MX53處理器芯片、DDR存儲(chǔ)器芯片，iNAND存儲(chǔ)器芯片提供工作所需的電源。接插件為雙列直插形式的1.27mm間距的塑料排座，接口數(shù)量為230，塑料排座將1.MX53處理器芯片所有的功能接口引出，便于二次開發(fā)，更適用于學(xué)校教學(xué)和實(shí)驗(yàn)。
[0029]本實(shí)用新型的工作流程如下:
[0030]核心模塊上電后，PMIC電源管理芯片產(chǎn)生電壓，PMIC給1.MX53微處理器芯片、DDR存儲(chǔ)器芯片，iNAND存儲(chǔ)器芯片提供工作所需的電壓，1.MX53微處理器芯片將iNAND存儲(chǔ)器芯片中的程序拷貝到DDR存儲(chǔ)器芯片中，1.MX53微處理器芯片讀取DDR存儲(chǔ)器芯片中的內(nèi)容后就開始執(zhí)行其中的指令，如:當(dāng)要把1.MX53微處理器芯片的一個(gè)引腳的電平拉高，會(huì)執(zhí)行一個(gè)“GP10= I”的指令。核心模塊開始正常工作。
[0031]其中:核心模塊還可以通過外部工具向iNAND存儲(chǔ)器芯片中灌入用戶數(shù)據(jù)，比如:用戶編譯的操作系統(tǒng)。
[0032]本實(shí)用新型結(jié)構(gòu)簡單、成本低、配置高、集成度高、通用性好、可靠性高，適用于室內(nèi)科研實(shí)驗(yàn)室，用于教學(xué)，汽車的中央控制系統(tǒng)或智能醫(yī)療器械的中央控制系統(tǒng)的產(chǎn)品開發(fā)等領(lǐng)域。本領(lǐng)域的普通技術(shù)人員可以在該模塊的基礎(chǔ)上設(shè)計(jì)制作相應(yīng)的擴(kuò)展電路板來擴(kuò)充核心模塊，從而縮短了嵌入式產(chǎn)品的研發(fā)周期，降低了研發(fā)成本，也可使本領(lǐng)域普通技術(shù)人員在開發(fā)嵌入式產(chǎn)品過程中把精力更多地放在應(yīng)用產(chǎn)品本身的開發(fā)上。
[0033]為了進(jìn)一步地優(yōu)化本發(fā)明的實(shí)施效果，在另外一些實(shí)施方式中，其余特征技術(shù)相同，不同之處在于，在PCB板上還設(shè)置有報(bào)警器，報(bào)警器與1.MX53處理器芯片相連，當(dāng)核心模塊發(fā)生異常時(shí)，報(bào)警器發(fā)出鳴叫，提醒技術(shù)人員進(jìn)行檢查，提高產(chǎn)品研發(fā)的有效性。
[0034]為了進(jìn)一步地優(yōu)化本發(fā)明的實(shí)施效果，在另外一些實(shí)施方式中，其余特征技術(shù)相同，不同之處在于，在PCB板上還設(shè)置有警示燈，警示燈與接插件相連接，當(dāng)接插件上的某一引腳與外接電路連接，則警示燈亮，便于技術(shù)人員的研發(fā)。同時(shí)，警示燈還可以與1.MX53處理器芯片相連，當(dāng)核心模塊發(fā)生異常時(shí)，警示燈亮，提高核心模塊的安全性。
[0035]新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型創(chuàng)造構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本實(shí)用新型的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種基于1.MX53嵌入式微處理器的核心模塊，其特征在于，所述核心模塊設(shè)置于6層PCB板上，包括MX53處理器芯片、PMIC電源管理芯片、DDR存儲(chǔ)器芯片和iNAND存儲(chǔ)器芯片以及接插件，所述PMIC電源管理芯片、所述DDR存儲(chǔ)器芯片、所述iNAND存儲(chǔ)器芯片以及所述接插件分別與所述1.MX53處理器芯片雙向連接。
2.根據(jù)權(quán)利要求1所述的基于1.MX53嵌入式微處理器的核心模塊，其特征在于，多片所述DDR存儲(chǔ)器芯片平均設(shè)置于所述PCB板的正面和反面。
3.根據(jù)權(quán)利要求2所述的基于1.MX53嵌入式微處理器的核心模塊，其特征在于，所述iNAND存儲(chǔ)器芯片為IG存儲(chǔ)容量空間的存儲(chǔ)器芯片。
4.根據(jù)權(quán)利要求3所述的基于1.MX53嵌入式微處理器的核心模塊，其特征在于，所述DDR存儲(chǔ)器芯片為IG存儲(chǔ)容量空間的存儲(chǔ)器芯片。
5.根據(jù)權(quán)利要求1-4任一項(xiàng)所述的基于1.MX53嵌入式微處理器的核心模塊，其特征在于，所述接插件為塑料排座。
6.根據(jù)權(quán)利要求1-4任一項(xiàng)所述的基于1.MX53嵌入式微處理器的核心模塊，其特征在于，所述接插件為雙列直插形式。
【專利摘要】本實(shí)用新型公開了一種基于i.MX53嵌入式微處理器的核心模塊，核心模塊設(shè)置于6層PCB板上，包括：i.MX53處理器芯片、PMIC電源管理芯片、DDR存儲(chǔ)器芯片和iNAND存儲(chǔ)器芯片以及接插件，PMIC電源管理芯片、DDR存儲(chǔ)器芯片、iNAND存儲(chǔ)器芯片以及接插件分別與i.MX53處理器芯片雙向連接。本實(shí)用新型一種基于i.MX53嵌入式微處理器的核心模塊結(jié)構(gòu)簡單，集成度高，通用性好，可靠性高。
【IPC分類】G06F1-16
【公開號(hào)】CN204496356
【申請(qǐng)?zhí)枴緾N201520193113
【發(fā)明人】劉金權(quán)
【申請(qǐng)人】江蘇辰漢電子科技有限公司
【公開日】2015年7月22日
【申請(qǐng)日】2015年4月1日