基于fpga調(diào)幅解調(diào)的射頻電平值計算方法及裝置的制造方法
【專利摘要】本發(fā)明涉及通信技術(shù)領(lǐng)域，提供一種基于FPGA調(diào)幅解調(diào)的射頻電平值計算方法及裝置，以解決目前計算射頻電平值效率不高的問題，該裝置包括調(diào)幅解調(diào)模塊和射頻電平值計算模塊，其中調(diào)幅解調(diào)模塊包括求平方和單元和開平方單元。本發(fā)明提出的技術(shù)方案基于FPGA實現(xiàn)了AM解調(diào)算法，從AM解調(diào)輸出的數(shù)據(jù)可以簡便、高效、可靠的對多種檢波方式的RF電平值進行計算，與現(xiàn)有技術(shù)中采用計算機進行射頻電平值計算的方法相比，本發(fā)明提升了射頻電平值計算效率，降低了計算機資源占用，減小了設(shè)備體積和功耗，降低了數(shù)據(jù)傳輸帶寬，總體提升了接收機設(shè)計性能。
【專利說明】
基于FPGA調(diào)幅解調(diào)的射頻電平值計算方法及裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于通信技術(shù)領(lǐng)域，特別涉及一種基于FPGA調(diào)幅解調(diào)的射頻電平值計算方 法及裝置。
【背景技術(shù)】
[0002] 在頻譜監(jiān)控領(lǐng)域，射頻電平值是ITU(International Telecommunications Union 國際電信聯(lián)盟)規(guī)定的必須測量的指標(biāo)之一，目前國內(nèi)的接收機產(chǎn)品都具備這一指標(biāo)的測 量、顯示功能。
[0003] 目前通用的一種射頻電平值指標(biāo)計算方法是:接收機底層硬件將經(jīng)過下變頻處理 的IQ數(shù)據(jù)上傳至計算機（臺式機、單板計算及或其他嵌入式微處理器），計算機采用相應(yīng)的 算法處理IQ數(shù)據(jù)，計算出對應(yīng)于多種檢波方式(RMS、AVG、PK、SA等）的射頻電平值。
[0004] 上述計算RF電平值的方法的優(yōu)點在于：
[0005] (I)IQ數(shù)據(jù)容易獲??；
[0006] (2)計算機能夠較靈活的生成多種檢波算法；
[0007] (3)已有算法能夠很方便的進行變更。
[0008] 缺點在于：
[0009] (I)IQ數(shù)據(jù)的傳輸率受到計算機傳輸帶寬的限制；
[0010] (2)計算機處理計算密集的任務(wù)時往往受到資源的限制，當(dāng)前的計算機性能不足 以支持足夠快的實時處理；
[0011] (3)計算機的并發(fā)能力不足，計算點數(shù)過大的（如8192點以上)數(shù)據(jù)電平時，會影響 到其他進程的運行；
[0012] ⑷功耗更大；
[0013] (5)體積更大。
[0014] 因此，通過計算機處理IQ數(shù)據(jù)計算射頻電平值，會極大的影響接收機的性能，此種 計算方法已經(jīng)不太適合于目前的高性能接收機。

【發(fā)明內(nèi)容】

[0015] 【要解決的技術(shù)問題】
[0016] 本發(fā)明的目的是提供一種基于FPGA調(diào)幅解調(diào)的射頻電平值計算方法及裝置，以解 決目前計算射頻電平值效率不高的問題。
[0017] 【技術(shù)方案】
[0018] 本發(fā)明是通過以下技術(shù)方案實現(xiàn)的。
[0019] 本發(fā)明首先涉及一種基于FPGA調(diào)幅解調(diào)的射頻電平值計算方法，包括步驟：
[0020] A、將輸入信號的I路和Q路的數(shù)據(jù)分別通過一個乘法器與自身相乘，分別得到I路 數(shù)據(jù)的平方、Q路數(shù)據(jù)的平方，將平方后得到的值通過加法器相加得到I路數(shù)據(jù)和Q路數(shù)據(jù)的 平方和Sl;
[0021] B、對I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和SI進行開平方，得到輸入信號的幅值S2;
[0022] C、根據(jù)輸入信號的檢波方式、I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和S1、輸入信號的幅值S2， 計算輸入信號的射頻電平值。
[0023] 作為一種優(yōu)選的實施方式，所述步驟B中采用CORDIC方法對I路數(shù)據(jù)和Q路數(shù)據(jù)的 平方和Sl進行開平方。
[0024]作為另一種優(yōu)選的實施方式，所述步驟C根據(jù)輸入信號的檢波方式，計算輸入信號 的射頻電平值的方法為：
[0025] 如果檢波方式為峰值檢波，對數(shù)據(jù)流S2取最大值則得到輸入信號的射頻電平值；
[0026] 如果檢波方式為均方根檢波，對數(shù)據(jù)流Sl取和后求平均，再開平方得到輸入信號 的射頻電平值；
[0027] 如果檢波方式為平均值檢波，對數(shù)據(jù)流S2取平均值得到輸入信號的射頻電平值；
[0028] 如果檢波方式為采樣檢波，取數(shù)據(jù)流Sl的第一個值作為輸入信號的射頻電平值。
[0029] 本發(fā)明還涉及一種基于FPGA調(diào)幅解調(diào)的射頻電平值計算裝置，包括調(diào)幅解調(diào)模塊 和射頻電平值計算模塊，所述調(diào)幅解調(diào)模塊包括求平方和單元和開平方單元，
[0030] 所述求平方和單元被配置成:將輸入信號的I路和Q路的數(shù)據(jù)分別通過一個乘法器 與自身相乘，分別得到I路數(shù)據(jù)的平方、Q路數(shù)據(jù)的平方，將平方后得到的值通過加法器相加 得到I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和Sl;
[0031] 所述開平方單元被配置成:對I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和Sl進行開平方，得到輸 入信號的幅值S2;
[0032]所述射頻電平值計算模塊被配置成:根據(jù)輸入信號的檢波方式、I路數(shù)據(jù)和Q路數(shù) 據(jù)的平方和S1、輸入信號的幅值S2,計算輸入信號的射頻電平值。
[0033]作為一種優(yōu)選的實施方式，所述開平方單元采用CORDIC方法對I路數(shù)據(jù)和Q路數(shù)據(jù) 的平方和Sl進行開平方。
[0034]作為另一種優(yōu)選的實施方式，所述射頻電平值計算模塊具體被配置成：
[0035]如果檢波方式為峰值檢波，對數(shù)據(jù)流S2取最大值則得到輸入信號的射頻電平值；
[0036] 如果檢波方式為均方根檢波，對數(shù)據(jù)流Sl取和后求平均，再開平方得到輸入信號 的射頻電平值；
[0037] 如果檢波方式為平均值檢波，對數(shù)據(jù)流S2取平均值得到輸入信號的射頻電平值； [0038]如果檢波方式為采樣檢波，取數(shù)據(jù)流Sl的第一個值作為輸入信號的射頻電平值。 [0039]【有益效果】
[0040]本發(fā)明提出的技術(shù)方案具有以下有益效果：
[0041]本發(fā)明基于FPGA實現(xiàn)了 AM解調(diào)算法，從AM解調(diào)輸出的數(shù)據(jù)可以簡便、高效、可靠的 對多種檢波方式的RF電平值進行計算，與現(xiàn)有技術(shù)中采用計算機進行射頻電平值計算的方 法相比，本發(fā)明提升了射頻電平值計算效率，降低了計算機資源占用，減小了設(shè)備體積和功 耗，降低了數(shù)據(jù)傳輸帶寬，總體提升了接收機設(shè)計性能。
【附圖說明】
[0042]圖1為本發(fā)明的實施例一提供的基于FPGA調(diào)幅解調(diào)的射頻電平值計算裝置原理框 圖。
【具體實施方式】
[0043] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將對本發(fā)明的【具體實施方式】 進行清楚、完整的描述。
[0044] 實施例一
[0045]圖1為本發(fā)明實施例一提供的基于FPGA調(diào)幅解調(diào)的射頻電平值計算裝置原理框 圖，該裝置基于FPGA實現(xiàn)，具體地，如圖1所示，該裝置包括調(diào)幅解調(diào)模塊和射頻電平值計算 模塊，其中調(diào)幅解調(diào)模塊包括求平方和單元和開平方單元。
[0046]求平方和單元被配置成:將輸入信號的I路和Q路的數(shù)據(jù)分別通過一個乘法器與自 身相乘，分別得到I路數(shù)據(jù)的平方、Q路數(shù)據(jù)的平方，將平方后得到的值通過加法器相加得到 I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和Sl。
[0047]開平方單元被配置成:對I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和Sl進行開平方，得到輸入信 號的幅值S2,該值即為輸入信號的AM解調(diào)結(jié)果。具體地，本實施例中，開平方單元采用 CORD IC方法對I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和S1進行開平方。
[0048] 射頻電平值計算模塊被配置成:根據(jù)輸入信號的檢波方式、I路數(shù)據(jù)和Q路數(shù)據(jù)的 平方和S1、輸入信號的幅值S2,計算輸入信號的射頻電平值。具體地，射頻電平值計算模塊 被配置成：
[0049] 如果檢波方式為峰值檢波(PK)，對數(shù)據(jù)流S2取最大值則得到輸入信號的射頻電平 值；
[0050] 如果檢波方式為均方根檢波(RMS)，對數(shù)據(jù)流Sl取和后求平均，再開平方得到輸入 信號的射頻電平值；
[0051] 如果檢波方式為平均值檢波(AVG)，對數(shù)據(jù)流S2取平均值得到輸入信號的射頻電 平值；
[0052]如果檢波方式為采樣檢波(SA)，取數(shù)據(jù)流Sl的第一個值作為輸入信號的射頻電平 值。
[0053]采用實施例一中的裝置實現(xiàn)的基于FPGA調(diào)幅解調(diào)的射頻電平值計算方法可以參 考下述具體方法實施例。
[0054] 實施例二
[0055] 實施例二提供一種基于FPGA調(diào)幅解調(diào)的射頻電平值計算方法，該方法包括步驟：
[0056] (1)、將輸入信號的I路和Q路的數(shù)據(jù)分別通過一個乘法器與自身相乘，分別得到I 路數(shù)據(jù)的平方、Q路數(shù)據(jù)的平方，將平方后得到的值通過加法器相加得到I路數(shù)據(jù)和Q路數(shù)據(jù) 的平方和Sl。
[0057] (2)、對I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和Sl進行開平方，得到輸入信號的幅值S2。具體 地，該步驟采用CORDIC方法對I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和Sl進行開平方。
[0058] (3)、根據(jù)輸入信號的檢波方式、I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和S1、輸入信號的幅值 S2,計算輸入信號的射頻電平值。具體地，計算輸入信號的射頻電平值的方法為：
[0059] 如果檢波方式為峰值檢波，對數(shù)據(jù)流S2取最大值則得到輸入信號的射頻電平值；
[0060] 如果檢波方式為均方根檢波，對數(shù)據(jù)流Sl取和后求平均，再開平方得到輸入信號 的射頻電平值；
[0061]如果檢波方式為平均值檢波，對數(shù)據(jù)流S2取平均值得到輸入信號的射頻電平值； [0062]如果檢波方式為采樣檢波，取數(shù)據(jù)流Sl的第一個值作為輸入信號的射頻電平值。
[0063]下面對通用的利用計算機計算IQ數(shù)據(jù)射頻電平的方法和本實施例中的基于FPGA AM解調(diào)的射頻電平計算方法進行對比測試，測試結(jié)果如表1所示。
[0064] 表1對比試驗測試結(jié)果
[0066]由上表可以明顯的看出，基于FPGA AM解調(diào)的計算效率遠高于基于IQ數(shù)據(jù)的計算 方法。
[0067] 從以上實施例可以看出，本發(fā)明實施例基于FPGA實現(xiàn)了AM解調(diào)算法，從AM解調(diào)輸 出的數(shù)據(jù)可以簡便、高效、可靠的對多種檢波方式的RF電平值進行計算，與現(xiàn)有技術(shù)中采用 計算機進行射頻電平值計算的方法相比，本發(fā)明提升了射頻電平值計算效率，降低了計算 機資源占用，減小了設(shè)備體積和功耗，降低了數(shù)據(jù)傳輸帶寬，總體提升了接收機設(shè)計性能。
[0068]需要說明，上述描述的實施例是本發(fā)明的一部分實施例，而不是全部實施例，也不 是對本發(fā)明的限制?；诒景l(fā)明的實施例，本領(lǐng)域普通技術(shù)人員在不付出創(chuàng)造性勞動前提 下所獲得的所有其他實施例，都屬于本發(fā)明的保護范圍。
【主權(quán)項】
1. 一種基于FPGA調(diào)幅解調(diào)的射頻電平值計算方法，其特征在于包括步驟： A、 將輸入信號的I路和Q路的數(shù)據(jù)分別通過一個乘法器與自身相乘，分別得到I路數(shù)據(jù) 的平方、Q路數(shù)據(jù)的平方，將平方后得到的值通過加法器相加得到I路數(shù)據(jù)和Q路數(shù)據(jù)的平方 和SI; B、 對I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和Sl進行開平方，得到輸入信號的幅值S2; C、 根據(jù)輸入信號的檢波方式、I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和S1、輸入信號的幅值S2,計算 輸入信號的射頻電平值。2. 根據(jù)權(quán)利要求1所述的基于FPGA調(diào)幅解調(diào)的射頻電平值計算方法，其特征在于所述 步驟B中采用CORD IC方法對I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和S1進行開平方。3. 根據(jù)權(quán)利要求1所述的基于FPGA調(diào)幅解調(diào)的射頻電平值計算方法，其特征在于所述 步驟C根據(jù)輸入信號的檢波方式，計算輸入信號的射頻電平值的方法為： 如果檢波方式為峰值檢波，對數(shù)據(jù)流S2取最大值則得到輸入信號的射頻電平值； 如果檢波方式為均方根檢波，對數(shù)據(jù)流Sl取和后求平均，再開平方得到輸入信號的射 頻電平值； 如果檢波方式為平均值檢波，對數(shù)據(jù)流S2取平均值得到輸入信號的射頻電平值； 如果檢波方式為采樣檢波，取數(shù)據(jù)流Sl的第一個值作為輸入信號的射頻電平值。4. 一種基于FPGA調(diào)幅解調(diào)的射頻電平值計算裝置，其特征在于包括調(diào)幅解調(diào)模塊和射 頻電平值計算模塊，所述調(diào)幅解調(diào)模塊包括求平方和單元和開平方單元， 所述求平方和單元被配置成:將輸入信號的I路和Q路的數(shù)據(jù)分別通過一個乘法器與自 身相乘，分別得到I路數(shù)據(jù)的平方、Q路數(shù)據(jù)的平方，將平方后得到的值通過加法器相加得到 I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和Sl; 所述開平方單元被配置成:對I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和Sl進行開平方，得到輸入信 號的幅值S2; 所述射頻電平值計算模塊被配置成:根據(jù)輸入信號的檢波方式、I路數(shù)據(jù)和Q路數(shù)據(jù)的 平方和S1、輸入信號的幅值S2,計算輸入信號的射頻電平值。5. 根據(jù)權(quán)利要求4所述的基于FPGA調(diào)幅解調(diào)的射頻電平值計算裝置，其特征在于所述 開平方單元采用CORDIC方法對I路數(shù)據(jù)和Q路數(shù)據(jù)的平方和Sl進行開平方。6. 根據(jù)權(quán)利要求4所述的基于FPGA調(diào)幅解調(diào)的射頻電平值計算裝置，其特征在于所述 射頻電平值計算模塊具體被配置成： 如果檢波方式為峰值檢波，對數(shù)據(jù)流S2取最大值則得到輸入信號的射頻電平值； 如果檢波方式為均方根檢波，對數(shù)據(jù)流Sl取和后求平均，再開平方得到輸入信號的射 頻電平值； 如果檢波方式為平均值檢波，對數(shù)據(jù)流S2取平均值得到輸入信號的射頻電平值； 如果檢波方式為采樣檢波，取數(shù)據(jù)流Sl的第一個值作為輸入信號的射頻電平值。
【文檔編號】H04B17/29GK105915296SQ201610213285
【公開日】2016年8月31日
【申請日】2016年4月7日
【發(fā)明人】劉小成, 莫舸舸, 漆騏
【申請人】成都華日通訊技術(shù)有限公司