一種微位移測(cè)試系統(tǒng)用微處理器外圍電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微位移測(cè)試領(lǐng)域的一種微位移測(cè)試系統(tǒng)用微處理器外圍電路。
【背景技術(shù)】
[0002]在微位移測(cè)試系統(tǒng)中，微處理器的主要作用在于:輸出方波信號(hào)，驅(qū)動(dòng)線性可變差動(dòng)變壓器式傳感器進(jìn)行采樣，并對(duì)經(jīng)模數(shù)轉(zhuǎn)換后的線性可變差動(dòng)變壓器式傳感器的采樣結(jié)果進(jìn)行讀取，從而完成微位移數(shù)據(jù)的測(cè)試。目前微位移測(cè)試系統(tǒng)中應(yīng)用最為廣泛的是意法半導(dǎo)體的STC12C5630AD微處理器，其是一種單時(shí)鐘/機(jī)器周期的微處理器，抗干擾能力強(qiáng)，運(yùn)算速度快，內(nèi)部集成MAX810專用復(fù)位電路，4路PWM斬波電路和8路高速10位模數(shù)轉(zhuǎn)換電路。該微處理器的工作電壓為3.5?5JV，工作頻率為0?35MHZ，具有EEPR0M功能和看門狗模塊等。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是為了克服現(xiàn)有技術(shù)的不足，提供一種微位移測(cè)試系統(tǒng)用微處理器外圍電路，其能夠保證微處理器輸出穩(wěn)定的方波信號(hào)，驅(qū)動(dòng)線性可變差動(dòng)變壓器式傳感器，并可對(duì)經(jīng)過模數(shù)轉(zhuǎn)換后的，由線性可變差動(dòng)變壓器式傳感器所輸出的差分輸出信號(hào)進(jìn)行讀取，從而完成微位移數(shù)據(jù)的測(cè)試，同時(shí)微位移測(cè)試系統(tǒng)用微處理器外圍電路可以防止微處理器發(fā)出錯(cuò)誤的指令或執(zhí)行錯(cuò)誤操作，也可以提高微處理器的電磁兼容性能。
[0004]實(shí)現(xiàn)上述目的的一種技術(shù)方案是:一種微位移測(cè)試系統(tǒng)用微處理器外圍電路，用于連接微處理器，包括晶振電路和復(fù)位電路；
[0005]所述晶振電路包括:與所述微處理器XTAL1接口和XTAL2接口連接的無源晶振，連接在所述微處理器的XTAL1接口和接地端之間的電容C19，連接在所述微處理器的XTAL2接口和接地端之間的電容C20;
[0006]所述復(fù)位電路包括連接在所述微處理器的RST接口與+5V電源之間的極性電容E17，以及連接在所述微處理器的RST接口和接地端之間的電阻R9 ；其中所述極性電容E17的正極連接+5V電源，負(fù)極連接所述微處理器的RST接口。
[0007]進(jìn)一步的，所述微位移測(cè)試系統(tǒng)用微處理器外圍電路還包括一個(gè)按鍵中斷電路，所述按鍵中斷電路包括用于連接所述微處理器的IN03.2接口、INI 3.3接口和GND接口的開關(guān)K1，連接所述微處理器的IN03.2接口和接地端的電容C12，以及連接所述微處理器的IN03.2接口和+5V電源的電阻R21，所述微處理器的GND接口接地。
[0008]進(jìn)一步的，所述微位移測(cè)試系統(tǒng)用微處理器外圍電路還包括連接在所述微處理器的VCC接口和+5V電源之間的，相互并聯(lián)設(shè)置的電解電容和陶瓷電容。
[0009]進(jìn)一步的，所述無源晶振的晶振頻率為20MHz。
[0010]采用了本發(fā)明的一種微位移測(cè)試系統(tǒng)用微處理器外圍電路的技術(shù)方案，用于連接微處理器，包括晶振電路和復(fù)位電路；所述晶振電路包括:與所述微處理器XTAL1接口和XTAL2接口連接的無源晶振，連接在所述微處理器的XTAL1接口和接地端之間的電容C19，連接在所述微處理器的XTAL2接口和接地端之間的電容C20;所述復(fù)位電路包括連接在所述微處理器的RST接口與+5V電源之間的極性電容E17，以及連接在所述微處理器的RST接口和接地端之間的電阻R9;其中所述極性電容E17的正極連接+5V電源，負(fù)極連接所述微處理器的RST接口。其技術(shù)效果是:其能夠保證微處理器輸出穩(wěn)定的方波信號(hào)，驅(qū)動(dòng)線性可變差動(dòng)變壓器式傳感器，并可對(duì)經(jīng)過模數(shù)轉(zhuǎn)換后的，由線性可變差動(dòng)變壓器式傳感器所輸出的差分輸出信號(hào)進(jìn)行讀取，從而完成微位移數(shù)據(jù)的測(cè)試，同時(shí)微位移測(cè)試系統(tǒng)用微處理器外圍電路可以防止微處理器發(fā)出錯(cuò)誤的指令或執(zhí)行錯(cuò)誤操作，也可以提高微處理器的電磁兼容性會(huì)泛。
【附圖說明】
[0011]圖1為本發(fā)明的一種微位移測(cè)試系統(tǒng)用微處理器外圍電路的示意圖。
【具體實(shí)施方式】
[0012]請(qǐng)參閱圖1，本發(fā)明的發(fā)明人為了能更好地對(duì)本發(fā)明的技術(shù)方案進(jìn)行理解，下面通過具體地實(shí)施例，并結(jié)合附圖進(jìn)行詳細(xì)地說明:
[0013]本發(fā)明的一種微位移測(cè)試系統(tǒng)用微處理器外圍電路，所針對(duì)的微處理器1為STC12C5630AD微處理器，包括晶振電路2和復(fù)位電路3。
[0014]晶振電路2包括與微處理器1的XTAL1接口和XTAL2接口連接的無源晶振21，微處理器1的XTAL1接口通過電容C19接地，微處理器1的XTAL2接口通過電容C20接地。晶振電路2的作用是為微處理器1正常工作提供精準(zhǔn)的從外部基準(zhǔn)時(shí)鐘，無源晶振21的振蕩周期也決定了微處理器1的工作速度。無源晶振21的最高振蕩頻率為35MHz，鑒于微位移測(cè)試系統(tǒng)對(duì)運(yùn)行速度要求并不高，所以選用了振蕩頻率20M外部的無源晶振，對(duì)于單時(shí)鐘/機(jī)器周期的微處理器1，也相當(dāng)于傳統(tǒng)微處理器1工作在240M時(shí)鐘周期。其中電容C19和C20的電容值均為27pFo
[0015]復(fù)位電路3是為了在上電或復(fù)位過程中，控制微處理器1的復(fù)位狀態(tài)，這段時(shí)間內(nèi)讓微處理器1保持復(fù)位狀態(tài)，而不是一上電或剛復(fù)位完畢就工作，防止微處理器1發(fā)出錯(cuò)誤的指令或執(zhí)行錯(cuò)誤操作，也可以提高微處理器1的電磁兼容性能。微處理器1的復(fù)位電路3設(shè)計(jì)的好壞，直接影響到整個(gè)系統(tǒng)工作的可靠性。
[0016]本發(fā)明中，復(fù)位電路3包括連接在微處理器1的RST接口與+5V電源之間的極性電容E17，以及連接在微處理器1的RST接口和接地端之間的電阻R9。其中極性電容E17的正極連接+5V電源，負(fù)極連接微處理器1的RST接口，極性電容E17的電容值為4.7uF，電阻R19的電阻值為10k Ω。
[0017]為了降低電源噪聲，提高系統(tǒng)可靠性，在微處理器1的VCC接口和+5V電源之間還增加了并聯(lián)設(shè)置的電解電容和陶瓷電容(圖中未顯示)。
[0018]本發(fā)明的一種微位移測(cè)試系統(tǒng)用微處理器外圍電路中還設(shè)置了一個(gè)按鍵中斷電路4，包括用于連接微處理器1的IN03.2接口、INI3.3接口和GND接口的開關(guān)K1。微處理器1的IN03.2接口通過電容C12接地，通過電阻R21連接+5V電源，微處理器1的GND接口接地。其中電阻R21的電阻值為4.7k Ω，電容C12的電容值為0.68uF。
[0019]按鍵中斷電路4主要是為了數(shù)據(jù)顯示模式的切換。當(dāng)開關(guān)K1使微處理器1的INI3.3接口和GND接口斷開時(shí)，中斷腳，S卩IN03.2接口為高電平，開關(guān)K1使IN03.2接口和GND接口連通，電容C12開始放電，電壓逐漸降至0V，在IN03.2接口產(chǎn)生一個(gè)下降沿，觸發(fā)中斷。開關(guān)K1切換，使微處理器1的INI3.3接口和GND接口連通，電容C12開始充電，恢復(fù)高電平，電容C12可以起到消抖的作用，防止按一次按鍵因機(jī)械抖動(dòng)產(chǎn)生多次中斷。
[0020]微處理器1的P3.4接口作為方波輸出端和多重反饋有源帶通濾波器的輸入相連，為多重反饋有源帶通濾波器提供2.5kHZ的方波信號(hào)，由于該信號(hào)由微處理器1定時(shí)輸出，而微處理器1時(shí)鐘由無源晶振21提供，所以該方波信號(hào)實(shí)際上就是晶振信號(hào)分頻而來，因此頻率非常穩(wěn)定。
[0021]微處理器1的P1.4接口、P1.5接口、P1.6接口和P1.7接口用于和模數(shù)轉(zhuǎn)換單元連接，通過SPI數(shù)字通信，讀取模數(shù)轉(zhuǎn)換單元的輸出的結(jié)果。
[0022]微處理器1的P1.0接口、P1.1接口、P1.2接口、P1.3接口作為顯示控制輸出腳、P2.0接口、P2.1接口、P2.2 接口、P2.3接口、P2.4接口、P2.4 接口、P2.6接口、P2.7 接口 作為數(shù)據(jù)輸出腳和數(shù)據(jù)顯示單元連接。
[0023]本發(fā)明的一種微位移測(cè)試系統(tǒng)用微處理器外圍電路，其能夠保證微處理器1輸出穩(wěn)定的方波信號(hào)，驅(qū)動(dòng)線性可變差動(dòng)變壓器式傳感器，并可對(duì)經(jīng)過模數(shù)轉(zhuǎn)換后的，由線性可變差動(dòng)變壓器式傳感器所輸出的差分輸出信號(hào)進(jìn)行讀取，從而完成微位移數(shù)據(jù)的測(cè)試，同時(shí)微位移測(cè)試系統(tǒng)用微處理器外圍電路可以防止微處理器1發(fā)出錯(cuò)誤的指令或執(zhí)行錯(cuò)誤操作，也可以提高微處理器1的電磁兼容性能。
[0024]本技術(shù)領(lǐng)域中的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，以上的實(shí)施例僅是用來說明本發(fā)明，而并非用作為對(duì)本發(fā)明的限定，只要在本發(fā)明的實(shí)質(zhì)精神范圍內(nèi)，對(duì)以上所述實(shí)施例的變化、變型都將落在本發(fā)明的權(quán)利要求書范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種微位移測(cè)試系統(tǒng)用微處理器外圍電路，用于連接微處理器，包括晶振電路和復(fù)位電路;其特征在于: 所述晶振電路包括:與所述微處理器XTAL1接口和XTAL2接口連接的無源晶振，連接在所述微處理器的XTAL1接口和接地端之間的電容C19，連接在所述微處理器的XTAL2接口和接地端之間的電容C20; 所述復(fù)位電路包括連接在所述微處理器的RST接口與+5V電源之間的極性電容E17，以及連接在所述微處理器的RST接口和接地端之間的電阻R9 ；其中所述極性電容E17的正極連接+5V電源，負(fù)極連接所述微處理器的RST接口。2.根據(jù)權(quán)利要求1所述的一種微位移測(cè)試系統(tǒng)用微處理器外圍電路，其特征在于:其還包括一個(gè)按鍵中斷電路，包括用于連接所述微處理器的IN03.2接口、INI3.3接口和GND接口的開關(guān)K1，連接所述微處理器的IN03.2接口和接地端的電容C12，以及連接所述微處理器的IN03.2接口和+5V電源的電阻R21，所述微處理器的GND接口接地。3.根據(jù)權(quán)利要求1所述的一種微位移測(cè)試系統(tǒng)用微處理器外圍電路，其特征在于:其還包括連接在所述微處理器的VCC接口和+5V電源之間的，相互并聯(lián)設(shè)置的電解電容和陶瓷電容。4.根據(jù)權(quán)利要求1所述的一種微位移測(cè)試系統(tǒng)用微處理器外圍電路，其特征在于:所述無源晶振的晶振頻率為20ΜΗζ ο
【專利摘要】本發(fā)明公開了一種微位移測(cè)試系統(tǒng)用微處理器外圍電路，用于連接微處理器，包括晶振電路和復(fù)位電路；所述晶振電路包括：與所述微處理器XTAL1接口和XTAL2接口連接的無源晶振，連接在所述微處理器的XTAL1接口和接地端之間的電容C19，連接在所述微處理器的XTAL2接口和接地端之間的電容C20；所述復(fù)位電路包括連接在所述微處理器的RST接口與+5V電源之間的極性電容E17,以及連接在所述微處理器的RST接口和接地端之間的電阻R9；其中所述極性電容E17的正極連接+5V電源，負(fù)極連接所述微處理器的RST接口。其技術(shù)效果是：其能夠保證微處理器輸出穩(wěn)定的方波信號(hào)，同時(shí)防止微處理器發(fā)出錯(cuò)誤的指令或執(zhí)行錯(cuò)誤操作，提高微處理器的電磁兼容性能。
【IPC分類】G06F11/26
【公開號(hào)】CN105487954
【申請(qǐng)?zhí)枴緾N201510829864
【發(fā)明人】李榮正, 戴國(guó)銀, 李慧妍
【申請(qǐng)人】上海工程技術(shù)大學(xué)
【公開日】2016年4月13日
【申請(qǐng)日】2015年11月25日