基于i.MX53嵌入式微處理器的新型核心模塊的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及嵌入式微處理器控制領(lǐng)域，具體涉及一種基于1.MX53嵌入式微處理器的新型核心模塊。
【背景技術(shù)】
[0002]隨著科技的發(fā)展，信息化時(shí)代的來(lái)臨，嵌入式微處理器也面臨改革。嵌入式處理器的核心模塊是指:將微處理器或者微控制器硬件系統(tǒng)中最難設(shè)計(jì)的高速電路部分實(shí)現(xiàn)于一塊尺寸很小的電路板上，將微處理器或者電路板上其他芯片的功能接口引出到特定形式的接插件上，并提供相應(yīng)的可開發(fā)的程序代碼。從而，產(chǎn)品生產(chǎn)商可以在此基礎(chǔ)之上做二次開發(fā)，通過(guò)開發(fā)系統(tǒng)的接口編寫應(yīng)用程序，設(shè)計(jì)符合自己產(chǎn)品結(jié)構(gòu)要求的底板，并且對(duì)硬件做測(cè)試調(diào)整和增減調(diào)整，設(shè)計(jì)出最終的完整產(chǎn)品。故借助核心模塊，可以降低開發(fā)難度，縮短開發(fā)時(shí)間，降低開發(fā)成本并有效的降低了最終產(chǎn)品的生產(chǎn)周期和難度。
[0003]然而現(xiàn)有階段的核心模塊配置簡(jiǎn)單，集成度較低，接口通用性不夠，PCB板設(shè)計(jì)復(fù)雜，不利于迅速向最終產(chǎn)品過(guò)渡，增大了產(chǎn)品二次開發(fā)的難度，提高了最終產(chǎn)品生產(chǎn)的工藝成本，且開發(fā)周期長(zhǎng)。
[0004]故一種結(jié)構(gòu)簡(jiǎn)單，集成度高，通用性好，可靠性高的基于1.MX53嵌入式微處理器的新型核心模塊亟待提出。
【實(shí)用新型內(nèi)容】
[0005]為了解決上述技術(shù)問(wèn)題，本實(shí)用新型提出了一種基于1.MX53嵌入式微處理器的新型核心模塊結(jié)構(gòu)簡(jiǎn)單，集成度高，通用性好，可靠性高。
[0006]為了達(dá)到上述目的，本實(shí)用新型的技術(shù)方案如下:
[0007]一種基于1.MX53嵌入式微處理器的新型核心模塊，核心模塊設(shè)置于6層PCB板上，包括:1.MX53處理器芯片、PMIC電源管理芯片、DDR存儲(chǔ)器芯片和iNAND存儲(chǔ)器芯片、實(shí)時(shí)時(shí)鐘芯片以及接插件，PMIC電源管理芯片、DDR存儲(chǔ)器芯片、iNAND存儲(chǔ)器芯片、實(shí)時(shí)時(shí)鐘芯片以及接插件分別與1.MX53處理器芯片雙向連接。
[0008]本實(shí)用新型一種基于1.MX53嵌入式微處理器的新型核心模塊不同與傳統(tǒng)設(shè)置于8層PCB板的核心模塊，其設(shè)置于6層PCB板，在保證性能一致的前提下，有效降低了核心模塊的成本和提高了核心模塊的良品率。其次，本實(shí)用新型一種基于1.MX53嵌入式微處理器的新型核心模塊將1.MX53處理器芯片、PMIC電源管理芯片、DDR存儲(chǔ)器芯片和iNAND存儲(chǔ)器芯片、實(shí)時(shí)時(shí)鐘芯片以及接插件結(jié)合起來(lái)，1.MX53處理器芯片是飛思卡爾半導(dǎo)體公司推出的基于ARM構(gòu)架的嵌入式微處理器，DDR存儲(chǔ)器芯片通過(guò)DDR數(shù)據(jù)地址總線與1.MX53處理器芯片相連。iNAND存儲(chǔ)器芯片是eMMC4.4閃存的類型，通過(guò)SD1接口與1.MX53處理器芯片相連，iNAND存儲(chǔ)器芯片用來(lái)存儲(chǔ)在1.MX53處理器芯片上運(yùn)行的操作系統(tǒng)和應(yīng)用程序，iNAND存儲(chǔ)器芯片屬于不揮發(fā)性內(nèi)存，掉電后能保存數(shù)據(jù)，并且容量大，應(yīng)用范圍廣，采購(gòu)成本低。PMIC電源管理芯片給1.MX53處理器芯片、DDR存儲(chǔ)器芯片，iNAND存儲(chǔ)器芯片提供工作所需的電源。統(tǒng)一的接插件可以有效將1.MX53處理器芯片所有的功能接口引出，便于二次開發(fā)。實(shí)時(shí)時(shí)鐘芯片可以保證當(dāng)核心模塊斷電后，用戶設(shè)置的時(shí)間不會(huì)丟失，下次核心模塊上電正常工作后，用戶不需要再設(shè)置時(shí)間。
[0009]本實(shí)用新型的工作流程如下:
[0010]核心模塊上電后，PMIC電源管理芯片產(chǎn)生電壓，PMIC給1.MX53微處理器芯片、DDR存儲(chǔ)器芯片，iNAND存儲(chǔ)器芯片和實(shí)時(shí)時(shí)鐘芯片提供工作所需的電壓，1.MX53微處理器芯片將iNAND存儲(chǔ)器芯片中的程序拷貝到DDR存儲(chǔ)器芯片中，1.MX53微處理器芯片讀取DDR存儲(chǔ)器芯片中的內(nèi)容后就開始執(zhí)行其中的指令，如:當(dāng)要把1.MX53微處理器芯片的一個(gè)引腳的電平拉高，會(huì)執(zhí)行一個(gè)“GP1= I”的指令。核心模塊開始正常工作。
[0011]其中:核心模塊還可以通過(guò)外部工具向iNAND存儲(chǔ)器芯片中灌入用戶數(shù)據(jù)，比如:用戶編譯的操作系統(tǒng)。
[0012]本實(shí)用新型結(jié)構(gòu)簡(jiǎn)單、成本低、配置高、集成度高、通用性好、可靠性高，適用于戶外手持通信設(shè)備的開發(fā)。
[0013]在上述技術(shù)方案的基礎(chǔ)上，還可做如下改進(jìn):
[0014]作為優(yōu)選的方案，還包括:觸摸屏控制芯片，觸摸屏控制芯片與1.MX53處理器芯片雙向連接。
[0015]采用上述優(yōu)選的方案，核心模塊外接觸摸屏?xí)r，可直接在觸摸屏上進(jìn)行操作，系統(tǒng)調(diào)試和嵌入式產(chǎn)品的開發(fā)更便捷迅速，研發(fā)周期可以大大減小。
[0016]作為優(yōu)選的方案，包括:多片DDR存儲(chǔ)器芯片平均設(shè)置于PCB板的正面和反面。
[0017]采用上述優(yōu)選的方案，設(shè)置在PCB板正面和反面的DDR存儲(chǔ)器芯片，可以有效提高核心模塊的抗干擾能力，保證在800MHz的高頻率下信號(hào)可以通信正常。
[0018]作為優(yōu)選的方案，iNAND存儲(chǔ)器芯片為IG存儲(chǔ)容量空間的存儲(chǔ)器芯片。
[0019]采用上述優(yōu)選的方案，配置更高端，實(shí)用性更強(qiáng)。
[0020]作為優(yōu)選的方案，DDR存儲(chǔ)器芯片為IG存儲(chǔ)容量空間的存儲(chǔ)器芯片。
[0021]采用上述優(yōu)選的方案，配置更高端，實(shí)用性更強(qiáng)。
[0022]作為優(yōu)選的方案，接插件為金手指。
[0023]采用上述優(yōu)選的方案，接插件連接更牢固安全，適用于戶外手持通信設(shè)備的開發(fā)。
[0024]作為優(yōu)選的方案，PCB板設(shè)置于屏蔽罩內(nèi)。
[0025]采用上述優(yōu)選的方案，對(duì)PCB板進(jìn)行屏蔽保護(hù)，保護(hù)PCB板不受外界污染，更便于戶外手持通信設(shè)備的開發(fā)。
【附圖說(shuō)明】
[0026]圖1為本實(shí)用新型實(shí)施例提供的一種基于1.MX53嵌入式微處理器的新型核心模塊的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0027]為了達(dá)到本實(shí)用新型的目的，如圖1所示，在一種基于1.MX53嵌入式微處理器的新型核心模塊的其中一些實(shí)施例中，
[0028]—種基于1.MX53嵌入式微處理器的核心模塊，核心模塊設(shè)置于6層PCB板上，包括:1.MX53處理器芯片、PMIC電源管理芯片、DDR存儲(chǔ)器芯片、iNAND存儲(chǔ)器芯片、實(shí)時(shí)時(shí)鐘芯片、觸摸屏控制芯片以及接插件，PMIC電源管理芯片、4片DDR存儲(chǔ)器芯片、iNAND存儲(chǔ)器芯片、實(shí)時(shí)時(shí)鐘芯片、觸摸屏控制芯片以及接插件分別與1.MX53處理器芯片雙向連接。
[0029]首先，本實(shí)用新型一種基于1.MX53嵌入式微處理器的新型核心模塊不同與傳統(tǒng)設(shè)置