br>[0050]6ITO透明導(dǎo)電層
[0051]7開口
[0052]8P電極層
[0053]9基板
[0054]10切割道
[0055]11N 電極
【具體實施方式】
[0056]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0057]請參閱圖4至圖14。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0058]實施例一
[0059]本發(fā)明提供一種具有電流阻擋結(jié)構(gòu)的LED垂直芯片的制備方法，請參閱圖4，顯示為該方法的工藝流程圖，至少包括以下步驟:
[0060]S1:提供一襯底，在所述襯底上依次生長非故意摻雜GaN層、N型GaN層、多量子阱層及P型GaN層；
[0061]S2:在所述P型GaN層表面形成ITO透明導(dǎo)電層；
[0062]S3:將所述ITO透明導(dǎo)電層與后續(xù)將要形成的N電極的垂直投影相對應(yīng)的區(qū)域蝕刻掉，在所述ITO透明導(dǎo)電層中得到一暴露出所述P型GaN層的開口 ；
[0063]S4:進(jìn)一步在所述ITO透明導(dǎo)電層表面形成P電極層，所述P電極層填充進(jìn)所述開口并與所述開口暴露出的P型GaN層接觸，所述P電極層與所述開口暴露出的P型GaN層的接觸區(qū)域作為電流阻擋結(jié)構(gòu)；
[0064]S5:在所述P電極層表面鍵合一基板；
[0065]S6:依次去除所述襯底及所述非故意摻雜GaN層，并形成自上而下貫穿所述N型GaN層的切割道，得到MESA臺面；
[0066]S7:在所述N型GaN層表面形成N電極。
[0067]首先請參閱圖5，執(zhí)行步驟S1:提供一襯底1，在所述襯底I上依次生長非故意摻雜GaN層2、N型GaN層3、多量子阱層4及P型GaN層5。
[0068]具體的，所述襯底I可采用藍(lán)寶石、尖晶石(MgAl2O4)、SiC、ZnS、ZnO或GaAs等適用于LED芯片制造的襯底，本實施例中，所述襯底I優(yōu)選采用藍(lán)寶石襯底。
[0069]具體的，采用外延方法形成所述非故意摻雜GaN層2、N型GaN層3、多量子阱層4及 P 型 GaN 層 5。所述非故意慘雜 GaN 層(un-1ntent1nally doped GaN, UID GaN)是指不包括任何摻雜劑，但是可以包括非故意結(jié)合到膜中的污染物或者雜質(zhì)的氮化鎵層，作為下一步外延的N型GaN層3的體層。所述多量子阱層(MWQ)作為LED芯片的發(fā)光層。
[0070]然后請參閱圖6，執(zhí)行步驟S2:在所述P型GaN層5表面形成ITO透明導(dǎo)電層6。
[0071]具體的，采用蒸鍍法形成所述ITO透明導(dǎo)電層6。所述ITO透明導(dǎo)電層6作為電流擴(kuò)展層，起到擴(kuò)散注入電流提高亮度的作用。
[0072]接著請參閱圖7，執(zhí)行步驟S3:將所述ITO透明導(dǎo)電層6與后續(xù)將要形成的N電極的垂直投影相對應(yīng)的區(qū)域蝕刻掉，在所述ITO透明導(dǎo)電層6中得到一暴露出所述P型GaN層5的開口 7。
[0073]具體的，采用光刻、顯影、蝕刻等常規(guī)工藝形成所述開口 7，其中，優(yōu)選采用濕法工藝蝕刻得到所述開口 7。需要說明的是，上述相對應(yīng)區(qū)域是指N電極在ITO透明導(dǎo)電層6上的投影區(qū)域，但是所述開口 7的面積與所述N電極的面積可以不嚴(yán)格相等，除了所述開口 7與所述N電極面積相等的情形以外，所述開口 7的面積可以稍小于或稍大于所述N電極的面積(±20%以內(nèi))，此處不應(yīng)過分限制本發(fā)明的保護(hù)范圍。
[0074]再請參閱圖8，執(zhí)行步驟S4:進(jìn)一步在所述ITO透明導(dǎo)電層6表面形成P電極層8，所述P電極層8填充進(jìn)所述開口 7并與所述開口 7暴露出的P型GaN層5接觸，所述P電極層8與所述開口 7暴露出的P型GaN層5的接觸區(qū)域作為電流阻擋結(jié)構(gòu)。
[0075]具體的，在所述ITO透明導(dǎo)電層6表面依次形成反射電極層及鍵合金屬層，所述反射電極層及鍵合金屬層共同作為所述P電極層8。所述反射電極層可以為單層或多層結(jié)構(gòu)，包括Ag、Au、Al、T1、N1、Pt等材料中一種或多種，本實施例中，所述反射電極層優(yōu)選采用Ag。所述鍵合金屬層也可以為單層或多層結(jié)構(gòu)，包括Au、Sn、Ag、Al、T1、N1、Pt等材料中一種或多種，本實施例中，所述鍵合金屬層優(yōu)選采用Au/Sn復(fù)合層。
[0076]特別的，所述ITO透明導(dǎo)電層6與所述P型GaN層5及所述P電極層8之間均為歐姆接觸；而所述P電極層8與所述開口 7底部暴露的P型GaN層5之間為肖特基接觸，這個高接觸電阻區(qū)域即可起到電流阻擋的作用，將電流有效擴(kuò)展開來，使電流不會擁擠在N電極下方，從而提高LED垂直芯片的發(fā)光效率。
[0077]然后請參閱圖9，執(zhí)行步驟S5:在所述P電極層8表面鍵合一基板9。
[0078]具體的，所述基板9作為鍵合襯底，可以為Si片或高導(dǎo)電導(dǎo)熱率的金屬襯底，如W/Cu襯底或Mo/Cu襯底等。需要指出的是，對于W/Cu襯底，是指鍵合襯底由W層及Cu層至少疊加一次而成；同理，對于Mo/Cu襯底也是相同規(guī)律。
[0079]再請參閱圖10及圖11，S6:依次去除所述襯底I及所述非故意摻雜GaN層2，并形成自上而下貫穿所述N型GaN層3的切割道10，得到MESA臺面。
[0080]具體的，如圖10所示，先采用激光剝離法去除所述襯底I ;如圖11所示，再采用ICP法去除所述非故意摻雜GaN層2，并形成自上而下貫穿所述N型GaN層3、多量子阱層4及P型GaN層5的切割道10，得到MESA臺面。
[0081]ICP(電感耦合等離子系統(tǒng))是為高級亞微米制程設(shè)計的。ICP工藝可以達(dá)到工業(yè)上無電荷破壞、最小限度污染、殘渣去除能力、高灰化率的標(biāo)準(zhǔn)。
[0082]所述切割道10用于分隔多個MESA臺面。為了圖示的方便，圖11中僅示出了一個MESA臺面，然而須知，在實際工藝中，根據(jù)襯底面積及設(shè)計的單個LED芯片單元面積，可通過切割道劃分出若干LED芯片單元。
[0083]最后請參閱圖12及圖13，執(zhí)行步驟S7:在所述N型GaN層3表面形成N電極11。
[0084]具體的，形成所述N電極11之前，可以先將所述N型GaN層3表面粗化。通過對GaN表面進(jìn)行粗化處理，形成不規(guī)則凹凸(如圖12所示)，從而減少或者破壞GaN材料與空氣界面處的全反射，可以提高LED的光提取效率。
[0085]具體的，可通過蒸鍍方法形成所述N電極11，所述N電極11可采用Ni/Au、Al/Ti/Pt/Au、Cr/Pt/Au等復(fù)合結(jié)構(gòu)。
[0086]至此，完成了 LED垂直芯片的制作，其中，所述P電極層8與所述開口 7底部暴露的P型GaN層5之間為肖特基接觸，這個高接觸電阻區(qū)域作為電流阻擋層。
[0087]請參閱圖14，顯示為預(yù)期的電流阻擋及電流擴(kuò)展效果示意圖，可見，所述P電極層8與所述開口 7底部暴露的P型GaN層5的接觸區(qū)域可以起到明顯的電流阻擋的作用，將電流有效擴(kuò)展開來，使電流不會擁擠在N電極下方，從而提高LED垂直芯片的發(fā)光效率。
[0088]本發(fā)明的具有電流阻擋結(jié)構(gòu)的LED垂直芯片的制備方法工藝簡單，成本低，有助于提高產(chǎn)能；同時由于不需要引入其他材質(zhì)的電流阻擋層，直接通過將ITO透明導(dǎo)電層與N電極的垂直投影相對應(yīng)的區(qū)域刻蝕掉，利用P型GaN層與P電極層之間的高接觸電阻區(qū)域(肖特基接觸)作為電流阻擋結(jié)構(gòu)，從而不容易引起