本實(shí)用新型涉及靜態(tài)隨機(jī)存儲器設(shè)計(jì)領(lǐng)域，特別涉及一種兩端口靜態(tài)隨機(jī)存儲器單元。

背景技術(shù)：

靜態(tài)隨機(jī)存儲器作為集成電路中的重要的存儲元件，由于其高性能，高可靠性，低功耗等優(yōu)點(diǎn)被廣泛的應(yīng)用于高性能計(jì)算器系統(tǒng)(CPU)，片上系統(tǒng)(SOC)，手持設(shè)備等計(jì)算領(lǐng)域。根據(jù)國際半導(dǎo)體技術(shù)藍(lán)圖ITRS的估計(jì)，到2018年，嵌入式的靜態(tài)隨機(jī)存儲器面積占到整個(gè)計(jì)算機(jī)系統(tǒng)(CPU)，片上系統(tǒng)(SOC)面積的90％以上。兩端口靜態(tài)隨機(jī)存儲器作為靜態(tài)隨機(jī)存儲器的一種，其支持一個(gè)端口的讀操作和一個(gè)端口的寫操作同時(shí)進(jìn)行。兩端口靜態(tài)隨機(jī)存儲器單元是兩端口靜態(tài)隨機(jī)存儲器中最重要的組成部分，占整個(gè)兩端口靜態(tài)隨機(jī)存儲器面積的70％以上。兩端口靜態(tài)隨機(jī)存儲器單元是在傳統(tǒng)的單端口6管靜態(tài)隨機(jī)存儲單元的基礎(chǔ)上，增加了專門的讀端口來實(shí)現(xiàn)的，其實(shí)現(xiàn)方式包括單端讀或雙端讀。雙端讀的優(yōu)點(diǎn)在于可以使用靈敏放大器對兩根讀位線的小信號電壓差進(jìn)行放大，且不需要參考位線。相比于單端讀，具有速度快，功耗小，外圍電路簡單的優(yōu)點(diǎn)。

如圖1，圖1為現(xiàn)有技術(shù)的10管雙端讀的兩端口靜態(tài)隨機(jī)存儲器單元原理圖，包括交叉耦合的反相器101、反相器102，NMOS晶體管N0-N5。

存儲節(jié)點(diǎn)BIT連接反相器102的輸入和反相器101的輸出，還連接NMOS晶體管N0的漏端和NMOS晶體管N2的柵端。存儲節(jié)點(diǎn)反BITB連接反相器101的輸入和反相器102的輸出，還連接NMOS晶體管N1的漏端和NMOS晶體管N4的柵端。寫字線WWL連接NMOS晶體管N0、N1的柵端。寫位線反WBLB連接NMOS晶體管N1的源端。寫位線WBL連接NMOS晶體管N0的源端。讀字線RWL連接NMOS晶體管N3、N5的柵端。讀位線反RBLB連接NMOS晶體管N5的漏端。讀位線RBL連接NMOS晶體管N3的漏端。接地GND連接NMOS晶體管N3、N5的源端。S0連接NMOS晶體管N2的漏端和NMOS晶體管N3的源端。S1連接NMOS晶體管N4的漏端和NMOS晶體管N5的源端。

其工作原理如下：

在保持模式時(shí)，讀位線RBL和讀位線反RBLB被預(yù)充電到電源電壓VDD。讀字線RWL為低，N3和N5關(guān)斷。根據(jù)存儲在存儲節(jié)點(diǎn)BIT的和存儲節(jié)點(diǎn)反BITB的值，N2和N4導(dǎo)通或關(guān)閉。當(dāng)存儲節(jié)點(diǎn)BIT為“0”，存儲節(jié)點(diǎn)反BITB為“1”時(shí)，N2關(guān)斷，N4導(dǎo)通。當(dāng)存儲節(jié)點(diǎn)BIT為“1”，存儲節(jié)點(diǎn)反BITB為“0”時(shí)，N4關(guān)斷，N2導(dǎo)通。

在讀操作時(shí)，讀位線RBL和讀位線反RBLB浮空。對于被選中的存儲單元，讀字線RWL拉高。N3和N5打開。根據(jù)存儲在存儲節(jié)點(diǎn)BIT的和存儲節(jié)點(diǎn)反BITB的值，通過N2或N4對讀位線RBL或讀位線反RBLB放電。當(dāng)存儲節(jié)點(diǎn)BIT為“0”，存儲節(jié)點(diǎn)反BITB為“1”時(shí)，N2關(guān)斷，N4導(dǎo)通。通過串連N4和N5對讀位線反RBLB放電。由于N2關(guān)斷，讀位線RBL保持在電源電壓VDD。當(dāng)存儲節(jié)點(diǎn)BIT為“1”，存儲節(jié)點(diǎn)反BITB為“0”時(shí)，N4關(guān)斷，N2導(dǎo)通。通過串連N2和N3對讀位線RBL放電。由于N4關(guān)斷，讀位線反RBLB保持在電源電壓VDD。當(dāng)讀位線RBL和RBLB上的電壓差ΔRBL達(dá)到靈敏放大器的失調(diào)電壓時(shí)，靈敏放大器將讀位線RBL和RBLB的小信號電壓差放大成全擺幅。如圖2所示，圖2為現(xiàn)有技術(shù)的10管雙端讀的兩端口靜態(tài)隨機(jī)存儲器單元版圖。從上至下包括金屬層，層內(nèi)通孔層，多晶硅層，有源區(qū)層，N注入層，和P注入層。各層使用不同的填充圖形來標(biāo)記。

BITB多晶硅11和其下方的N4有源區(qū)10形成NMOS晶體管N4。N4有源區(qū)通過GND層內(nèi)通孔左12和GND金屬左13連起來。GND金屬左13通過金屬層間通孔層連接GND布線層。上下相鄰的兩個(gè)存儲單元的N4有源區(qū)10、GND層內(nèi)通孔左12和GND金屬左13是共用的。

RWL多晶硅左15和其下方的N5有源區(qū)14形成NMOS晶體管N5。N5有源區(qū)14通過RBLB層內(nèi)通孔16和RBLB金屬17連起來。上下相鄰的兩個(gè)存儲單元的N5有源區(qū)14、RBLB層內(nèi)通孔16和RBLB金屬17是共用的。RBLB金屬通過金屬層間通孔層連接RBLB布線層。RWL多晶硅左15通過RWL層內(nèi)通孔左18連接RWL金屬左19。左右相鄰的兩個(gè)存儲單元的RWL多晶硅左15、RWL層內(nèi)通孔左18和RWL金屬左19是共用的。

BIT多晶硅2和其下方的N2有源區(qū)1形成NMOS晶體管N2。N2有源區(qū)1通過GND層內(nèi)通孔右3和GND金屬右4連起來。GND金屬右4通過金屬層間的通孔層連接GND布線層。上下相鄰的兩個(gè)存儲單元的N4有源區(qū)1、GND層內(nèi)通孔右3和GND金屬右4是共用的。

RWL多晶硅右6和其下方的N3有源區(qū)5形成NMOS晶體管N3。N3有源區(qū)通過RBL層內(nèi)通孔7和RBL金屬8連起來。上下相鄰的兩個(gè)存儲單元的N3有源區(qū)5、RBL層內(nèi)通孔7和RBL金屬8是共用的。RBL金屬8通過金屬層間通孔層連接RBL布線層。RWL多晶硅右6通過RWL層內(nèi)通孔右連接RWL金屬右9。左右相鄰的兩個(gè)存儲單元的RWL多晶硅右、RWL層內(nèi)通孔右20和RWL金屬右9是共用的。

現(xiàn)有的10管雙端讀的雙端口靜態(tài)隨機(jī)存儲器雖然具有速度快，功耗小，外圍電路簡單的優(yōu)點(diǎn)；但是版圖面積大。

技術(shù)實(shí)現(xiàn)要素：

為了解決現(xiàn)有的兩斷口靜態(tài)隨機(jī)存儲器版圖面積大的技術(shù)問題，本實(shí)用新型提供一種兩端口靜態(tài)隨機(jī)存儲器單元，本實(shí)用新型通過減少晶體管的數(shù)量，縮小版圖面積。

本實(shí)用新型的技術(shù)解決方案：

一種兩端口靜態(tài)隨機(jī)存儲器單元，包括交叉耦合的反相器一301、反相器二302、NMOS晶體管N6、NMOS晶體管N7以及讀端口，寫字線WWL連接NMOS晶體管N6和NMOS晶體管N7的柵端，NMOS晶體管N7的漏端、反相器一301的輸入端以及反相器二302的輸出端連接于存儲節(jié)點(diǎn)反BITB，反相器一301的輸出端、NMOS晶體管N6的漏端和反相器二302的輸入端均連接于存儲節(jié)點(diǎn)BIT，NMOS晶體管N7的源端接寫位線反WBLB，NMOS晶體管N6的源端接寫位線WBL；其特殊之處在于：所述讀端口包括至少一個(gè)NMOS晶體管。

上述讀端口包括NMOS晶體管N8和NMOS晶體管N9，所述NMOS晶體管N8的柵端與存儲節(jié)點(diǎn)BIT連接，NMOS晶體管N8的漏端與讀位線RBL連接，所述NMOS晶體管N9的柵端與存儲節(jié)點(diǎn)反BITB連接，NMOS晶體管N9的漏端與讀位線反RBLB連接，讀字線反RWLB連接NMOS晶體管N8和NMOS晶體管N9的源端。

上述讀端口包括NMOS晶體管N10，所述NMOS晶體管N10，所述NMOS晶體管N10的柵端與存儲節(jié)點(diǎn)反BITB連接，NMOS晶體管N10的漏端與讀位線反RBLB連接，讀字線反RWLB連接NMOS晶體管N10的源端。

本實(shí)用新型所具有的優(yōu)點(diǎn)：

1、相比與傳統(tǒng)的10管雙端讀兩端口靜態(tài)隨機(jī)存儲器單元，本實(shí)用新型的8管兩端口靜態(tài)的存儲單元減少了兩個(gè)晶體管，在相同的工藝條件以及相同的設(shè)計(jì)規(guī)則檢查(DRC)條件下，本實(shí)用新型的存儲單元版圖高度不變，寬度減小了約10％，因而存儲單元的版圖面積減小了約10％。

2、相比與傳統(tǒng)的10管雙端讀兩端口靜態(tài)隨機(jī)存儲器單元，本實(shí)用新型的7管的兩端口靜態(tài)的存儲單元減少了三個(gè)晶體管，在相同的工藝條件以及相同的設(shè)計(jì)規(guī)則檢查(DRC)條件下，本實(shí)用新型的存儲單元版圖高度不變，寬度減小了約26％，因而存儲單元的版圖面積減小了約26％。

附圖說明

圖1為現(xiàn)有技術(shù)的10管雙端讀的兩端口靜態(tài)隨機(jī)存儲器單元原理圖。

圖2為現(xiàn)有技術(shù)的10管雙端讀的兩端口靜態(tài)隨機(jī)存儲器單元版圖。

圖3為本實(shí)用新型的8管雙端讀的兩端口靜態(tài)隨機(jī)存儲器單元原理圖。

圖4為本實(shí)用新型的8管雙端讀的兩端口靜態(tài)隨機(jī)存儲器單元版圖。

圖5為本實(shí)用新型的7管兩端口靜態(tài)隨機(jī)存儲器單元原理圖。

圖6為本實(shí)用新型的7管兩端口靜態(tài)隨機(jī)存儲器版圖。

其中附圖標(biāo)記為：

1-N2有源區(qū)，2-BIT多晶硅，3-GND層內(nèi)通孔右，4-GND金屬右，5-N3有源區(qū)，6-RWL多晶硅右，7-RBL層內(nèi)通孔，8-RBL金屬，9-RWL金屬右，10-N4有源區(qū)，11-BITB多晶硅，12-GND層內(nèi)通孔左，13-GND金屬左，14-N5有源區(qū)，15-RWL多晶硅左，16-RBLB層內(nèi)通孔，17-RBLB金屬，18-RWL層內(nèi)通孔左，19-RWL金屬左，20-RWL層內(nèi)通孔右，21-RWLB層內(nèi)通孔右，22-RWLB層內(nèi)通孔左，23-RWLB金屬右，24-RWLB金屬左，25-RBL通孔，26-RBL金屬，27–N8有源區(qū)，28–N9有源區(qū)，31–N10有源區(qū)，32-RBLB層內(nèi)通孔，33-RBLB金屬，34-BITB多晶硅，35-RWLB金屬，36-RWLB層內(nèi)通孔。

具體實(shí)施方式

下面結(jié)合具體的實(shí)施例對本實(shí)用新型做進(jìn)一步的詳細(xì)說明，所述是對本實(shí)用新型的解釋而不是限定。

如3所示為本實(shí)用新型的8管雙端讀的兩端口靜態(tài)隨機(jī)存儲器單元原理圖，包括交叉耦合的反相器一301、反相器二302，NMOS晶體管N6-N9。

存儲節(jié)點(diǎn)BIT連接反相器二302的輸入和反相器一301的輸出，還連接NMOS晶體管N6的漏端和NMOS晶體管N8的柵端。存儲節(jié)點(diǎn)反BITB連接反相器一301的輸入和反相器二302的輸出，還連接NMOS晶體管N7的漏端和NMOS晶體管N9的柵端。寫字線WWL連接NMOS晶體管N6、N7的柵端。寫位線反WBLB連接NMOS晶體管N7的源端。寫位線WBL連接NMOS晶體管N6的源端。讀字線反RWLB連接NMOS晶體管N8、N9的源端。讀位線反RBLB連接NMOS晶體管N9的漏端。讀位線RBL連接NMOS晶體管N8的漏端。

其工作原理如下：

在保持模式時(shí)，讀位線RBL和讀位線反RBLB被預(yù)充電到電源電壓VDD。根據(jù)存儲在存儲節(jié)點(diǎn)BIT的和存儲節(jié)點(diǎn)反BITB的值，N8和N9導(dǎo)通或關(guān)閉。當(dāng)存儲節(jié)點(diǎn)BIT為“0”，存儲節(jié)點(diǎn)反BITB為“1”時(shí)，N8關(guān)斷，N9導(dǎo)通。讀字線反RWLB被N9預(yù)充電到VDD-Vtn3，其中Vtn3為NMOS晶體管N9的閾值電壓。當(dāng)存儲節(jié)點(diǎn)BIT為“1”，存儲節(jié)點(diǎn)反BITB為“0”時(shí)，N9關(guān)斷，N8導(dǎo)通。讀字線反RWLB被N8預(yù)充電到VDD-Vtn2，其中Vtn2為NMOS晶體管N8的閾值電壓。

在讀操作時(shí)，讀位線RBL和讀位線反RBLB浮空。對于被選中的存儲單元，讀字線反RWLB被讀字線譯碼器拉低。根據(jù)存儲在存儲節(jié)點(diǎn)BIT的和存儲節(jié)點(diǎn)反BITB的值，通過N8或N9對讀位線RBL或讀位線反RBLB放電。當(dāng)存儲節(jié)點(diǎn)BIT為“0”，存儲節(jié)點(diǎn)反BITB為“1”時(shí)，N8關(guān)斷，N9導(dǎo)通。通過N9對讀位線反RBLB放電。由于N8關(guān)斷，讀位線RBL保持在電源電壓VDD。當(dāng)存儲節(jié)點(diǎn)BIT為“1”，存儲節(jié)點(diǎn)反BITB為“0”時(shí)，N9關(guān)斷，N8導(dǎo)通。通過N8對讀位線RBL放電。由于N9關(guān)斷，讀位線反RBLB保持在電源電壓VDD。當(dāng)讀位線RBL和RBLB上的電壓差ΔRBL達(dá)到靈敏放大器的失調(diào)電壓時(shí)，靈敏放大器將讀位線RBL和RBLB的小信號電壓差放大成全擺幅。

如圖4所示，圖4為本實(shí)用新型的8管雙端讀的兩端口靜態(tài)隨機(jī)存儲器單元版圖。從上至下包括金屬層，通孔層，多晶硅層，有源區(qū)層，N注入層，和P注入層。各層使用不同的填充圖形來標(biāo)記。

BITB多晶硅11和其下方的N9有源區(qū)28形成NMOS晶體管N9。N9有源區(qū)28通過RBLB層內(nèi)通孔16和RBLB金屬17連起來。RBLB金屬17通過層間通孔連接RBLB布線層。上下相鄰的兩個(gè)存儲單元的N9有源區(qū)28、RBLB層內(nèi)通孔16和RBLB金屬17是共用的。N9有源區(qū)28還通過RWLB層內(nèi)通孔左22連接RWLB金屬左24。RWLB金屬左24通過層間通孔和金屬連接RWLB布線層。

BIT多晶硅2和其下方的N8有源區(qū)27形成NMOS晶體管N8。N8有源區(qū)27通過RBL層內(nèi)通孔25和RBL金屬26連起來。RBL金屬26通過層間通孔連接RBL布線層。上下相鄰的兩個(gè)存儲單元的N8有源區(qū)、RBLB層內(nèi)通孔和RBLB金屬是共用的。N8有源區(qū)還通過RWLB層內(nèi)通孔右21連接RWLB金屬右23。RWLB金屬右23通過層間通孔和金屬連接RWLB布線層。

如圖5所示，7管兩端口靜態(tài)隨機(jī)存儲器單元的原理圖包括交叉耦合的反相器一301、反相器二302、NMOS晶體管N6、NMOS晶體管N7以及讀端口，寫字線WWL連接NMOS晶體管N6和NMOS晶體管N7的柵端，NMOS晶體管N7的漏端、反相器一301的輸入端以及反相器二302的輸出端連接于存儲節(jié)點(diǎn)反BITB，反相器一301的輸出端、NMOS晶體管N6的漏端和反相器二302的輸入端均連接于存儲節(jié)點(diǎn)BIT，NMOS晶體管N7的源端接寫位線反WBLB，NMOS晶體管N6的源端接寫位線WBL；讀端口包括NMOS晶體管N10，NMOS晶體管N10的柵端與存儲節(jié)點(diǎn)反BITB連接，NMOS晶體管N10的漏端與讀位線反RBLB連接，讀字線反RWLB連接NMOS晶體管N10的源端。

如圖6所示，7管兩端口靜態(tài)隨機(jī)存儲器單元版圖，BIT多晶硅34和其下方的N10有源區(qū)31形成NMOS晶體管N10。N10有源區(qū)通過RBLB層內(nèi)通孔32和RBLB金屬33連起來。RBLB金屬33通過層間通孔連接RBLB布線層。上下相鄰的兩個(gè)存儲單元的N10有源區(qū)31、RBLB層內(nèi)通孔32和RBLB金屬33是共用的。N10有源區(qū)31還通過RWLB層內(nèi)通孔36連接RWLB金屬35。RWLB金屬35通過層間通孔和金屬連接RWLB布線層。